半導体装置及び半導体装置の製造方法
【課題】粒状結晶シリコン膜の長所である小さなグレイン、良好な界面平坦性、ボロンのシリコン基板への拡散防止効果を維持しつつ、柱状結晶シリコン膜単層で形成した場合に匹敵する良好なカバレッジ特性を実現することが可能なように改良されたシリコン膜を有する半導体装置を提供することを主要な目的とする。
【解決手段】本発明にかかる半導体装置は、積層シリコン膜を有する半導体装置であって、上記積層シリコン膜は、粒状結晶のシリコン膜で形成された最上層２及び最下層１と、上記最上層２と上記最下層１との間に設けられ、柱状結晶のシリコン膜３ａを含む中間層３とを備える。
【解決手段】本発明にかかる半導体装置は、積層シリコン膜を有する半導体装置であって、上記積層シリコン膜は、粒状結晶のシリコン膜で形成された最上層２及び最下層１と、上記最上層２と上記最下層１との間に設けられ、柱状結晶のシリコン膜３ａを含む中間層３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に積層シリコン膜を有する半導体装置に関し、より特定的にはカバレッジ特性に優れた、グレインサイズの小さい、かつ良好な界面平坦性を有するよう改良されたシリコン膜を有する半導体装置に関する。本発明はまた、そのような半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路において、シリコン膜は、半導体素子の電極として幅広く用いられている。シリコン膜が半導体素子の電極として用いられる例として、たとえばフラッシュメモリに用いられるフローティング電極やコントロール電極が挙げられる。
【０００３】
図１０は従来のフラッシュメモリの断面図である。図１０を参照して、基板１１の上にトンネル絶縁膜１４、フローティング電極１５、インターポリ絶縁膜１６、コントロール電極１７が形成されている。基板１１の表面であって、フローティング電極１５の両側にソース１２とドレイン１３が形成されている。コントロール電極１７にはワード線１８、ドレイン１３にはビット線１９が接続されている。フローティング電極１５とコントロール電極１７はシリコン膜で形成される。
【０００４】
フラッシュメモリのフローティング電極１５やコントロール電極１７は上述のようにシリコン膜で形成されるが、これらの電極を形成するにあたっては、カバレッジ特性が問題となる。
【０００５】
シリコン膜の形成方法としては、第１に、モノシラン(SiH4)ガスやジシラン(Si2H6)ガスを用いて、場合によっては窒素、ヘリウム、アルゴン等のガスで希釈して、低圧CVD（chemical vapor deposition−化学気相成長）法により形成する方法が挙げられる。本方法で形成されたシリコン膜の結晶は、形成条件に依るが、一般的に柱状構造を有する。本方法でシリコン膜を形成すると、形成後の熱処理によってシリコン膜の結晶のグレインサイズが大きくかつグレインの形状が不均一になってしまい、このシリコン膜を半導体素子の電極として使用すると素子の特性がばらつく。またこのシリコン膜はシリコン膜界面の凹凸が大きくかつ凹凸が不均一であるため、このシリコン膜を電極として使用するとシリコン酸化膜のような絶縁膜との界面において局所的に電界が集中しやすいところが発生し、そのため耐圧不良やリーク電流の増大が発生する。特に、フラッシュメモリのメモリセルのような大多数のセルが規則正しく配列するような素子において、フローティング電極１５およびコントロール電極１７に柱状構造のシリコン膜を使用すると、メモリセル毎にセル内に存在するグレインの数やグレインの形状が異なることにより、プログラムもしくはイレース後の閾値電圧にばらつきが生じてしまう。また、シリコン膜界面に存在する大きな凹凸により、フローティング電極１５と接しているトンネル絶縁膜１４やフローティング電極１５およびコントロール電極１７と接しているインターポリ絶縁膜１６内に電界が集中しやすいところが発生すると、フローティング電極１５からのチャージロスおよびチャージゲインが発生し、フラッシュメモリの信頼性が低下する。
【０００６】
一方、シリコン膜の他の形成方法としては、モノシランガスやジシランガスに窒素、ヘリウム、アルゴン等の希釈ガス、および水素を添加し、低圧CVD法を用いてシリコン膜を形成する方法が挙げられる。本方法でシリコン膜を形成するとシリコン膜のグレインサイズを小さくかつグレインを粒状に形成できるため、メモリセル内に存在するグレインの数および形状をセル間で均一化でき、セル特性のばらつきを抑えることができる。またシリコン膜の界面の凹凸も小さくかつ均一化できるため絶縁膜との界面において局所的に電界が集中することを抑えることができる(例えば特許文献１参照)。加えて、電極にイオン注入された不純物であるボロンが形成後の熱処理によって電極直下のトンネル絶縁膜１４を通してシリコン基板１１に拡散することによりメモリセルのセル特性が変動することを、フローティング電極１５にこの粒状結晶のシリコン膜を用いることにより防止することができる (例えば特許文献２参照)。しかし、粒状結晶シリコン膜の形成条件を用いて単層でシリコン膜を形成すると、柱状結晶シリコン膜を形成するのと比べてカバレッジ特性が悪くなる。そのため、フラッシュメモリにおいて自己整合プロセスによってフローティング電極を形成する又はシリコン膜を用いてプラグを形成する等のために、絶縁膜中に形成された溝に粒状結晶シリコン膜を埋め込むと、シリコン膜の埋め込み不良が発生しやすいという問題がある。
【０００７】
これについて図１１を用いて説明する。図１１はフローティング電極の形成方法の工程を示す工程断面図である。
【０００８】
図１１(ａ)に示すように、マスクとして用いるシリコン窒化膜１０２をシリコン基板１０１上に堆積する。次に、素子分離のためのトレンチ溝を形成するためのレジストマスク１０３を、フォトリソグラフィー技術を用いて、シリコン窒化膜１０２の上に形成する。
【０００９】
図１１(ａ)と(ｂ)を参照して、続いてレジストマスク１０３を利用し、ドライエッチング法によりシリコン窒化膜１０２をパターニングする。次に、レジストマスク１０３を除去した後、シリコン窒化膜１０２をマスクとしてシリコン基板１０１をドライエッチング法によりパターニングし、トレンチ溝１０４を形成する。
【００１０】
図１１(ｂ)を参照して、トレンチ溝１０４形成時のドライエッチングにより生じた、トレンチ溝１０４のシリコン表面のダメージ層を除去するため、トレンチ溝１０４のシリコン表面を酸化することによりシリコン酸化膜を形成した後、ウエットエッチングを用いてこのシリコン酸化膜を除去する。この作業によりドライエッチングによるダメージ層が除去される。
【００１１】
図１１(ｃ)に示すように、素子分離膜１０５としてシリコン酸化膜を堆積し、化学機械研磨法を用いてその表面を平坦化する。
【００１２】
図１１(ｃ)と(ｄ)を参照して、シリコン窒化膜１０２を除去することにより、素子分離層が形成される。
【００１３】
図１１(ｅ)に示すように、素子分離層にトンネル絶縁膜１０６を形成した後、シリコン膜１０７を堆積する。このとき、カバレッジ特性が悪いシリコン膜を堆積すると、空孔や表面段差のようなフローティング電極の埋め込み不良による形状異常が発生し、この形状異常がメモリセルの動作不良の原因となる。メモリセルの微細化に伴いシリコン膜埋め込み部のアスペクトが大きくなると、このような埋め込み不良による形状異常がより発生しやすくなるため、カバレッジ特性が非常に重要になる。
【００１４】
図１１(ｅ)と(ｆ)を参照して、上述のようにシリコン膜１０７を堆積した後、化学機械研磨法により表面を平坦化することによりセルごとにシリコン膜１０７を分離し、フローティング電極１０８を形成する。
【００１５】
上述のように、絶縁膜中に形成された溝にカバレッジ特性が悪いシリコン膜を埋め込むと、シリコン膜の埋め込み不良が発生しやすい。このカバレッジ特性の問題に加えて、先に述べた単層シリコン膜の有する他の問題点、すなわちグレインサイズ、シリコン膜界面の平坦性、ボロンのシリコン基板への拡散防止効果について、シリコン膜の結晶構造ごとに整理して表１にまとめた。表１中、○印は電極形成に当たり好ましい性質、×印は好ましくない性質を示す。
【００１６】
【表１】
【００１７】
表１より明らかなように、柱状結晶シリコン膜も粒状結晶シリコン膜も小さなグレイン及びその均一性、界面の平坦性、ボロンの基板への拡散防止効果、カバレッジ特性の全てを同時に好ましいものとすることはできない。そのため、柱状結晶シリコン膜を有する半導体装置も粒状結晶シリコン膜を有する半導体装置も、表１に示したいずれかの問題点を有する。
【００１８】
【特許文献１】特表２００４−５０２２９９号公報
【特許文献２】特開２００３−２２９３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は上記の問題点、すなわち半導体装置が有するシリコン膜を粒状結晶シリコン膜単層で形成した場合に問題となるカバレッジの問題を改善するためになされたものであり、粒状結晶シリコン膜の長所である小さなグレイン、良好な界面平坦性、ボロンのシリコン基板への拡散防止効果を維持しつつ、柱状結晶シリコン膜単層で形成した場合に匹敵する良好なカバレッジ特性を実現することが可能なように改良されたシリコン膜を有する半導体装置を提供することを目的とする。
【００２０】
この発明の他の目的は、そのような半導体装置の製造方法を提供することにある。
【００２１】
この発明の他の目的は、絶縁膜で形成された溝にシリコン膜を埋め込む工程において埋め込み不良が発生しにくいように改良されたシリコン膜を有する半導体装置を提供することにある。
【００２２】
この発明の他の目的は、メモリセル特性のばらつきを低減することができるように改良されたフラッシュメモリを提供することにある。
【００２３】
この発明の他の目的は、フローティング電極からのチャージロス及びチャージゲインを低減することができるように改良されたフラッシュメモリを提供することにある。
【００２４】
この発明の他の目的は、信頼性を向上させるように改良されたフラッシュメモリを提供することにある。
【課題を解決するための手段】
【００２５】
本発明にかかる半導体装置は、積層シリコン膜を有する半導体装置であって、上記積層シリコン膜は、粒状結晶のシリコン膜で形成された最上層及び最下層と、上記最上層と上記最下層との間に設けられ、柱状結晶のシリコン膜を含む中間層とを備える。
【００２６】
本発明では、柱状結晶シリコン膜あるいは粒状シリコン膜を単一に形成するのではなく、柱状結晶のシリコン膜と粒状結晶のシリコン膜を組み合わせ、積層してシリコン膜を形成している。
【００２７】
まず、最下層として粒状結晶シリコン膜を形成することにより、シリコン膜形成後の熱処理によるシリコン膜中のボロンのシリコン基板への拡散を防止する。ここで形成する粒状結晶シリコン膜は、グレインサイズが柱状結晶のシリコン膜より小さく、かつ結晶がランダムに成長するため、均一な形成表面、およびグレイン形状を有する。
【００２８】
次に、カバレッジ特性が良好な柱状結晶シリコン膜を含む中間層を形成する。
【００２９】
最後に、最上層として粒状結晶シリコン膜を形成することにより、最表面の平坦性が良好なシリコン膜を得ることが可能である。
【００３０】
この発明の好ましい実施態様によれば、上記半導体装置のシリコン膜の中間層は、上記最上層及び上記最下層に接触する層が柱状結晶のシリコン膜となるように、柱状結晶のシリコン膜と粒状結晶のシリコン膜とが交互に積層された積層構造である。中間層の柱状結晶シリコン膜を単層で形成してしまうとシリコン膜形成後の熱処理によりグレインサイズが増大するため、形成を分割し、膜表面に対し垂直方向にグレインを分断することによって、グレインサイズを小さく抑えることが可能である。グレインの分断を確実に行うため、分割の合間には、粒状結晶のシリコン膜を形成する。
【００３１】
更に好ましい実施態様によれば、上記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０nm以上である。
【００３２】
最下層として粒状結晶のシリコン膜の膜厚を３０nm以上形成することによって、形成される膜厚が薄過ぎるため粒状結晶が島状に成長し平坦性が悪化することを、防止できる。
【００３３】
更に好ましい実施態様によれば、上記最下層を形成する粒状結晶のシリコン膜の膜厚が、９０nm以下である。
【００３４】
最下層として形成する粒状結晶のシリコン膜の膜厚を９０nm以下とすることにより、積層シリコン膜の全膜厚に対する粒状結晶のシリコン膜の膜厚の割合を小さくし、カバレッジ特性の悪化を防止する。
【００３５】
更に好ましい実施態様によれば、上記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０〜９０nmである。
【００３６】
更に好ましい実施態様によれば、上記最上層及び上記最下層を形成する上記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である。
【００３７】
更に好ましい実施態様によれば、上記柱状結晶のシリコン膜のグレインサイズが、粒状結晶のシリコン膜のグレインサイズより大きい。
【００３８】
更に好ましい実施態様によれば、上記積層シリコン膜の膜厚に対して、上記柱状結晶のシリコン膜の膜厚が、１０%以上を占めている。
【００３９】
カバレッジ特性の良好な柱状結晶のシリコン膜の膜厚が積層シリコン膜の膜厚に対して１０%以上占めることで、この積層シリコン膜形成時のカバレッジ特性が良好となる。
【００４０】
更に好ましい実施態様によれば、上記中間層における上記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である。
【００４１】
本発明にかかる半導体装置の製造方法は、積層シリコン膜を有する半導体装置の製造方法であって、粒状結晶のシリコン膜と柱状結晶のシリコン膜とを、最上層及び最下層が粒状結晶のシリコン膜となるように、交互に積層し、上記積層シリコン膜を形成することを特徴とする。
【００４２】
すなわち本発明では、柱状結晶シリコン膜あるいは粒状結晶シリコン膜を単一に形成するのではなく、柱状結晶のシリコン膜と粒状結晶のシリコン膜を組み合わせ、積層してシリコン膜を形成する。
【００４３】
まず、最下層として粒状結晶シリコン膜を形成することにより、シリコン膜形成後の熱処理によるシリコン膜中のボロンのシリコン基板への拡散を防止する。ここで形成する粒状結晶シリコン膜は、グレインサイズが柱状結晶のシリコン膜より小さく、かつ結晶がランダムに成長するため、均一な形成表面、およびグレイン形状を有する。
【００４４】
次に、中間層としてカバレッジ特性が良好な柱状結晶シリコン膜を形成する。ただし、柱状結晶シリコン膜を単層で形成してしまうと形成後の熱処理によりグレインサイズが増大するため、形成を分割し、膜表面に対し垂直方向にグレインを分断することによって、グレインサイズを小さく抑えることが可能である。グレインの分断を確実に行うため、分割の合間には、粒状結晶のシリコン膜を形成する。
【００４５】
最後に、最上層として粒状結晶シリコン膜を形成することにより、最表面の平坦性が良好なシリコン膜を得ることが可能である。
【発明の効果】
【００４６】
本発明に係る半導体装置が備える積層シリコン膜は、カバレッジ特性に優れ、かつグレインサイズが小さく、良好な界面平坦性を有し、ボロンのシリコン基板への拡散防止効果を有する。本発明の効果の具体的な例として、フラッシュメモリのメモリセルにこの半導体装置を使用したときの効果を以下に挙げる。
【００４７】
フラッシュメモリのメモリセルに本発明に係る半導体装置を用いると、セル内に存在するシリコン膜のグレインサイズが小さなることによりグレインの数が各セル間で均一化されるため、セルのデータ書き込みおよび消去状態の閾値のばらつきが低減される。またこの積層シリコン膜は従来の柱状結晶のシリコン膜に匹敵するカバレッジ特性を有するため、例えばフラッシュメモリのフローティング電極を自己整合工程で形成するために絶縁膜で形成された溝にシリコン膜を埋め込む工程においてこのシリコン膜を使用すれば、埋め込み不良を発生させることなく電極を形成することが可能である。このシリコン膜はまた良好な界面平坦性を有するため、このシリコン膜を電極として使用すると、シリコン膜と絶縁膜との界面の凹凸を小さくかつ均一化することが可能であり、シリコン膜と絶縁膜との界面における局所的な電界の集中が発生しにくい。そのため、フラッシュメモリのメモリセルにこの半導体装置を使用すると、シリコン膜とトンネル絶縁膜およびインターポリ絶縁膜との界面における電界の集中が発生しにくいので、フラッシュメモリの信頼性に大きく影響するフローティング電極からのチャージロスおよびチャージゲインを低減させることが可能である。さらにこのシリコン膜はボロンのシリコン基板への拡散防止効果を有するため、フラッシュメモリのメモリセルにこの半導体装置を使用すると、シリコン膜形成後の熱処理によって基板側へボロンが異常拡散することによりセル特性が変動することを防止し得る。
【発明を実施するための最良の形態】
【００４８】
従来の柱状結晶シリコン膜は良好なカバレッジ特性を有するが、グレインサイズが大きく不均一、かつ界面の凹凸が大きく不均一であるため、フラッシュメモリの電極に使用するとフラッシュセルの特性ばらつき、フローティング電極からのチャージロスやチャージゲインが発生するという問題があった。一方で、粒状結晶シリコン膜はグレインサイズが小さく均一、かつ界面の凹凸が小さく均一であるため、フラッシュメモリの電極に使用すると、メモリセル特性のばらつき及びチャージロスやチャージゲインの低減に効果があるが、カバレッジ特性が柱状結晶シリコン膜より悪いため、粒状結晶シリコン膜を用いてフローティング電極を自己整合プロセスで形成すると、シリコン膜の埋め込み不良が発生しやすいという問題があった。
【００４９】
本発明においては、最上層と最下層を粒状結晶シリコン膜で形成し、中間層を柱状結晶シリコン膜で、間に粒状結晶シリコン膜を挟みながら形成するので、カバレッジ特性に優れ、かつグレインサイズが小さく、良好な界面平坦性を有するシリコン膜が形成され、本発明に係る積層シリコン膜を有する半導体装置をフラッシュメモリに使用すると、シリコン膜の埋め込み不良が発生しにくく、セル特性のばらつきを低減し、電極からのチャージロス及びチャージゲインを低減することが可能である。
【００５０】
以下、本発明の実施例を、図面を参照して説明する。
【００５１】
図１(A)は実施例にかかるフラッシュメモリの断面図である。図１(B) は、図１(A)における(B)部拡大図である。これらの図を参照して、積層シリコン膜(B)は最下層１と中間層３と最上層２とからなる。最下層１と最上層２とは粒状結晶シリコン膜で形成され、中間層３は柱状結晶シリコン膜３ａと粒状結晶シリコン膜３ｂとを積層して形成される。なお、図１０に示したフラッシュメモリの断面図と同一部分には同一の参照番号を付し、その説明を繰り返さない。
【００５２】
次に、この積層シリコン膜の形成方法を詳述する。
【００５３】
まず、最下層１として、グレインサイズが１５nm以下の粒状結晶をもつシリコン膜を下地膜上に形成する。最下面に粒状結晶のシリコン膜を形成することは、シリコン膜形成後の熱処理によるボロンのシリコン基板への拡散を防止するために有効である。
【００５４】
ここで述べるグレインサイズとは、所望のシリコン膜の任意断面において、膜表面に対して平行方向に隣接するグレインバウンダリーの間隔の平均値であると定義する。
【００５５】
グレインサイズが１５nm以下の粒状結晶をもつシリコン膜の形成条件として、例えば、以下に示す形成条件が挙げられる。形成時に使用するガスは、モノシラン(SiH4)ガスあるいはジシラン(Si2H6)ガス、水素ガス、および希釈ガスとの混合ガスである。希釈ガスは、窒素、酸素、ヘリウム、アルゴンのどれか一つのガスを少なくとも含むものとする。シランガスおよびジシランガスの流量は８５sccm(standard cc/min)とし、希釈ガスの流量は１２０００sccmとする。水素は、混合ガスの総流量に対して、流量比にして１４%含まれているものとする。また、形成時の温度は７１０℃とし、圧力は２７５Torrとする。
【００５６】
上記形成条件でグレインサイズが１５nm以下の粒状結晶をもつシリコン膜が形成されることを図２〜図４を用いて説明する。
【００５７】
図２は、上記条件で形成したシリコン膜の、混合ガスに対する水素ガスの流量比とグレインサイズとの関係を示すグラフである。XRD(X線回折装置)の測定結果をもとにこのグラフを算出した。図２に示すように、流量比が１４％のとき、グレインサイズは１２nmで、１５nm以下の条件を満たしている。このグレインサイズは、水素を添加しないで形成される柱状結晶シリコン膜のグレインサイズ、すなわち混合ガスに対する水素ガス流量比が０％ときのグレインサイズのほぼ半分の大きさである。
【００５８】
また図３は、上記条件で形成したシリコン膜の、混合ガスに対する水素ガスの流量比と結晶のランダム性との関係を示すグラフである。XRD(X線回折装置)の測定結果をもとにこのグラフを算出した。図３に示すように、水素ガスの流量比が１４％のとき、シリコン膜は粒状の結晶構造となる。なお、図３における結晶のランダム性とは(１１１)面X線回折ピークの半値幅に対する(２２０)面X線回折ピークの半値幅の割合である。この値が、０.６５以上で結晶がランダムに成長した粒状結晶、これより低い値では柱状結晶となることが、TEM(透過電子顕微鏡)による視覚的な観察により確認されている。
【００５９】
図４は、形成温度と混合ガスに対する水素ガスの流量比との関係における、シリコン膜の結晶状態を示した図である。図４に示すように、形成温度６９０℃以下でシリコン膜を形成すると、水素添加の有無に関係なく、アモルファス状態のシリコン膜を形成してしまう。一方、形成温度７１０℃以上で粒状結晶のシリコン膜を形成するためには、形成温度の上昇に応じて水素の添加量を増加させる必要がある。しかし水素の添加量を増加させるとシリコン膜の膜厚の均一性が劣化するため、膜厚の均一な粒状結晶のシリコン膜を形成するためには、６９０〜７２０℃でシリコン膜を形成することが望ましい。上記形成条件は、形成時の温度を７１０℃としているので、この要件を満たしている。また、混合ガスに対する水素の流量比が最低４％以上となるように水素を添加すれば、形成温度にも依るが、結晶がランダムに成長する粒状結晶を形成することが可能である。上記形成条件は、水素の流量比が１４％となるように水素を添加しているので、この要件をも満たしている。
【００６０】
次に最下層を形成するシリコン膜のグレインサイズを１５nm以下とする理由を説明する。図３を参照して、粒状結晶のシリコン膜を形成するのに最低限必要な水素の添加量は、混合ガスに対する水素の流量比にして約４％である。更に図２を参照して、水素を流量比にして約４％、すなわち粒状結晶を形成することを可能とする最低限の量添加したときのグレインサイズが１５nmである。これ以上のグレインサイズではシリコン膜は柱状結晶となるため、最下層を形成するシリコン膜を粒状結晶とするためには、そのグレインサイズを１５nm以下とする必要がある。また形成されたシリコン膜が柱状結晶であるか粒状結晶であるかは、そのグレインサイズを確認することにより判定できる。
【００６１】
続いて膜厚について説明する。最下層を形成する粒状シリコン膜の膜厚は、薄すぎると結晶が島状に成長し、かえってシリコン膜表面の平坦性が悪化することから、最低３０nm以上は必要である。
【００６２】
一方、最下層の膜厚が厚すぎるとカバレッジ特性が問題となる。最下層は粒状結晶シリコン膜で形成されるため、カバレッジ特性が悪い。このカバレッジ特性はステップカバレッジで評価する。図５はステップカバレッジの説明図である。図５を参照して、ステップカバレッジとは、シリコン基板上に形成された絶縁膜の溝にシリコン膜を形成した場合の、溝底部での膜厚aに対する、溝側壁部の膜厚bの比率である。図６は、単層の柱状結晶シリコン膜と、単層の粒状結晶シリコン膜と、本実施例にかかる積層シリコン膜とをこのステップカバレッジ値について比較した図である。図６に示すように、水素を添加して形成した粒状結晶シリコン膜の単層膜は、水素を添加しないで形成した柱状結晶シリコン膜の単層膜に比べてステップカバレッジが１０％程度劣化する。このことから、積層シリコン膜が良好なカバレッジ特性を得るためには、積層シリコン膜に占める粒状結晶シリコン膜の割合を小さくしたほうがよく、最下層の粒状結晶シリコン膜の膜厚を９０nm以下にすることが望ましい。
【００６３】
最下層１の形成に続き、中間層３を形成する。まず、最下層１として最下面に形成した粒状結晶シリコン膜上に柱状結晶のシリコン膜３ａを形成するが、柱状結晶シリコン膜３ａの形成方法として、例えば、下記のような形成方法が挙げられる。形成時に使用するガスは、モノシラン(SiH4)ガスあるいはジシラン(Si2H6)ガスであり、場合によっては希釈ガスを添加する。希釈ガスは、窒素、酸素、ヘリウム、アルゴンのどれか一つのガスを少なくとも含むものとする。シランガスおよびジシランガスの流量は５５sccmとし、希釈ガスの流量は１２０００sccmとする。また、形成時の温度は７１０℃とし、圧力は１７５Torrとする。図４に示したように、シリコン膜形成温度が６９０℃以上でありかつ水素を添加していないため、この条件で形成したシリコン膜は柱状の結晶構造となる。
【００６４】
本条件で単層の柱状結晶シリコン膜を形成すると、その単層の柱状結晶シリコン膜のステップカバレッジは図６に示す通り９６％であり、非常に良好である。ここで、カバレッジ特性は堆積レートが低いほど良くなる。堆積レートを下げるためには、形成時の圧力を下げること若しくはモノシランガスおよびジシランガスの流量を下げることが有効である。そのため上記の形成条件においては、先に示した粒状結晶シリコン膜の形成条件に比して、形成時の圧力及び、原料ガスの流量を小さくしている。また、図２に示したとおり、本方法で形成したシリコン膜のグレインサイズは、水素を添加していないため、水素を添加して形成した上記粒状結晶シリコン膜のグレインサイズより大きくなる。
【００６５】
中間層３形成時に、柱状結晶シリコン膜を複数回に分割して形成し、かつ分割して形成された柱状結晶シリコン膜３ａの間に、水素添加した形成条件で粒状結晶シリコン膜３ｂを形成することにより、シリコン膜を積層化する。この方法を用いることにより、膜表面に垂直方向に柱状結晶シリコン膜のグレインが分断されるため、単層の柱状結晶シリコン膜を形成する場合と比較して、シリコン膜形成後の熱処理による膜表面に垂直方向へのグレインサイズの増大を防ぐことができる。中間層３における粒状結晶シリコン膜は、上記最下層１の粒状結晶シリコン膜と同一の形成条件を用いて形成すればよく、必要であれば使用ガス種、使用ガス流量、形成温度、あるいは圧力を変更して形成してもよい。中間層３における柱状結晶シリコン膜の分割回数は、所望の膜厚によって変更することが可能であるが、グレインサイズの増大を防ぐため、最低２分割以上することが好ましい。また１サイクルでの粒状結晶および柱状結晶シリコン膜の形成膜厚も所望の膜厚によって変更することが可能であるが、積層シリコン膜のカバレッジ特性をよくするため、最終的に形成される積層シリコン膜の全膜厚に対して、上記柱状結晶のシリコン膜３ａの膜厚が１０％以上を占めることが好ましく、同比率が５０％以上を占めることが更に好ましい。
【００６６】
最後に最上層２として粒状結晶のシリコン膜を形成する。形成方法は、前述した最下面に形成する粒状結晶シリコン膜と同一の方法を用いる。グレインサイズは、最下面に形成した粒状結晶のシリコン膜と同じく１５nm以下とし、形成膜厚に関しては特に限定しない。最表面に粒状結晶のシリコン膜を形成することにより、表面の平坦性に優れた積層シリコン膜を形成することが可能である。
【００６７】
上記表面の平坦性はRMS(root mean square)ラフネスで評価できる。ここでRMSラフネスについて簡単に説明しておく。RMSラフネスとは、「基準面(平均面)から指定面までの偏差の自乗を平均した値の平方根」を取った値であり、「表面の粗さ」と同じ概念である。RMSラフネスの値が小さいほど、表面が平坦であることを示している。逆にその値が大きいと、表面が粗いことを示す。具体的には以下のように計算する。
【００６８】
図７はRMSラフネスを計算する領域(特定領域)を示す図である。図７を参照して、x=0〜x=L、y=0〜y=MすなわちS(面積)=L×Mの特定領域につきRMSラフネスを計算する方法を説明する。ある平面から基準面、すなわちxy平面つまりz=０の平面までのz軸方向への偏差(f(x,y))の二乗をx、yにつき積分すると、
【００６９】
【数１】
【００７０】
となる。更にこの値を特定領域の面積Sで割り平方根をとることにより、平均自乗根を計算すると以下の式となる。
【００７１】
【数２】
【００７２】
この式を用いてRMSラフネスを計算し、シリコン膜表面の平坦性を評価した結果を図８、図９を用いて説明する。
【００７３】
図８は形成時の混合ガスに対する水素の流量比と、単層で形成したシリコン膜の上記RMSラフネスとの関係を示したグラフである。上述のように図８中のRMS値が小さいほど平坦性が良いことを示している。図８に示すように、水素を添加したシリコン膜は、添加しないシリコン膜と比較して表面の平坦性が良くなる。これは、図２、３にて示したように、水素を添加したことにより、形成されたシリコン膜のグレインサイズが小さく、かつ結晶が粒状に成長したことによるものである。
【００７４】
さらに、図９は最上層を粒状結晶シリコン膜とした積層シリコン膜と、柱状結晶シリコン膜、粒状結晶シリコン膜の表面ラフネスの結果を示した図である。この積層シリコン膜は、最下層の粒状シリコン膜の膜厚を３０nmとし、中間層の柱状結晶シリコン膜は３分割して形成し、１回分の形成膜厚を９０nm、柱状結晶シリコン膜の合間に形成される粒状結晶シリコン膜の膜厚を３０nm、最上層の粒状結晶シリコン膜の膜厚を３０nmとして形成されたものである。積層シリコン膜表面のRMSラフネスは、最上層の粒状結晶シリコン膜形成前に形成される柱状結晶シリコン膜のRMSラフネスの影響を受けるため、絶縁膜上に単層で形成した粒状結晶シリコン膜のRMSラフネスと比べて若干大きくなるが、単層で形成した柱状結晶シリコン膜のRMSラフネスと比較すれば十分に小さい。
【００７５】
次に、図６を用いて本実施例に係るシリコン膜のガハレッジ特性を説明する。先に述べたように図６は単層シリコン膜と、上記条件で形成した本実施例に係る積層シリコン膜とをステップカバレッジについて比較した図である。図６に示すように、粒状結晶シリコン膜と柱状結晶シリコン膜を積層することにより、本実施例に係る積層シリコン膜は、粒状結晶シリコン膜単層で形成した場合より良好なカバレッジ特性が得られ、柱状結晶シリコン膜単層で形成した場合に匹敵する結果が得られている。
【００７６】
この界面の平坦性とカバレッジ特性に加え、上述したグレインサイズ及びボロンのシリコン基板への拡散防止効果を、本実施例に係るシリコン膜と、柱状結晶及び粒状結晶の単層膜と比較し表２にまとめた。表中、○印は電極形成に当たり好ましい性質、×印は好ましくない性質を示す。
【００７７】
【表２】
【００７８】
表２より明らかなように、本実施例にかかる半導体装置が有する積層シリコン膜は小さなグレイン及びその均一性、界面の平坦性、ボロンの基板への拡散防止効果、カバレッジ特性の全てを同時に好ましいものとすることができる。
【００７９】
なお、本実施例を主にフラッシュメモリに使用する例を示して説明したが、本発明は係る使用例に限定されない。
【００８０】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８１】
以上述べたように、本発明にかかる半導体装置が備える積層シリコン膜は、粒状結晶シリコン膜に匹敵するグレインサイズと、界面の平坦性と、ボロンのシリコン基板への拡散防止効果とを有する。さらにこれら性質を損なうことなく、柱状結晶シリコン膜に匹敵するカバレッジ特性を有する。したがって上記半導体装置は、フラッシュメモリ用の電極をはじめとするシリコン電極を備える半導体装置に広く利用され得る。
【図面の簡単な説明】
【００８２】
【図１】(A) 本発明の実施例にかかるフラッシュメモリの断面図である。 (B) 図１(A)における(B)部拡大図である。
【図２】実施例の説明に使用する、シリコン膜形成時の、水素ガスの混合ガスに対する流量比 と、形成されるシリコン膜のグレインサイズとの関係を示すグラフである。
【図３】実施例の説明に使用する、シリコン膜形成時の、水素ガスの混合ガスに対する流量比 と、形成されるシリコン膜の結晶のランダム性を示す(２２０)/(１１１) Ｘ線 回折ピーク半値幅比との関係を示すグラフである。
【図４】実施例の説明に使用する、シリコン膜の結晶状態を、形成時の温度と、水素ガスの混 合ガスに対する流量比に対して示した図である。
【図５】実施例の説明に使用する、ステップカバレッジの定義を示した図である。
【図６】実施例の説明に使用する、粒状結晶シリコン膜を単層で形成したとき、柱状結晶シリ コン膜を単層で形成したとき、実施例の形成方法を用いて粒状結晶シリコン膜と柱状結 晶シリコン膜を積層して形成したときのカバレッジ特性を比較した図である。
【図７】実施例の説明に使用する、RMSラフネスの説明図である。
【図８】実施例の説明に使用する、シリコン膜形成時の、水素ガスの混合ガスに対する流量比 と、形成されるシリコン膜表面の平坦性との関係を示すグラフである。
【図９】実施例の説明に使用する図であって、粒状結晶の単層シリコン膜と、柱状結晶の単層 シリコン膜と、実施例にかかる、粒状結晶シリコン膜と柱状結晶シリコン膜の積層シリ コン膜との表面の平坦性を比較した図である。
【図１０】従来のフラッシュメモリの断面図である。
【図１１】従来のフローティング電極の形成方法の工程を示す断面図である。
【符号の説明】
【００８３】
１ 最下層
２ 最上層
３ 中間層
３ａ 中間層の柱状結晶シリコン膜
３ｂ 中間層の粒状結晶シリコン膜
１１ シリコン基板
１２ ソース
１３ ドレイン
１４ トンネル絶縁膜
１５ フローティング電極
１６ インターポリ絶縁膜
１７ コントロール電極
１８ ワード線
１９ ビット線
１０１ シリコン基板
１０２ シリコン窒化膜
１０３ レジストマスク
１０４ トレンチ溝
１０５ 素子分離膜
１０６ トンネル絶縁膜
１０７ シリコン膜
１０８ フローティング電極
a 溝底部の膜厚
b 溝側壁部の膜厚
【技術分野】
【０００１】
本発明は、一般に積層シリコン膜を有する半導体装置に関し、より特定的にはカバレッジ特性に優れた、グレインサイズの小さい、かつ良好な界面平坦性を有するよう改良されたシリコン膜を有する半導体装置に関する。本発明はまた、そのような半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路において、シリコン膜は、半導体素子の電極として幅広く用いられている。シリコン膜が半導体素子の電極として用いられる例として、たとえばフラッシュメモリに用いられるフローティング電極やコントロール電極が挙げられる。
【０００３】
図１０は従来のフラッシュメモリの断面図である。図１０を参照して、基板１１の上にトンネル絶縁膜１４、フローティング電極１５、インターポリ絶縁膜１６、コントロール電極１７が形成されている。基板１１の表面であって、フローティング電極１５の両側にソース１２とドレイン１３が形成されている。コントロール電極１７にはワード線１８、ドレイン１３にはビット線１９が接続されている。フローティング電極１５とコントロール電極１７はシリコン膜で形成される。
【０００４】
フラッシュメモリのフローティング電極１５やコントロール電極１７は上述のようにシリコン膜で形成されるが、これらの電極を形成するにあたっては、カバレッジ特性が問題となる。
【０００５】
シリコン膜の形成方法としては、第１に、モノシラン(SiH4)ガスやジシラン(Si2H6)ガスを用いて、場合によっては窒素、ヘリウム、アルゴン等のガスで希釈して、低圧CVD（chemical vapor deposition−化学気相成長）法により形成する方法が挙げられる。本方法で形成されたシリコン膜の結晶は、形成条件に依るが、一般的に柱状構造を有する。本方法でシリコン膜を形成すると、形成後の熱処理によってシリコン膜の結晶のグレインサイズが大きくかつグレインの形状が不均一になってしまい、このシリコン膜を半導体素子の電極として使用すると素子の特性がばらつく。またこのシリコン膜はシリコン膜界面の凹凸が大きくかつ凹凸が不均一であるため、このシリコン膜を電極として使用するとシリコン酸化膜のような絶縁膜との界面において局所的に電界が集中しやすいところが発生し、そのため耐圧不良やリーク電流の増大が発生する。特に、フラッシュメモリのメモリセルのような大多数のセルが規則正しく配列するような素子において、フローティング電極１５およびコントロール電極１７に柱状構造のシリコン膜を使用すると、メモリセル毎にセル内に存在するグレインの数やグレインの形状が異なることにより、プログラムもしくはイレース後の閾値電圧にばらつきが生じてしまう。また、シリコン膜界面に存在する大きな凹凸により、フローティング電極１５と接しているトンネル絶縁膜１４やフローティング電極１５およびコントロール電極１７と接しているインターポリ絶縁膜１６内に電界が集中しやすいところが発生すると、フローティング電極１５からのチャージロスおよびチャージゲインが発生し、フラッシュメモリの信頼性が低下する。
【０００６】
一方、シリコン膜の他の形成方法としては、モノシランガスやジシランガスに窒素、ヘリウム、アルゴン等の希釈ガス、および水素を添加し、低圧CVD法を用いてシリコン膜を形成する方法が挙げられる。本方法でシリコン膜を形成するとシリコン膜のグレインサイズを小さくかつグレインを粒状に形成できるため、メモリセル内に存在するグレインの数および形状をセル間で均一化でき、セル特性のばらつきを抑えることができる。またシリコン膜の界面の凹凸も小さくかつ均一化できるため絶縁膜との界面において局所的に電界が集中することを抑えることができる(例えば特許文献１参照)。加えて、電極にイオン注入された不純物であるボロンが形成後の熱処理によって電極直下のトンネル絶縁膜１４を通してシリコン基板１１に拡散することによりメモリセルのセル特性が変動することを、フローティング電極１５にこの粒状結晶のシリコン膜を用いることにより防止することができる (例えば特許文献２参照)。しかし、粒状結晶シリコン膜の形成条件を用いて単層でシリコン膜を形成すると、柱状結晶シリコン膜を形成するのと比べてカバレッジ特性が悪くなる。そのため、フラッシュメモリにおいて自己整合プロセスによってフローティング電極を形成する又はシリコン膜を用いてプラグを形成する等のために、絶縁膜中に形成された溝に粒状結晶シリコン膜を埋め込むと、シリコン膜の埋め込み不良が発生しやすいという問題がある。
【０００７】
これについて図１１を用いて説明する。図１１はフローティング電極の形成方法の工程を示す工程断面図である。
【０００８】
図１１(ａ)に示すように、マスクとして用いるシリコン窒化膜１０２をシリコン基板１０１上に堆積する。次に、素子分離のためのトレンチ溝を形成するためのレジストマスク１０３を、フォトリソグラフィー技術を用いて、シリコン窒化膜１０２の上に形成する。
【０００９】
図１１(ａ)と(ｂ)を参照して、続いてレジストマスク１０３を利用し、ドライエッチング法によりシリコン窒化膜１０２をパターニングする。次に、レジストマスク１０３を除去した後、シリコン窒化膜１０２をマスクとしてシリコン基板１０１をドライエッチング法によりパターニングし、トレンチ溝１０４を形成する。
【００１０】
図１１(ｂ)を参照して、トレンチ溝１０４形成時のドライエッチングにより生じた、トレンチ溝１０４のシリコン表面のダメージ層を除去するため、トレンチ溝１０４のシリコン表面を酸化することによりシリコン酸化膜を形成した後、ウエットエッチングを用いてこのシリコン酸化膜を除去する。この作業によりドライエッチングによるダメージ層が除去される。
【００１１】
図１１(ｃ)に示すように、素子分離膜１０５としてシリコン酸化膜を堆積し、化学機械研磨法を用いてその表面を平坦化する。
【００１２】
図１１(ｃ)と(ｄ)を参照して、シリコン窒化膜１０２を除去することにより、素子分離層が形成される。
【００１３】
図１１(ｅ)に示すように、素子分離層にトンネル絶縁膜１０６を形成した後、シリコン膜１０７を堆積する。このとき、カバレッジ特性が悪いシリコン膜を堆積すると、空孔や表面段差のようなフローティング電極の埋め込み不良による形状異常が発生し、この形状異常がメモリセルの動作不良の原因となる。メモリセルの微細化に伴いシリコン膜埋め込み部のアスペクトが大きくなると、このような埋め込み不良による形状異常がより発生しやすくなるため、カバレッジ特性が非常に重要になる。
【００１４】
図１１(ｅ)と(ｆ)を参照して、上述のようにシリコン膜１０７を堆積した後、化学機械研磨法により表面を平坦化することによりセルごとにシリコン膜１０７を分離し、フローティング電極１０８を形成する。
【００１５】
上述のように、絶縁膜中に形成された溝にカバレッジ特性が悪いシリコン膜を埋め込むと、シリコン膜の埋め込み不良が発生しやすい。このカバレッジ特性の問題に加えて、先に述べた単層シリコン膜の有する他の問題点、すなわちグレインサイズ、シリコン膜界面の平坦性、ボロンのシリコン基板への拡散防止効果について、シリコン膜の結晶構造ごとに整理して表１にまとめた。表１中、○印は電極形成に当たり好ましい性質、×印は好ましくない性質を示す。
【００１６】
【表１】
【００１７】
表１より明らかなように、柱状結晶シリコン膜も粒状結晶シリコン膜も小さなグレイン及びその均一性、界面の平坦性、ボロンの基板への拡散防止効果、カバレッジ特性の全てを同時に好ましいものとすることはできない。そのため、柱状結晶シリコン膜を有する半導体装置も粒状結晶シリコン膜を有する半導体装置も、表１に示したいずれかの問題点を有する。
【００１８】
【特許文献１】特表２００４−５０２２９９号公報
【特許文献２】特開２００３−２２９３６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
本発明は上記の問題点、すなわち半導体装置が有するシリコン膜を粒状結晶シリコン膜単層で形成した場合に問題となるカバレッジの問題を改善するためになされたものであり、粒状結晶シリコン膜の長所である小さなグレイン、良好な界面平坦性、ボロンのシリコン基板への拡散防止効果を維持しつつ、柱状結晶シリコン膜単層で形成した場合に匹敵する良好なカバレッジ特性を実現することが可能なように改良されたシリコン膜を有する半導体装置を提供することを目的とする。
【００２０】
この発明の他の目的は、そのような半導体装置の製造方法を提供することにある。
【００２１】
この発明の他の目的は、絶縁膜で形成された溝にシリコン膜を埋め込む工程において埋め込み不良が発生しにくいように改良されたシリコン膜を有する半導体装置を提供することにある。
【００２２】
この発明の他の目的は、メモリセル特性のばらつきを低減することができるように改良されたフラッシュメモリを提供することにある。
【００２３】
この発明の他の目的は、フローティング電極からのチャージロス及びチャージゲインを低減することができるように改良されたフラッシュメモリを提供することにある。
【００２４】
この発明の他の目的は、信頼性を向上させるように改良されたフラッシュメモリを提供することにある。
【課題を解決するための手段】
【００２５】
本発明にかかる半導体装置は、積層シリコン膜を有する半導体装置であって、上記積層シリコン膜は、粒状結晶のシリコン膜で形成された最上層及び最下層と、上記最上層と上記最下層との間に設けられ、柱状結晶のシリコン膜を含む中間層とを備える。
【００２６】
本発明では、柱状結晶シリコン膜あるいは粒状シリコン膜を単一に形成するのではなく、柱状結晶のシリコン膜と粒状結晶のシリコン膜を組み合わせ、積層してシリコン膜を形成している。
【００２７】
まず、最下層として粒状結晶シリコン膜を形成することにより、シリコン膜形成後の熱処理によるシリコン膜中のボロンのシリコン基板への拡散を防止する。ここで形成する粒状結晶シリコン膜は、グレインサイズが柱状結晶のシリコン膜より小さく、かつ結晶がランダムに成長するため、均一な形成表面、およびグレイン形状を有する。
【００２８】
次に、カバレッジ特性が良好な柱状結晶シリコン膜を含む中間層を形成する。
【００２９】
最後に、最上層として粒状結晶シリコン膜を形成することにより、最表面の平坦性が良好なシリコン膜を得ることが可能である。
【００３０】
この発明の好ましい実施態様によれば、上記半導体装置のシリコン膜の中間層は、上記最上層及び上記最下層に接触する層が柱状結晶のシリコン膜となるように、柱状結晶のシリコン膜と粒状結晶のシリコン膜とが交互に積層された積層構造である。中間層の柱状結晶シリコン膜を単層で形成してしまうとシリコン膜形成後の熱処理によりグレインサイズが増大するため、形成を分割し、膜表面に対し垂直方向にグレインを分断することによって、グレインサイズを小さく抑えることが可能である。グレインの分断を確実に行うため、分割の合間には、粒状結晶のシリコン膜を形成する。
【００３１】
更に好ましい実施態様によれば、上記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０nm以上である。
【００３２】
最下層として粒状結晶のシリコン膜の膜厚を３０nm以上形成することによって、形成される膜厚が薄過ぎるため粒状結晶が島状に成長し平坦性が悪化することを、防止できる。
【００３３】
更に好ましい実施態様によれば、上記最下層を形成する粒状結晶のシリコン膜の膜厚が、９０nm以下である。
【００３４】
最下層として形成する粒状結晶のシリコン膜の膜厚を９０nm以下とすることにより、積層シリコン膜の全膜厚に対する粒状結晶のシリコン膜の膜厚の割合を小さくし、カバレッジ特性の悪化を防止する。
【００３５】
更に好ましい実施態様によれば、上記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０〜９０nmである。
【００３６】
更に好ましい実施態様によれば、上記最上層及び上記最下層を形成する上記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である。
【００３７】
更に好ましい実施態様によれば、上記柱状結晶のシリコン膜のグレインサイズが、粒状結晶のシリコン膜のグレインサイズより大きい。
【００３８】
更に好ましい実施態様によれば、上記積層シリコン膜の膜厚に対して、上記柱状結晶のシリコン膜の膜厚が、１０%以上を占めている。
【００３９】
カバレッジ特性の良好な柱状結晶のシリコン膜の膜厚が積層シリコン膜の膜厚に対して１０%以上占めることで、この積層シリコン膜形成時のカバレッジ特性が良好となる。
【００４０】
更に好ましい実施態様によれば、上記中間層における上記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である。
【００４１】
本発明にかかる半導体装置の製造方法は、積層シリコン膜を有する半導体装置の製造方法であって、粒状結晶のシリコン膜と柱状結晶のシリコン膜とを、最上層及び最下層が粒状結晶のシリコン膜となるように、交互に積層し、上記積層シリコン膜を形成することを特徴とする。
【００４２】
すなわち本発明では、柱状結晶シリコン膜あるいは粒状結晶シリコン膜を単一に形成するのではなく、柱状結晶のシリコン膜と粒状結晶のシリコン膜を組み合わせ、積層してシリコン膜を形成する。
【００４３】
まず、最下層として粒状結晶シリコン膜を形成することにより、シリコン膜形成後の熱処理によるシリコン膜中のボロンのシリコン基板への拡散を防止する。ここで形成する粒状結晶シリコン膜は、グレインサイズが柱状結晶のシリコン膜より小さく、かつ結晶がランダムに成長するため、均一な形成表面、およびグレイン形状を有する。
【００４４】
次に、中間層としてカバレッジ特性が良好な柱状結晶シリコン膜を形成する。ただし、柱状結晶シリコン膜を単層で形成してしまうと形成後の熱処理によりグレインサイズが増大するため、形成を分割し、膜表面に対し垂直方向にグレインを分断することによって、グレインサイズを小さく抑えることが可能である。グレインの分断を確実に行うため、分割の合間には、粒状結晶のシリコン膜を形成する。
【００４５】
最後に、最上層として粒状結晶シリコン膜を形成することにより、最表面の平坦性が良好なシリコン膜を得ることが可能である。
【発明の効果】
【００４６】
本発明に係る半導体装置が備える積層シリコン膜は、カバレッジ特性に優れ、かつグレインサイズが小さく、良好な界面平坦性を有し、ボロンのシリコン基板への拡散防止効果を有する。本発明の効果の具体的な例として、フラッシュメモリのメモリセルにこの半導体装置を使用したときの効果を以下に挙げる。
【００４７】
フラッシュメモリのメモリセルに本発明に係る半導体装置を用いると、セル内に存在するシリコン膜のグレインサイズが小さなることによりグレインの数が各セル間で均一化されるため、セルのデータ書き込みおよび消去状態の閾値のばらつきが低減される。またこの積層シリコン膜は従来の柱状結晶のシリコン膜に匹敵するカバレッジ特性を有するため、例えばフラッシュメモリのフローティング電極を自己整合工程で形成するために絶縁膜で形成された溝にシリコン膜を埋め込む工程においてこのシリコン膜を使用すれば、埋め込み不良を発生させることなく電極を形成することが可能である。このシリコン膜はまた良好な界面平坦性を有するため、このシリコン膜を電極として使用すると、シリコン膜と絶縁膜との界面の凹凸を小さくかつ均一化することが可能であり、シリコン膜と絶縁膜との界面における局所的な電界の集中が発生しにくい。そのため、フラッシュメモリのメモリセルにこの半導体装置を使用すると、シリコン膜とトンネル絶縁膜およびインターポリ絶縁膜との界面における電界の集中が発生しにくいので、フラッシュメモリの信頼性に大きく影響するフローティング電極からのチャージロスおよびチャージゲインを低減させることが可能である。さらにこのシリコン膜はボロンのシリコン基板への拡散防止効果を有するため、フラッシュメモリのメモリセルにこの半導体装置を使用すると、シリコン膜形成後の熱処理によって基板側へボロンが異常拡散することによりセル特性が変動することを防止し得る。
【発明を実施するための最良の形態】
【００４８】
従来の柱状結晶シリコン膜は良好なカバレッジ特性を有するが、グレインサイズが大きく不均一、かつ界面の凹凸が大きく不均一であるため、フラッシュメモリの電極に使用するとフラッシュセルの特性ばらつき、フローティング電極からのチャージロスやチャージゲインが発生するという問題があった。一方で、粒状結晶シリコン膜はグレインサイズが小さく均一、かつ界面の凹凸が小さく均一であるため、フラッシュメモリの電極に使用すると、メモリセル特性のばらつき及びチャージロスやチャージゲインの低減に効果があるが、カバレッジ特性が柱状結晶シリコン膜より悪いため、粒状結晶シリコン膜を用いてフローティング電極を自己整合プロセスで形成すると、シリコン膜の埋め込み不良が発生しやすいという問題があった。
【００４９】
本発明においては、最上層と最下層を粒状結晶シリコン膜で形成し、中間層を柱状結晶シリコン膜で、間に粒状結晶シリコン膜を挟みながら形成するので、カバレッジ特性に優れ、かつグレインサイズが小さく、良好な界面平坦性を有するシリコン膜が形成され、本発明に係る積層シリコン膜を有する半導体装置をフラッシュメモリに使用すると、シリコン膜の埋め込み不良が発生しにくく、セル特性のばらつきを低減し、電極からのチャージロス及びチャージゲインを低減することが可能である。
【００５０】
以下、本発明の実施例を、図面を参照して説明する。
【００５１】
図１(A)は実施例にかかるフラッシュメモリの断面図である。図１(B) は、図１(A)における(B)部拡大図である。これらの図を参照して、積層シリコン膜(B)は最下層１と中間層３と最上層２とからなる。最下層１と最上層２とは粒状結晶シリコン膜で形成され、中間層３は柱状結晶シリコン膜３ａと粒状結晶シリコン膜３ｂとを積層して形成される。なお、図１０に示したフラッシュメモリの断面図と同一部分には同一の参照番号を付し、その説明を繰り返さない。
【００５２】
次に、この積層シリコン膜の形成方法を詳述する。
【００５３】
まず、最下層１として、グレインサイズが１５nm以下の粒状結晶をもつシリコン膜を下地膜上に形成する。最下面に粒状結晶のシリコン膜を形成することは、シリコン膜形成後の熱処理によるボロンのシリコン基板への拡散を防止するために有効である。
【００５４】
ここで述べるグレインサイズとは、所望のシリコン膜の任意断面において、膜表面に対して平行方向に隣接するグレインバウンダリーの間隔の平均値であると定義する。
【００５５】
グレインサイズが１５nm以下の粒状結晶をもつシリコン膜の形成条件として、例えば、以下に示す形成条件が挙げられる。形成時に使用するガスは、モノシラン(SiH4)ガスあるいはジシラン(Si2H6)ガス、水素ガス、および希釈ガスとの混合ガスである。希釈ガスは、窒素、酸素、ヘリウム、アルゴンのどれか一つのガスを少なくとも含むものとする。シランガスおよびジシランガスの流量は８５sccm(standard cc/min)とし、希釈ガスの流量は１２０００sccmとする。水素は、混合ガスの総流量に対して、流量比にして１４%含まれているものとする。また、形成時の温度は７１０℃とし、圧力は２７５Torrとする。
【００５６】
上記形成条件でグレインサイズが１５nm以下の粒状結晶をもつシリコン膜が形成されることを図２〜図４を用いて説明する。
【００５７】
図２は、上記条件で形成したシリコン膜の、混合ガスに対する水素ガスの流量比とグレインサイズとの関係を示すグラフである。XRD(X線回折装置)の測定結果をもとにこのグラフを算出した。図２に示すように、流量比が１４％のとき、グレインサイズは１２nmで、１５nm以下の条件を満たしている。このグレインサイズは、水素を添加しないで形成される柱状結晶シリコン膜のグレインサイズ、すなわち混合ガスに対する水素ガス流量比が０％ときのグレインサイズのほぼ半分の大きさである。
【００５８】
また図３は、上記条件で形成したシリコン膜の、混合ガスに対する水素ガスの流量比と結晶のランダム性との関係を示すグラフである。XRD(X線回折装置)の測定結果をもとにこのグラフを算出した。図３に示すように、水素ガスの流量比が１４％のとき、シリコン膜は粒状の結晶構造となる。なお、図３における結晶のランダム性とは(１１１)面X線回折ピークの半値幅に対する(２２０)面X線回折ピークの半値幅の割合である。この値が、０.６５以上で結晶がランダムに成長した粒状結晶、これより低い値では柱状結晶となることが、TEM(透過電子顕微鏡)による視覚的な観察により確認されている。
【００５９】
図４は、形成温度と混合ガスに対する水素ガスの流量比との関係における、シリコン膜の結晶状態を示した図である。図４に示すように、形成温度６９０℃以下でシリコン膜を形成すると、水素添加の有無に関係なく、アモルファス状態のシリコン膜を形成してしまう。一方、形成温度７１０℃以上で粒状結晶のシリコン膜を形成するためには、形成温度の上昇に応じて水素の添加量を増加させる必要がある。しかし水素の添加量を増加させるとシリコン膜の膜厚の均一性が劣化するため、膜厚の均一な粒状結晶のシリコン膜を形成するためには、６９０〜７２０℃でシリコン膜を形成することが望ましい。上記形成条件は、形成時の温度を７１０℃としているので、この要件を満たしている。また、混合ガスに対する水素の流量比が最低４％以上となるように水素を添加すれば、形成温度にも依るが、結晶がランダムに成長する粒状結晶を形成することが可能である。上記形成条件は、水素の流量比が１４％となるように水素を添加しているので、この要件をも満たしている。
【００６０】
次に最下層を形成するシリコン膜のグレインサイズを１５nm以下とする理由を説明する。図３を参照して、粒状結晶のシリコン膜を形成するのに最低限必要な水素の添加量は、混合ガスに対する水素の流量比にして約４％である。更に図２を参照して、水素を流量比にして約４％、すなわち粒状結晶を形成することを可能とする最低限の量添加したときのグレインサイズが１５nmである。これ以上のグレインサイズではシリコン膜は柱状結晶となるため、最下層を形成するシリコン膜を粒状結晶とするためには、そのグレインサイズを１５nm以下とする必要がある。また形成されたシリコン膜が柱状結晶であるか粒状結晶であるかは、そのグレインサイズを確認することにより判定できる。
【００６１】
続いて膜厚について説明する。最下層を形成する粒状シリコン膜の膜厚は、薄すぎると結晶が島状に成長し、かえってシリコン膜表面の平坦性が悪化することから、最低３０nm以上は必要である。
【００６２】
一方、最下層の膜厚が厚すぎるとカバレッジ特性が問題となる。最下層は粒状結晶シリコン膜で形成されるため、カバレッジ特性が悪い。このカバレッジ特性はステップカバレッジで評価する。図５はステップカバレッジの説明図である。図５を参照して、ステップカバレッジとは、シリコン基板上に形成された絶縁膜の溝にシリコン膜を形成した場合の、溝底部での膜厚aに対する、溝側壁部の膜厚bの比率である。図６は、単層の柱状結晶シリコン膜と、単層の粒状結晶シリコン膜と、本実施例にかかる積層シリコン膜とをこのステップカバレッジ値について比較した図である。図６に示すように、水素を添加して形成した粒状結晶シリコン膜の単層膜は、水素を添加しないで形成した柱状結晶シリコン膜の単層膜に比べてステップカバレッジが１０％程度劣化する。このことから、積層シリコン膜が良好なカバレッジ特性を得るためには、積層シリコン膜に占める粒状結晶シリコン膜の割合を小さくしたほうがよく、最下層の粒状結晶シリコン膜の膜厚を９０nm以下にすることが望ましい。
【００６３】
最下層１の形成に続き、中間層３を形成する。まず、最下層１として最下面に形成した粒状結晶シリコン膜上に柱状結晶のシリコン膜３ａを形成するが、柱状結晶シリコン膜３ａの形成方法として、例えば、下記のような形成方法が挙げられる。形成時に使用するガスは、モノシラン(SiH4)ガスあるいはジシラン(Si2H6)ガスであり、場合によっては希釈ガスを添加する。希釈ガスは、窒素、酸素、ヘリウム、アルゴンのどれか一つのガスを少なくとも含むものとする。シランガスおよびジシランガスの流量は５５sccmとし、希釈ガスの流量は１２０００sccmとする。また、形成時の温度は７１０℃とし、圧力は１７５Torrとする。図４に示したように、シリコン膜形成温度が６９０℃以上でありかつ水素を添加していないため、この条件で形成したシリコン膜は柱状の結晶構造となる。
【００６４】
本条件で単層の柱状結晶シリコン膜を形成すると、その単層の柱状結晶シリコン膜のステップカバレッジは図６に示す通り９６％であり、非常に良好である。ここで、カバレッジ特性は堆積レートが低いほど良くなる。堆積レートを下げるためには、形成時の圧力を下げること若しくはモノシランガスおよびジシランガスの流量を下げることが有効である。そのため上記の形成条件においては、先に示した粒状結晶シリコン膜の形成条件に比して、形成時の圧力及び、原料ガスの流量を小さくしている。また、図２に示したとおり、本方法で形成したシリコン膜のグレインサイズは、水素を添加していないため、水素を添加して形成した上記粒状結晶シリコン膜のグレインサイズより大きくなる。
【００６５】
中間層３形成時に、柱状結晶シリコン膜を複数回に分割して形成し、かつ分割して形成された柱状結晶シリコン膜３ａの間に、水素添加した形成条件で粒状結晶シリコン膜３ｂを形成することにより、シリコン膜を積層化する。この方法を用いることにより、膜表面に垂直方向に柱状結晶シリコン膜のグレインが分断されるため、単層の柱状結晶シリコン膜を形成する場合と比較して、シリコン膜形成後の熱処理による膜表面に垂直方向へのグレインサイズの増大を防ぐことができる。中間層３における粒状結晶シリコン膜は、上記最下層１の粒状結晶シリコン膜と同一の形成条件を用いて形成すればよく、必要であれば使用ガス種、使用ガス流量、形成温度、あるいは圧力を変更して形成してもよい。中間層３における柱状結晶シリコン膜の分割回数は、所望の膜厚によって変更することが可能であるが、グレインサイズの増大を防ぐため、最低２分割以上することが好ましい。また１サイクルでの粒状結晶および柱状結晶シリコン膜の形成膜厚も所望の膜厚によって変更することが可能であるが、積層シリコン膜のカバレッジ特性をよくするため、最終的に形成される積層シリコン膜の全膜厚に対して、上記柱状結晶のシリコン膜３ａの膜厚が１０％以上を占めることが好ましく、同比率が５０％以上を占めることが更に好ましい。
【００６６】
最後に最上層２として粒状結晶のシリコン膜を形成する。形成方法は、前述した最下面に形成する粒状結晶シリコン膜と同一の方法を用いる。グレインサイズは、最下面に形成した粒状結晶のシリコン膜と同じく１５nm以下とし、形成膜厚に関しては特に限定しない。最表面に粒状結晶のシリコン膜を形成することにより、表面の平坦性に優れた積層シリコン膜を形成することが可能である。
【００６７】
上記表面の平坦性はRMS(root mean square)ラフネスで評価できる。ここでRMSラフネスについて簡単に説明しておく。RMSラフネスとは、「基準面(平均面)から指定面までの偏差の自乗を平均した値の平方根」を取った値であり、「表面の粗さ」と同じ概念である。RMSラフネスの値が小さいほど、表面が平坦であることを示している。逆にその値が大きいと、表面が粗いことを示す。具体的には以下のように計算する。
【００６８】
図７はRMSラフネスを計算する領域(特定領域)を示す図である。図７を参照して、x=0〜x=L、y=0〜y=MすなわちS(面積)=L×Mの特定領域につきRMSラフネスを計算する方法を説明する。ある平面から基準面、すなわちxy平面つまりz=０の平面までのz軸方向への偏差(f(x,y))の二乗をx、yにつき積分すると、
【００６９】
【数１】
【００７０】
となる。更にこの値を特定領域の面積Sで割り平方根をとることにより、平均自乗根を計算すると以下の式となる。
【００７１】
【数２】
【００７２】
この式を用いてRMSラフネスを計算し、シリコン膜表面の平坦性を評価した結果を図８、図９を用いて説明する。
【００７３】
図８は形成時の混合ガスに対する水素の流量比と、単層で形成したシリコン膜の上記RMSラフネスとの関係を示したグラフである。上述のように図８中のRMS値が小さいほど平坦性が良いことを示している。図８に示すように、水素を添加したシリコン膜は、添加しないシリコン膜と比較して表面の平坦性が良くなる。これは、図２、３にて示したように、水素を添加したことにより、形成されたシリコン膜のグレインサイズが小さく、かつ結晶が粒状に成長したことによるものである。
【００７４】
さらに、図９は最上層を粒状結晶シリコン膜とした積層シリコン膜と、柱状結晶シリコン膜、粒状結晶シリコン膜の表面ラフネスの結果を示した図である。この積層シリコン膜は、最下層の粒状シリコン膜の膜厚を３０nmとし、中間層の柱状結晶シリコン膜は３分割して形成し、１回分の形成膜厚を９０nm、柱状結晶シリコン膜の合間に形成される粒状結晶シリコン膜の膜厚を３０nm、最上層の粒状結晶シリコン膜の膜厚を３０nmとして形成されたものである。積層シリコン膜表面のRMSラフネスは、最上層の粒状結晶シリコン膜形成前に形成される柱状結晶シリコン膜のRMSラフネスの影響を受けるため、絶縁膜上に単層で形成した粒状結晶シリコン膜のRMSラフネスと比べて若干大きくなるが、単層で形成した柱状結晶シリコン膜のRMSラフネスと比較すれば十分に小さい。
【００７５】
次に、図６を用いて本実施例に係るシリコン膜のガハレッジ特性を説明する。先に述べたように図６は単層シリコン膜と、上記条件で形成した本実施例に係る積層シリコン膜とをステップカバレッジについて比較した図である。図６に示すように、粒状結晶シリコン膜と柱状結晶シリコン膜を積層することにより、本実施例に係る積層シリコン膜は、粒状結晶シリコン膜単層で形成した場合より良好なカバレッジ特性が得られ、柱状結晶シリコン膜単層で形成した場合に匹敵する結果が得られている。
【００７６】
この界面の平坦性とカバレッジ特性に加え、上述したグレインサイズ及びボロンのシリコン基板への拡散防止効果を、本実施例に係るシリコン膜と、柱状結晶及び粒状結晶の単層膜と比較し表２にまとめた。表中、○印は電極形成に当たり好ましい性質、×印は好ましくない性質を示す。
【００７７】
【表２】
【００７８】
表２より明らかなように、本実施例にかかる半導体装置が有する積層シリコン膜は小さなグレイン及びその均一性、界面の平坦性、ボロンの基板への拡散防止効果、カバレッジ特性の全てを同時に好ましいものとすることができる。
【００７９】
なお、本実施例を主にフラッシュメモリに使用する例を示して説明したが、本発明は係る使用例に限定されない。
【００８０】
また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【００８１】
以上述べたように、本発明にかかる半導体装置が備える積層シリコン膜は、粒状結晶シリコン膜に匹敵するグレインサイズと、界面の平坦性と、ボロンのシリコン基板への拡散防止効果とを有する。さらにこれら性質を損なうことなく、柱状結晶シリコン膜に匹敵するカバレッジ特性を有する。したがって上記半導体装置は、フラッシュメモリ用の電極をはじめとするシリコン電極を備える半導体装置に広く利用され得る。
【図面の簡単な説明】
【００８２】
【図１】(A) 本発明の実施例にかかるフラッシュメモリの断面図である。 (B) 図１(A)における(B)部拡大図である。
【図２】実施例の説明に使用する、シリコン膜形成時の、水素ガスの混合ガスに対する流量比 と、形成されるシリコン膜のグレインサイズとの関係を示すグラフである。
【図３】実施例の説明に使用する、シリコン膜形成時の、水素ガスの混合ガスに対する流量比 と、形成されるシリコン膜の結晶のランダム性を示す(２２０)/(１１１) Ｘ線 回折ピーク半値幅比との関係を示すグラフである。
【図４】実施例の説明に使用する、シリコン膜の結晶状態を、形成時の温度と、水素ガスの混 合ガスに対する流量比に対して示した図である。
【図５】実施例の説明に使用する、ステップカバレッジの定義を示した図である。
【図６】実施例の説明に使用する、粒状結晶シリコン膜を単層で形成したとき、柱状結晶シリ コン膜を単層で形成したとき、実施例の形成方法を用いて粒状結晶シリコン膜と柱状結 晶シリコン膜を積層して形成したときのカバレッジ特性を比較した図である。
【図７】実施例の説明に使用する、RMSラフネスの説明図である。
【図８】実施例の説明に使用する、シリコン膜形成時の、水素ガスの混合ガスに対する流量比 と、形成されるシリコン膜表面の平坦性との関係を示すグラフである。
【図９】実施例の説明に使用する図であって、粒状結晶の単層シリコン膜と、柱状結晶の単層 シリコン膜と、実施例にかかる、粒状結晶シリコン膜と柱状結晶シリコン膜の積層シリ コン膜との表面の平坦性を比較した図である。
【図１０】従来のフラッシュメモリの断面図である。
【図１１】従来のフローティング電極の形成方法の工程を示す断面図である。
【符号の説明】
【００８３】
１ 最下層
２ 最上層
３ 中間層
３ａ 中間層の柱状結晶シリコン膜
３ｂ 中間層の粒状結晶シリコン膜
１１ シリコン基板
１２ ソース
１３ ドレイン
１４ トンネル絶縁膜
１５ フローティング電極
１６ インターポリ絶縁膜
１７ コントロール電極
１８ ワード線
１９ ビット線
１０１ シリコン基板
１０２ シリコン窒化膜
１０３ レジストマスク
１０４ トレンチ溝
１０５ 素子分離膜
１０６ トンネル絶縁膜
１０７ シリコン膜
１０８ フローティング電極
a 溝底部の膜厚
b 溝側壁部の膜厚
【特許請求の範囲】
【請求項１】
積層シリコン膜を有する半導体装置であって、
前記積層シリコン膜は、
粒状結晶のシリコン膜で形成された最上層及び最下層と、
前記最上層と前記最下層との間に設けられ、柱状結晶のシリコン膜を含む中間層とを備えた半導体装置。
【請求項２】
前記中間層は、前記最上層及び前記最下層に接触する層が柱状結晶のシリコン膜となるように、柱状結晶のシリコン膜と粒状結晶のシリコン膜とが交互に積層された積層構造である請求項１に記載の半導体装置。
【請求項３】
前記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０nm以上である請求項１に記載の半導体装置。
【請求項４】
前記最下層を形成する粒状結晶のシリコン膜の膜厚が、９０nm以下である請求項１に記載の半導体装置。
【請求項５】
前記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０〜９０nmである請求項１に記載の半導体装置。
【請求項６】
前記最上層及び前記最下層を形成する前記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である請求項１に記載の半導体装置。
【請求項７】
前記柱状結晶のシリコン膜のグレインサイズが、粒状結晶のシリコン膜のグレインサイズより大きい請求項１〜６に記載の半導体装置。
【請求項８】
前記積層シリコン膜の膜厚に対して、前記柱状結晶のシリコン膜の膜厚が、１０%以上を占めていることを特徴とする請求項１〜７に記載の半導体装置。
【請求項９】
前記中間層における前記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である請求項２に記載の半導体装置。
【請求項１０】
積層シリコン膜を有する半導体装置の製造方法であって、
粒状結晶のシリコン膜と柱状結晶のシリコン膜とを、最上層及び最下層が粒状結晶のシリコン膜となるように、交互に積層し、前記積層シリコン膜を形成することを特徴とする、半導体装置の製造方法。
【請求項１】
積層シリコン膜を有する半導体装置であって、
前記積層シリコン膜は、
粒状結晶のシリコン膜で形成された最上層及び最下層と、
前記最上層と前記最下層との間に設けられ、柱状結晶のシリコン膜を含む中間層とを備えた半導体装置。
【請求項２】
前記中間層は、前記最上層及び前記最下層に接触する層が柱状結晶のシリコン膜となるように、柱状結晶のシリコン膜と粒状結晶のシリコン膜とが交互に積層された積層構造である請求項１に記載の半導体装置。
【請求項３】
前記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０nm以上である請求項１に記載の半導体装置。
【請求項４】
前記最下層を形成する粒状結晶のシリコン膜の膜厚が、９０nm以下である請求項１に記載の半導体装置。
【請求項５】
前記最下層を形成する粒状結晶のシリコン膜の膜厚が、３０〜９０nmである請求項１に記載の半導体装置。
【請求項６】
前記最上層及び前記最下層を形成する前記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である請求項１に記載の半導体装置。
【請求項７】
前記柱状結晶のシリコン膜のグレインサイズが、粒状結晶のシリコン膜のグレインサイズより大きい請求項１〜６に記載の半導体装置。
【請求項８】
前記積層シリコン膜の膜厚に対して、前記柱状結晶のシリコン膜の膜厚が、１０%以上を占めていることを特徴とする請求項１〜７に記載の半導体装置。
【請求項９】
前記中間層における前記粒状結晶のシリコン膜のグレインサイズが、１５nm以下である請求項２に記載の半導体装置。
【請求項１０】
積層シリコン膜を有する半導体装置の製造方法であって、
粒状結晶のシリコン膜と柱状結晶のシリコン膜とを、最上層及び最下層が粒状結晶のシリコン膜となるように、交互に積層し、前記積層シリコン膜を形成することを特徴とする、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００７−２４２８９６（Ｐ２００７−２４２８９６Ａ）
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願番号】特願２００６−６３３９８（Ｐ２００６−６３３９８）
【出願日】平成１８年３月８日（２００６．３．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１９年９月２０日（２００７．９．２０）
【国際特許分類】
【出願日】平成１８年３月８日（２００６．３．８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]