半導体集積回路装置及びその製造方法
【課題】 冗長救済機能を備えた半導体記憶装置を有するロジック半導体装置において、半導体装置の高集積化に伴って生じる半導体装置の面積を増大させることなく、冗長救済を行なった後も、内部回路素子の金属配線における腐食の発生を防止する。
【解決手段】 半導体基板１０上に形成された冗長救済されるべき回路素子を含む内部回路素子２６と、半導体基板１０上に内部回路素子２６を覆うように形成された第１、第２及び第３の層間絶縁膜１５、１８及び２１と、第３の層間絶縁膜２１の上に形成された冗長救済されるべき回路素子２６の冗長救済に用いられるヒューズ２５とを備えている。第３の層間絶縁膜２１とヒューズ２５との間には、耐透水性を有する絶縁膜２２が介在している。
【解決手段】 半導体基板１０上に形成された冗長救済されるべき回路素子を含む内部回路素子２６と、半導体基板１０上に内部回路素子２６を覆うように形成された第１、第２及び第３の層間絶縁膜１５、１８及び２１と、第３の層間絶縁膜２１の上に形成された冗長救済されるべき回路素子２６の冗長救済に用いられるヒューズ２５とを備えている。第３の層間絶縁膜２１とヒューズ２５との間には、耐透水性を有する絶縁膜２２が介在している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、冗長救済機能を備えた半導体記憶装置を有するロジック半導体装置に関し、特に、外部からの水分の浸入を防止することができる構造を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体記憶装置（以下、メモリ回路と記す）を備えた半導体集積回路装置（以下、半導体装置と記す）において、メモリ回路の記憶容量が大容量化するに従い、製造歩留まりを一定基準以上保つことが難しくなってきている。この製造歩留りが低下する主な原因として、製造工程中に生じたメモリセルパターンの欠陥又は電流リーク等が挙げられる。
【０００３】
ところで、製造歩留まりの低下を改善するための技術として、冗長救済技術がある。
【０００４】
以下に、一般的な冗長救済技術について、図５及び図６を参照しながら説明する。
【０００５】
図５は、メモリセルアレイ全体を構成するメモリセルアレイブロックを示す概略図である。
【０００６】
図５に示すように、メモリセルアレイブロックには、通常使用されるメモリセルアレイ５０の外周部に、斜線で示される予備メモリセル５１が配置されている。メモリセル及び予備メモリセル５１の各々には、行デコーダ５２及び列デコーダ５３が接続されている。ここで、冗長救済用回路の単位は、メモリセルの１行又は１列のラインであり、例えば、欠陥メモリセル５４と予備メモリセル５１とを切り換えるために、数本の予備ラインを用意しておく必要がある。
【０００７】
欠陥メモリセル５４の修復を行なう場合を例にして説明すると、行デコーダ５２と列デコーダ５３とによって予備メモリセル５１を選択する。次に、選択された予備メモリセル５１と欠陥メモリセル５４とを切り換えることにより、回路的に欠陥メモリセルの修復を行なう。
【０００８】
図６は、半導体装置のメモリセルアレイ周辺部に組み込まれた冗長救済用のアドレスプログラム回路を示す概略図である。
【０００９】
図６に示すように、アドレスプログラム回路には、行又は列を選択するアドレス信号入力端子Ａ(o)〜Ａ(n)が配置されている。また、各メモリセルとアドレスプログラム回路の各ＭＯＳトランジスタＴｒ(0)〜Ｔｒ(n)とは、金属配線の配線経路途中に切断可能な冗長救済用ヒューズF(0)〜F(n)を介して接続されている。
【００１０】
例えば、欠陥メモリセルが冗長救済用ヒューズF(n-2)に接続されている場合、行デコーダ及び列デコーダから、アドレス信号入力端子Ａ(o)〜Ａ(n)のうち、アドレス信号入力端子Ａ(n-2)に対してアドレス信号が入力されたとき、アドレスプログラム回路の出力はＬｏｗとなる。次に、欠陥メモリセルが存在しているアドレスの冗長救済用ヒューズF(n-2)に対して、レーザービーム光を照射することにより冗長救済用ヒューズF(n-2)を切断すると、アドレス信号入力端子Ａ(o)〜Ａ(n)のうち、アドレス信号入力端子Ａ(n-2)に対してアドレス信号が入力されたとき、アドレスプログラム回路の出力がＨｉｇｈとなる。これにより、欠陥メモリセルのアドレスを登録することができるため、欠陥メモリセルと予備メモリセルとを切り換えることができるので、回路的に欠陥メモリセルを修復することが可能となる。
【００１１】
以上のような冗長救済を行なうための冗長救済用ヒューズ、及び冗長救済用ヒューズに接続される通常アルミニウム合金膜よりなる金属配線は、半導体装置の最上層に形成される。具体的には、冗長救済用ヒューズは層間絶縁膜上に形成されており、層間絶縁膜の上には冗長救済用ヒューズを覆うように表面保護膜が形成されている。
【００１２】
また、冗長救済用ヒューズの切断は、拡散工程以降に行なわれる半導体集積回路の機能検査工程又はその検査工程後に行なわれる。具体的には、切断したい冗長救済用ヒューズに対してレーザービーム光等を照射することによって行なわれる。ここで、層間絶縁膜上に形成された冗長救済用ヒューズは表面保護膜に覆われているため、前述したように、冗長救済用ヒューズを切断する際に、層間絶縁膜及び表面保護膜がレーザービーム光によって損傷を受けるので、透水性の高い材料よりなる層間絶縁膜を露出させる損傷部が形成される。これにより、従来の半導体装置では、以下に示すような問題が生じていた。
【００１３】
まず第１に、冗長救済用ヒューズの切断部が損傷部から浸入した水分により腐食することによって問題が生じる。具体的には、冗長救済後に損傷部から浸入した水分によって、表面保護膜で覆われていない冗長救済用ヒューズの切断部において冗長救済用ヒューズの腐食が発生する。これにより、冗長救済用ヒューズと内部回路素子とを接続している金属配線を通して、冗長救済用ヒューズの腐食が内部回路素子の金属配線へ進行するので、回路動作不良が生じる可能性がある。
【００１４】
第２に、水分が損傷部から層間絶縁膜中を通して拡散されることによって問題が生じる。具体的には、冗長救済後に損傷部から浸入した水分が、透水性の高い材料よりなる層間絶縁膜中へ拡散される。これにより、層間絶縁膜を通して拡散された水分が内部回路素子の金属配線と接触することによって、内部回路素子の金属配線において腐食が発生するので、回路動作不良が生じる可能性がある。
【００１５】
以上に示した第１及び第２の問題を解決するため、以下に示す第１及び第２の従来例に係る半導体装置が提案されている。
【００１６】
まず最初に、第１の従来例に係る半導体装置について、図７を用いて具体的に説明する（例えば特許文献１参照）。
【００１７】
図７は、冗長救済用ヒューズの切断部から発生した腐食が内部回路素子の金属配線へ進行することを防止する構造を有した第１の従来例に係る半導体装置の構造を示す断面図である。
【００１８】
図７に示すように、半導体基板１００におけるトレンチ型の分離絶縁膜１０１によって区画された素子形成領域には、半導体基板１００上に形成されたゲート絶縁膜、ゲート電極１０２、ゲート絶縁膜及びゲート電極１０２の側面に形成されたサイドウォール１０３、並びに半導体基板１００の表層部に形成されたソース／ドレイン拡散層１０４からなるＭＯＳトランジスタが形成されている。
【００１９】
半導体基板１００の上には、ＭＯＳトランジスタを覆うようにＣＶＤ法により第１の層間絶縁膜１０５が形成されている。該第１の層間絶縁膜１０５には、これを貫通すると共に下端がソース／ドレイン拡散層１０４と接続する第１のタングステンプラグ１０６が形成されている。
【００２０】
また、図７に示すように、第１の層間絶縁膜１０５の上には、下面が第１のタングステンプラグ１０６の上端と電気的に接続され、アルミニウム合金膜よりなる第１の金属配線１０７が形成されている。第１の層間絶縁膜１０５の上には、第１の金属配線１０７を覆うようにＣＶＤ法により第２の層間絶縁膜１０８が形成されている。該第２の層間絶縁膜１０８には、これを貫通すると共に下端が第１の金属配線１０７と接続する第２のタングステンプラグ１０９が形成されている。
【００２１】
また、図７に示すように、第２の層間絶縁膜１０８の上には、下面が第２のタングステンプラグ１０９の上端と電気的に接続され、アルミニウム合金膜よりなる第２の金属配線１１０が形成されている。第２の層間絶縁膜１０８の上には、第２の金属配線１１０を覆うようにＣＶＤ法により第３の層間絶縁膜１１１が形成されている。該第３の層間絶縁膜１１１には、これを貫通すると共に下端が第２の金属配線１１０と接続する第３のタングステンプラグ１１２が形成されている。
【００２２】
また、図７に示すように、第３の層間絶縁膜１１１の上には、アルミニウム合金膜よりなる第３の金属配線１１３が形成されており、該第３の金属配線１１３の一部は冗長救済用ヒューズ１１４として形成されている。第３の金属配線１１３及び冗長救済用ヒューズ１１４は、第３のタングステンプラグ１１２の上端と電気的に接続されている。また、第３の金属配線１１３及び冗長救済用ヒューズ１１４は、第１のタングステンプラグ１０６、第２のタングステンプラグ１０９、及び第３のタングステンプラグ１１２を介した第１の金属配線１０７及び第２の金属配線１１０によって、ＭＯＳトランジスタと電気的に接続されている。このようにして、冗長救済用ヒューズ１１４は、内部回路素子１１５に接続されている。
【００２３】
また、冗長救済用ヒューズ１１４と内部回路素子１１５とは、第１〜第３の層間絶縁膜（１０５、１０８、１１１）中に形成された耐腐食性を有する高融点金属であるタングステンよりなる第１〜第３のタングステンプラグ（１０６、１０９、１１２）を介して電気的に接続されており、内部回路素子１１５は半導体装置の動作に寄与している。第３の層間絶縁膜１１１の上には、第３の金属配線及１１３及び冗長救済用ヒューズ１１４を覆うようにシリコン窒化膜よりなる表面保護膜１１６が形成されている。尚、冗長救済用ヒューズ１１４の形成領域直下に位置する半導体基板１００における領域には、ＭＯＳトランジスタ等を含む内部回路素子１１５は形成されていない。
【００２４】
第１の従来例に係る半導体装置において、冗長救済されるべき回路素子１１５の冗長救済を行なうために、冗長救済用ヒューズ１１４にレーザービーム光を照射すると、表面保護膜１１６が破壊されると共に冗長救済用ヒューズ１１４が切断されるので、透水性の高い材料よりなる第３の層間絶縁膜１１１を露出させる損傷部１１７が形成される。この損傷部１１７から浸入した水分によって、冗長救済用ヒューズ１１４自体が腐食することはあっても、冗長救済用ヒューズ１１４と内部回路素子１１５とは、第１の金属配線１０７及び第２の金属配線１１０の配線経路途中に耐腐食性を有する高融点金属であるタングステンよりなる第１のタングステンプラグ１０６、第２のタングステンプラグ１０９及び第３のタングステンプラグ１１２を介して電気的に接続されているので、第１〜第３のタングステンプラグ（１０６、１０９、１１２）によって腐食の進行を阻止することができる。これにより、冗長救済用ヒューズ１１４の切断部において冗長救済後に損傷部１１７から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子１１５における第１の金属配線１０７及び第２の金属配線１１０まで進行することを防止することができる。
【００２５】
次に、第２の従来例に係る半導体装置について、図８(a) 及び(b) を用いて具体的に説明する（例えば特許文献２参照）。
【００２６】
図８(a) 及び(b) は、冗長救済用ヒューズの切断部から発生した腐食が内部回路素子の金属配線へ進行することを防止すると共に、損傷部から層間絶縁膜を通して拡散された水分により内部回路素子の金属配線において腐食が発生することを防止する構造を有した第２の従来例に係る半導体装置の構造を示す図である。ここで、図８(a) は半導体装置の構造を示す断面図であって、具体的には、図８(b) で示すVIIIa-VIIIa線における断面図であり、図８(b) は半導体装置の構造を示す平面図である。
【００２７】
図８(a) に示すように、半導体基板２００におけるトレンチ型の分離絶縁膜２０１によって区画された素子形成領域には、図示していないＭＯＳトランジスタが形成されている。また、半導体基板２００の上には、図示していないＭＯＳトランジスタを覆うようにＣＶＤ法により形成された第１の層間絶縁膜２０２が形成されている。該第１の層間絶縁膜２０２には、これを貫通すると共に下端が半導体基板２００における素子形成領域と接続する第１のタングステン層２０３が形成されている。
【００２８】
また、図８(a) に示すように、第１の層間絶縁膜２０２の上には、下面が第１のタングステン層２０３の上端と電気的に接続された第１の金属膜２０４が形成されている。第１の層間絶縁膜２０２の上には、第１の金属膜２０４を覆うように第２の層間絶縁膜２０５が形成されている。該第２の層間絶縁膜２０５には、これを貫通すると共に下端が第１の金属膜２０４と接続する第２のタングステン層２０６が形成されている。
【００２９】
また、図８(a) に示すように、第２の層間絶縁膜２０５の上には、下面が第２のタングステン層２０６の上端と電気的に接続された第２の金属膜２０７及びアルミニウム合金膜よりなる接続用金属配線２０８が形成されている。第２の層間絶縁膜２０５の上には、第２の金属膜２０７及び接続用金属配線２０８を覆うよう第３の層間絶縁膜２０９が形成されている。該第３の層間絶縁膜２０９には、これを貫通すると共に下端が接続用金属配線２０８と接続するタングステンプラグ２１０が形成されている。このように、第１〜第３の層間絶縁膜（２０２、２０５、２０９）には、第１のタングステン層２０３、第１の金属膜２０４、第２のタングステン層２０６及び第２の金属膜２０７からなるシールリング２１１が形成されている。
【００３０】
また、図８(a) に示すように、第３の層間絶縁膜２０９の上には、アルミニウム合金膜よりなる第３の金属配線２１２が形成されており、該第３の金属配線２１２の一部は冗長救済用ヒューズ２１３として形成されている。第３の金属配線２１２及び冗長救済用ヒューズ２１３は、タングステンプラグ２１０の上端と電気的に接続されている。また、第３の金属配線２１２及び冗長救済用ヒューズ２１３は、耐腐食性を有する材料よりなるプラグ（図示せず）を介した金属配線（図示せず）によって、ＭＯＳトランジスタ（図示せず）と電気的に接続されている。このようにして、冗長救済用ヒューズ２１３は、内部回路素子（図示せず）に接続されている。また、冗長救済用ヒューズ２１３と内部回路素子とは、層間絶縁膜中に形成された耐腐食性を有する材料よりなるプラグを介して電気的に接続されており、内部回路素子は半導体装置の動作に寄与している。第３の層間絶縁膜２０９の上には、第３の金属配線２１２及び冗長救済用ヒューズ２１３を覆うように表面保護膜２１４が形成されている。
【００３１】
また、図８(b) に示すように、第１〜第３の層間絶縁膜（２０２、２０５、２０９）には、第１のタングステン層２０３、第１の金属膜２０４、第２のタングステン層２０６及び第２の金属膜２０７からなるシールリング２１１が、接続用金属配線２０８及び冗長救済用ヒューズ２１３を取り囲むようにリング状に形成されている。尚、冗長救済用ヒューズ２１３の形成領域直下に位置する半導体基板２００における領域には、ＭＯＳトランジスタ等を含む内部回路素子は形成されていない。
【００３２】
第２の従来例に係る半導体装置において、冗長救済されるべき回路素子の冗長救済を行なうために、冗長救済用ヒューズ２１３にレーザービーム光を照射すると、表面保護膜２１４が破壊されると共に冗長救済用ヒューズ２１３が切断されるので、透水性の高い材料よりなる第３の層間絶縁膜２０９を露出させる損傷部２１５が形成される。この損傷部２１５から浸入した水分によって、冗長救済用ヒューズ２１３自体が腐食することはあっても、冗長救済用ヒューズ２１３と内部回路素子（図示せず）とは、金属配線（図示せず）の配線経路途中に耐腐食性を有する材料よりなるプラグ（図示せず）を介して電気的に接続されているので、プラグによって腐食の進行を阻止することができる。
【００３３】
また、損傷部２１５から浸入した水分が、第１〜第３の層間絶縁膜（２０２、２０５、２０９）中へ拡散されることはあっても、冗長救済用ヒューズ２１３の形成領域直下に位置する第１〜第３の層間絶縁膜（２０２、２０５、２０９）における領域は完全ではないがシールリング２１１に取り囲まれているので、シールリング２１１によって水分の拡散を阻止することができる。これらにより、冗長救済用ヒューズ２１３の切断部において冗長救済後に損傷部２１５から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子の金属配線まで進行することを防止することができると共に、冗長救済後に損傷部２１５から浸入した水分が透水性の高い材料よりなる第１〜第３の層間絶縁膜（２０２、２０５、２０９）を通して内部回路素子へ拡散されることによって、ＭＯＳトランジスタ等を含む内部回路素子の金属配線が腐食することを防止することができる。
【００３４】
以上のように、従来例１に係る半導体装置によると、前述した第１の問題を解決することができる。また、従来例２に係る半導体装置によると、前述した第１及び第２の問題を同時に解決することができる。
【特許文献１】特開２００２−１８４７７７号公報
【特許文献２】特開平７−１４２４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３５】
しかしながら、近年、冗長救済機能を備えたメモリ回路を有するロジック半導体装置は高集積化される方向にあり、搭載されるメモリ回路の記憶容量が大容量化するに従い、冗長救済用メモリ回路の大容量化が必要とされる。これに伴って、半導体装置における冗長救済用メモリセル及び冗長救済用ヒューズが占める面積が増大すると、これらを取り囲むようにして形成されるシールリングが半導体装置に占める面積も増大する。このため、半導体装置の面積が増大するという問題が生じる。
【００３６】
前記に鑑み、本発明の目的は、冗長救済機能を備えたメモリ回路を有するロジック半導体装置において、半導体装置の高集積化に伴って生じる半導体装置の面積を増大させることなく、冗長救済を行なった後も内部回路素子の金属配線における腐食の発生を防止することができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００３７】
前記の課題を解決するために、本発明に係る半導体装置は、半導体基板上に形成された冗長救済されるべき回路素子を含む内部回路素子と、半導体基板上に内部回路素子を覆うように形成された層間絶縁膜と、層間絶縁膜の上に形成された冗長救済されるべき回路素子の冗長救済に用いられるヒューズとを備え、層間絶縁膜とヒューズとの間には、耐透水性を有する絶縁膜が介在していることを特徴とする。
【００３８】
このように、本発明に係る半導体装置において、冗長救済用のヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用のヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に透水性の高い材料よりなる層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。
【００３９】
本発明に係る半導体装置において、耐透水性を有する絶縁膜は、シリコン窒化酸化膜又はシリコン窒化膜よりなることが好ましい。
【００４０】
このように、絶縁膜の材料としてこれらの材料を用いることにより、耐透水性を有する絶縁膜を形成することができる。
【００４１】
本発明に係る半導体装置において、内部回路素子は、平面的配置において、ヒューズが形成されている領域と重なる領域に形成されていることが好ましい。
【００４２】
このように、内部回路素子が、平面的配置において、冗長救済用のヒューズが形成されている領域と重なる領域、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に形成されているので、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができる。したがって、高集積可能な半導体装置を提供することができる。
【００４３】
本発明に係る半導体装置において、ヒューズと内部回路素子とは、層間絶縁膜中に形成された耐腐食性を有する高融点金属よりなる部材を介して、電気的に接続されていることが好ましい。
【００４４】
このようにすると、耐腐食性を有する高融点金属よりなる部材によって冗長救済用のヒューズの切断部から発生した腐食の進行を阻止することができるので、冗長救済を行なった後に冗長救済用のヒューズと内部回路素子とを接続している金属配線を通して、腐食が内部回路素子の金属配線へ進行することを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。
【００４５】
本発明に係る半導体装置において、内部回路素子は、アルミニウム合金が主成分である金属配線を含んでいることが好ましい。
【００４６】
また、本発明に係る半導体装置において、耐腐食性を有する高融点金属は、タングステン、チタン及びモリブデンのうちから選択された１種類以上の金属よりなることが好ましい。
【００４７】
これらの材料を用いることにより、耐腐食性を有する高融点金属よりなる部材を形成することができる。
【００４８】
また、本発明に係る半導体装置の製造方法は、半導体基板上に冗長救済されるべき回路素子を含む内部回路素子を形成する工程と、半導体基板上に内部回路素子を覆うように層間絶縁膜を形成する工程と、層間絶縁膜の上に耐透水性を有する絶縁膜を形成する工程と、耐透水性を有する絶縁膜の上に冗長救済されるべき回路素子の冗長救済に用いられるヒューズを形成する工程とを備えたことを特徴とする。
【００４９】
このように、本発明に係る半導体装置の製造方法によると、冗長救済用のヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用のヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に透水性の高い材料よりなる層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる
本発明に係る半導体装置の製造方法において、ヒューズを形成する工程は、平面的配置において、内部回路素子が形成された領域と重なるようにヒューズを形成する工程を含むことが好ましい。
【００５０】
このように、冗長救済用のヒューズが、平面的配置において、内部回路素子が形成された領域と重なるように形成される、例えば、内部回路素子が冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に形成されるので、半導体装置の高集積化に伴って生じる半導体装置の面積が増大することを抑制することができる。したがって、高集積可能な半導体装置を提供することができる。
【発明の効果】
【００５１】
本発明に係る半導体装置及びその製造方法によると、冗長救済用ヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用ヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用ヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、冗長救済機能を備えたメモリ回路を有するロジック半導体装置において、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００５２】
以下に、本発明の一実施形態について図面を参照しながら説明する。
【００５３】
以下に、本発明の一実施形態に係る半導体装置の構造について、図１を参照しながら説明する。
【００５４】
図１は、本発明の一実施形態に係る半導体装置の構造を示す断面図である。
【００５５】
図１に示すように、半導体基板１０におけるシリコン酸化膜よりなるトレンチ型の分離絶縁膜１１によって区画された素子形成領域には、半導体基板１０上に形成されたゲート絶縁膜１２a、多結晶シリコン膜よりなるゲート電極１２b、ゲート絶縁膜１２a及びゲート電極１２bの側面に形成されたサイドウォール１３、並びに半導体基板１０の表層部に形成されたソース／ドレイン拡散層１４からなるＭＯＳトランジスタが形成されている。
【００５６】
半導体基板１０の上には、ＭＯＳトランジスタを覆うようにシリコン酸化膜系の材料（例えばＢＰＳＧ膜）よりなる第１の層間絶縁膜１５が形成されている。該第１の層間絶縁膜１５には、第１の層間絶縁膜１５を貫通すると共に下端がソース／ドレイン拡散層１４と接続する耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６が形成されている。
【００５７】
また、図１に示すように、第１の層間絶縁膜１５の上には、下面が第１のプラグ１６の上端と電気的に接続され、アルミニウム合金が主成分である第１の金属配線１７が形成されている。第１の層間絶縁膜１５の上には、第１の金属配線１７を覆うようにシリコン酸化膜よりなる第２の層間絶縁膜１８が形成されている。該第２の層間絶縁膜１８には、第２の層間絶縁膜１８を貫通すると共に下端が第１の金属配線１７と接続する耐腐食性を有する高融点金属であるタングステンよりなる第２のプラグ１９が形成されている。
【００５８】
また、図１に示すように、第２の層間絶縁膜１８の上には、下面が第２のプラグ１９の上端と電気的に接続され、アルミニウム合金が主成分である第２の金属配線２０が形成されている。第２の層間絶縁膜１８の上には、第２の金属配線２０を覆うようにシリコン酸化膜よりなる第３の層間絶縁膜２１が形成されており、該第３の層間絶縁膜２１の上には、透水性の低い材料であるシリコン窒化酸化膜又はシリコン窒化膜よりなる絶縁膜２２が形成されている。第３の層間絶縁膜２１及び絶縁膜２２には、第３の層間絶縁膜２１及び絶縁膜２２を貫通すると共に下端が第２の金属配線２０と接続する耐腐食性を有する高融点金属であるタングステンよりなる第３のプラグ２３が形成されている。
【００５９】
また、図１に示すように、絶縁膜２２の上には、アルミニウム合金が主成分である第３の金属配線２４が形成されており、該第３の金属配線２４の一部は冗長救済用ヒューズ２５として形成されている。第３の金属配線２４及び冗長救済用ヒューズ２５は、第３のプラグ２３の上端と電気的に接続されている。また、第３の金属配線２４及び冗長救済用ヒューズ２５は、第１のプラグ１６、第２のプラグ１９、及び第３のプラグ２３を介した第１の金属配線１７及び第２の金属配線２０によって、ＭＯＳトランジスタと電気的に接続されている。このようにして、冗長救済用ヒューズ２５は、内部回路素子２６に接続されている。
【００６０】
また、冗長救済用ヒューズ２５と内部回路素子２６とは、第１〜第３の層間絶縁膜（１５、１８、２１）中に形成された耐腐食性を有する高融点金属であるタングステンよりなる第１〜第３のプラグ（１６、１９、２３）を介して電気的に接続されており、内部回路素子２６は半導体装置の動作に寄与している。絶縁膜２２の上には、第３の金属配線２４及び冗長救済用ヒューズ２５を覆うようにシリコン窒化膜又はシリコン窒化膜とシリコン酸化膜との積層膜よりなる表面保護膜２７が形成されており、表面保護膜２７を通して水分が外部から浸入することを阻止している。
【００６１】
本発明の一実施形態に係る半導体装置において、冗長救済されるべき回路素子２６の冗長救済を行なうために、冗長救済用ヒューズ２５にレーザービーム光を照射すると、表面保護膜２７が破壊されると共に冗長救済用ヒューズ２５が切断されるので、透水性の低い材料よりなる絶縁膜２２を露出させる損傷部２８が形成される。この損傷部２８から浸入した水分によって、冗長救済用ヒューズ２５自体が腐食することはあっても、冗長救済用ヒューズ２５と内部回路素子２６とは、第１の金属配線１７及び第２の金属配線２０の配線経路途中に耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６、第２のプラグ１９及び第３のプラグ２３を介して電気的に接続されているので、第１〜第３のプラグ（１６、１９、２３）によって腐食の進行を阻止することができる。これにより、冗長救済用ヒューズ２５の切断部において冗長救済後に損傷部２８から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子２６における第１の金属配線１７及び第２の金属配線２０まで進行することを防止することができる。
【００６２】
また、第３の層間絶縁膜２１は、透水性の低い材料であるシリコン窒化酸化膜又はシリコン窒化膜よりなる絶縁膜２２で覆われているので、損傷部２８において第３の層間絶縁膜２１が露出されることはない。このため、冗長救済後に損傷部２８から浸入した水分が透水性の高い材料よりなる第３の層間絶縁膜２１を通して内部回路素子の金属配線へ拡散されることがない。これにより、冗長救済後に損傷部２８から浸入した水分が第１〜第３の層間絶縁膜（１５、１８、２１）を通して内部回路素子２６へ拡散されることによって、ＭＯＳトランジスタ等を含む内部回路素子２６において第１の金属配線１７及び第２の金属配線２０が腐食することを防止することができる。
【００６３】
また、第３の金属配線２４は、透水性の低い材料であるシリコン窒化膜等よりなる表面保護膜２７で覆われているので、冗長救済後に損傷部２８から浸入した水分が表面保護膜２７を通して第３の金属配線２４へ拡散されることがない。このため、第３の金属配線２４が冗長救済後に損傷部２８から浸入した水分によって腐食することはない。
【００６４】
以上のように、本発明の一実施形態に係る半導体装置において、図１に示すように、第３の層間絶縁膜２１と冗長救済用ヒューズ２５との間に透水性の低い材料よりなる絶縁膜２２が介在している。これにより、冗長救済後に内部回路素子２６の第１の金属配線１７及び第２の金属配線２０において発生する腐食を防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。
【００６５】
また、本発明の一実施形態に係る半導体装置において、第２の従来例に係る半導体装置のように層間絶縁膜中にシールリングを設ける必要がなくなるので、シールリングで取り囲まれた領域外に位置する半導体基板における領域に内部回路素子を形成しなくてはならないと言う制限がなくなる。このため、図１に示すように、冗長救済用ヒューズ２５の形成領域直下に位置する半導体基板１０における領域に、半導体装置の動作に寄与する内部回路素子２６を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。尚、図１では、第１〜第３のプラグ層（１６、１９、２３）の材料として、耐腐食性を有する高融点金属であるタングステンを用いた場合について説明したが、他の耐腐食性を有する高融点金属であるチタン又はモリブテン等を材料としても良い。
【００６６】
次に、本発明の一実施形態に係る半導体装置の製造方法について、３層構造の多層配線構造を有する半導体装置を具体例にして、図２、図３及び図４を参照しながら説明する。
【００６７】
図２、図３及び図４は、冗長救済用機能を備えたメモリ回路を有する本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【００６８】
まず、図２に示すように、半導体基板１０上におけるシリコン酸化膜よりなるトレンチ型の分離絶縁膜１１によって区画された素子形成領域において、半導体基板１０の上に、ゲート絶縁膜１２aを形成する。続いて、通常のＣＶＤ法により、半導体基板１０及びゲート絶縁膜１２aの上に、例えば膜厚が１５０〜３００ｎｍである多結晶シリコン膜を堆積した後、多結晶シリコン膜に対して異方性エッチングを行なうことにより、ゲート絶縁膜１２aの上に、多結晶シリコン膜がパターニングされたゲート電極１２bを形成する。
【００６９】
次に、ＬＰ−ＣＶＤ法により、半導体基板１０及びゲート電極１２bの上に、例えば膜厚が１００〜２００ｎｍである酸化膜を全面に堆積した後、酸化膜に対して異方性エッチングを行なうことにより、ゲート絶縁膜１２a及びゲート電極１２bの側面にサイドウォール１３を形成する。続いて、ゲート電極１２b及びサイドウォール１３をマスクとして、半導体基板１０と反対導電型の不純物を１×１０15／ｃｍ2程度の注入ドーズ量にて半導体基板１０にイオン注入して、素子形成領域における半導体基板１０の表層部にソース／ドレイン拡散層１４を形成する。その後、通常のＣＶＤ法により、半導体基板１０の上に、例えば膜厚が１０００〜２０００ｎｍであるＢＰＳＧ膜を全面に堆積した後、ＣＭＰ法により、ＢＰＳＧ膜の平坦化を行なうことによって第１の層間絶縁膜１５を形成する。
【００７０】
次に、第１の層間絶縁膜１５に対して異方性エッチングを行なうことにより、ソース／ドレイン拡散層１４の上面に到達するコンタクトホールを形成した後、ＣＶＤ法により、第１の層間絶縁膜１５の上及び該コンタクトホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、コンタクトホールの内部を除く第１の層間絶縁膜１５の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６を形成する。次に、スパッタ法により、第１の層間絶縁膜１５及び第１のプラグ１６の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第１のプラグ１６の上端と接続する第１の金属配線１７を形成した後、プラズマＣＶＤ法により、第１の層間絶縁膜１５及び第１の金属配線１７の上に、例えば膜厚が１０００〜３０００ｎｍであるシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ法により、シリコン酸化膜の平坦化を行なうことによって第２の層間絶縁膜１８を形成する。
【００７１】
次に、第２の層間絶縁膜１８に対して異方性エッチングを行なうことにより、第１の金属配線１７の上面に到達する第１のヴィアホールを形成した後、ＣＶＤ法により、第２の層間絶縁膜１８の上及び該第１のヴィアホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、第１のヴィアホールの内部を除く第２の層間絶縁膜１８の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第２のプラグ１９を形成する。次に、スパッタ法により、第２の層間絶縁膜１８及び第２のプラグ１９の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第２のプラグ１９の上端と接続する第２の金属配線２０を形成した後、プラズマＣＶＤ法により、第２の層間絶縁膜１８及び第２の金属配線２０の上に、例えば膜厚が１０００〜３０００ｎｍであるシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ法により、シリコン酸化膜の平坦化を行なうことによって第３の層間絶縁膜２１を形成する。
【００７２】
次に、図３に示すように、プラズマＣＶＤ法により、第３の層間絶縁膜２１の上に、例えば膜厚が３００〜５００ｎｍであり、且つ透水性の低い材料であるシリコン窒化酸化膜よりなる絶縁膜２２を堆積する。この絶縁膜２２の材料として、同じく透水性の低い材料であるシリコン窒化膜を用いてもよいが、後の工程で第２のヴィアホールをエッチングするとき、シリコン酸化膜よりなる第３の層間絶縁膜２１と合わせて１回のエッチングで容易に開口するためには、絶縁膜２２の材料を選択する必要がある。そこで、シリコン窒化酸化膜及びシリコン窒化膜に対するエッチング速度について比較を行なうと、シリコン酸化膜よりなる第３の層間絶縁膜２１に対するエッチング速度の大きさに近いエッチング速度を有する膜はシリコン窒化膜ではなく、シリコン窒化酸化膜である。このため、絶縁膜２２の材料としてシリコン窒化膜を選択するよりも、シリコン窒化酸化膜を選択する方が有利である。
【００７３】
次に、図４に示すように、第３の層間絶縁膜２１及び絶縁膜２２に対して異方性エッチングを行なうことにより、第２の金属配線２０の上面に到達する第２のヴィアホールを形成した後、ＣＶＤ法により、絶縁膜２２の上及び該第２のヴィアホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、第２のヴィアホールの内部を除く絶縁膜２２の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第３のプラグ２３を形成する。
【００７４】
次に、スパッタ法により、絶縁膜２２及び第３のプラグ２３の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第３のプラグ２３の上端と接続する第３の金属配線２４を形成すると共に、該第３の金属配線２４の一部を冗長救済用ヒューズ２５として形成する。このようにして、第３の金属配線２４及び冗長救済用ヒューズ２５を、第１のプラグ１６、第２のプラグ１９、及び第３のプラグ２３を介した第１の金属配線１７及び第２の金属配線２０によって、ＭＯＳトランジスタと電気的に接続する。このようにして、冗長救済用ヒューズ２５は、内部回路素子２６に接続されている。
【００７５】
次に、通常のプラズマＣＶＤ法により、絶縁膜２２、第３の金属配線２４及び冗長救済用ヒューズ２５の上に、例えば膜厚が５００〜１５００ｎｍであり、且つ透水性の低い材料であるシリコン窒化膜又はシリコン窒化膜とシリコン酸化膜との積層膜よりなる表面保護膜２７を全面に堆積することによって、第３の金属配線２４と冗長救済用ヒューズ２５とを完全に被覆する。このようにして、図４に示すように、第３の層間絶縁膜２１と冗長救済用ヒューズ２５との間に透水性の低い材料よりなる絶縁膜２２が介在している構造を有する半導体装置を形成する。
【００７６】
以上のように、本発明の一実施形態に係る半導体装置の製造方法によると、ＬＳＩテスター等を用いた検査により欠陥メモリセルの有無をチェックして欠陥メモリセルが存在する場合、欠陥メモリセルと予備メモリセルとの切り換えによって冗長救済を行なうために冗長救済用ヒューズ２５の切断を行なうと、前述したように、第３の層間絶縁膜２１ではなく絶縁膜２２を露出させる損傷部２８が形成される。つまり、冗長救済を行なった後も、第３の層間絶縁膜２１は透水性の低い材料よりなる絶縁膜２２に覆われている。このため、透水性の低い材料よりなる絶縁膜２２によって損傷部２８から浸入した水分の拡散を阻止することができるので、冗長救済後に内部回路素子２６の第１の金属配線１７及び第２の金属配線２０において発生する腐食を防止することができる。したがって、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。
【００７７】
また、本発明の一実施形態に係る半導体装置の製造方法によると、第２の従来例に係る半導体装置のように層間絶縁膜中にシールリングを設ける必要がなくなるので、シールリングで取り囲まれた領域外に位置する半導体基板における領域に内部回路素子を形成しなくてはならないと言う制限がなくなる。このため、図４に示すように、冗長救済用ヒューズ２５の形成領域直下に位置する半導体基板１０における領域に、半導体装置の動作に寄与する内部回路素子２６を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。
【産業上の利用可能性】
【００７８】
本発明の半導体装置及びその製造方法は、冗長救済を行なった後に損傷部から浸入した水分が原因で引き起こされる内部回路素子の金属配線における腐食を防止すると共に、冗長救済用ヒューズの形成領域直下に位置する半導体基板における領域に内部回路素子を形成することができるので、冗長救済機能を備えた半導体記憶装置を有する半導体装置及びその製造方法に有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施形態に係る半導体装置の構造を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図５】本発明の課題を説明するためのメモリセルアレイブロックを示す概略図である。
【図６】本発明の課題を説明するためのアドレスプログラム回路を示す概略図である。
【図７】従来の半導体装置の構造を示す断面図である。
【図８】(a) は、従来の半導体装置の構造を示す断面図であり、(b) は、従来の半導体装置の構造を示す平面図である。
【符号の説明】
【００８０】
１０ 半導体基板
１１ 分離絶縁膜
１２a ゲート絶縁膜
１２b ゲート電極
１３ サイドウォール
１４ ソース／ドレイン拡散層
１５ 第１の層間絶縁膜
１６ 第１のプラグ
１７ 第１の金属配線
１８ 第２の層間絶縁膜
１９ 第２のプラグ
２０ 第２の金属配線
２１ 第３の層間絶縁膜
２２ 絶縁膜
２３ 第３のプラグ
２４ 第３の金属配線
２５ 冗長救済用ヒューズ
２６ 内部回路素子
２７ 表面保護膜
２８ 損傷部
５０ メモリセルアレイ
５１ 予備メモリセル
５２ 行デコーダ
５３ 列デコーダ
５４ 欠陥メモリセル
Ａ(0)〜Ａ(n) アドレス信号入力端子
Ｔｒ(0)〜Ｔｒ(n) ＭＯＳトランジスタ
Ｆ(0)〜Ｆ(n) 冗長救済用ヒューズ
１００、２００ 半導体基板
１０１、２０１ 分離絶縁膜
１０２ ゲート電極
１０３ サイドウォール
１０４ ソース／ドレイン拡散層
１０５、２０２ 第１の層間絶縁膜
１０６ 第１のタングステンプラグ
２０３ 第１のタングステン層
１０７ 第１の金属配線
２０４ 第１の金属膜
１０８、２０５ 第２の層間絶縁膜
１０９ 第２のタングステンプラグ
２０６ 第２のタングステン層
１１０ 第２の金属配線
２０７ 第２の金属膜
２０８ 接続用金属配線
１１１、２０９ 第３の層間絶縁膜
１１２ 第３のタングステンプラグ
２１０ タングステンプラグ
２１１ シールリング
１１３、２１２ 第３の金属配線
１１４、２１３ 冗長救済用ヒューズ
１１５ 内部回路素子
１１６、２１４ 表面保護膜
１１７、２１５ 損傷部
【技術分野】
【０００１】
本発明は、冗長救済機能を備えた半導体記憶装置を有するロジック半導体装置に関し、特に、外部からの水分の浸入を防止することができる構造を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
半導体記憶装置（以下、メモリ回路と記す）を備えた半導体集積回路装置（以下、半導体装置と記す）において、メモリ回路の記憶容量が大容量化するに従い、製造歩留まりを一定基準以上保つことが難しくなってきている。この製造歩留りが低下する主な原因として、製造工程中に生じたメモリセルパターンの欠陥又は電流リーク等が挙げられる。
【０００３】
ところで、製造歩留まりの低下を改善するための技術として、冗長救済技術がある。
【０００４】
以下に、一般的な冗長救済技術について、図５及び図６を参照しながら説明する。
【０００５】
図５は、メモリセルアレイ全体を構成するメモリセルアレイブロックを示す概略図である。
【０００６】
図５に示すように、メモリセルアレイブロックには、通常使用されるメモリセルアレイ５０の外周部に、斜線で示される予備メモリセル５１が配置されている。メモリセル及び予備メモリセル５１の各々には、行デコーダ５２及び列デコーダ５３が接続されている。ここで、冗長救済用回路の単位は、メモリセルの１行又は１列のラインであり、例えば、欠陥メモリセル５４と予備メモリセル５１とを切り換えるために、数本の予備ラインを用意しておく必要がある。
【０００７】
欠陥メモリセル５４の修復を行なう場合を例にして説明すると、行デコーダ５２と列デコーダ５３とによって予備メモリセル５１を選択する。次に、選択された予備メモリセル５１と欠陥メモリセル５４とを切り換えることにより、回路的に欠陥メモリセルの修復を行なう。
【０００８】
図６は、半導体装置のメモリセルアレイ周辺部に組み込まれた冗長救済用のアドレスプログラム回路を示す概略図である。
【０００９】
図６に示すように、アドレスプログラム回路には、行又は列を選択するアドレス信号入力端子Ａ(o)〜Ａ(n)が配置されている。また、各メモリセルとアドレスプログラム回路の各ＭＯＳトランジスタＴｒ(0)〜Ｔｒ(n)とは、金属配線の配線経路途中に切断可能な冗長救済用ヒューズF(0)〜F(n)を介して接続されている。
【００１０】
例えば、欠陥メモリセルが冗長救済用ヒューズF(n-2)に接続されている場合、行デコーダ及び列デコーダから、アドレス信号入力端子Ａ(o)〜Ａ(n)のうち、アドレス信号入力端子Ａ(n-2)に対してアドレス信号が入力されたとき、アドレスプログラム回路の出力はＬｏｗとなる。次に、欠陥メモリセルが存在しているアドレスの冗長救済用ヒューズF(n-2)に対して、レーザービーム光を照射することにより冗長救済用ヒューズF(n-2)を切断すると、アドレス信号入力端子Ａ(o)〜Ａ(n)のうち、アドレス信号入力端子Ａ(n-2)に対してアドレス信号が入力されたとき、アドレスプログラム回路の出力がＨｉｇｈとなる。これにより、欠陥メモリセルのアドレスを登録することができるため、欠陥メモリセルと予備メモリセルとを切り換えることができるので、回路的に欠陥メモリセルを修復することが可能となる。
【００１１】
以上のような冗長救済を行なうための冗長救済用ヒューズ、及び冗長救済用ヒューズに接続される通常アルミニウム合金膜よりなる金属配線は、半導体装置の最上層に形成される。具体的には、冗長救済用ヒューズは層間絶縁膜上に形成されており、層間絶縁膜の上には冗長救済用ヒューズを覆うように表面保護膜が形成されている。
【００１２】
また、冗長救済用ヒューズの切断は、拡散工程以降に行なわれる半導体集積回路の機能検査工程又はその検査工程後に行なわれる。具体的には、切断したい冗長救済用ヒューズに対してレーザービーム光等を照射することによって行なわれる。ここで、層間絶縁膜上に形成された冗長救済用ヒューズは表面保護膜に覆われているため、前述したように、冗長救済用ヒューズを切断する際に、層間絶縁膜及び表面保護膜がレーザービーム光によって損傷を受けるので、透水性の高い材料よりなる層間絶縁膜を露出させる損傷部が形成される。これにより、従来の半導体装置では、以下に示すような問題が生じていた。
【００１３】
まず第１に、冗長救済用ヒューズの切断部が損傷部から浸入した水分により腐食することによって問題が生じる。具体的には、冗長救済後に損傷部から浸入した水分によって、表面保護膜で覆われていない冗長救済用ヒューズの切断部において冗長救済用ヒューズの腐食が発生する。これにより、冗長救済用ヒューズと内部回路素子とを接続している金属配線を通して、冗長救済用ヒューズの腐食が内部回路素子の金属配線へ進行するので、回路動作不良が生じる可能性がある。
【００１４】
第２に、水分が損傷部から層間絶縁膜中を通して拡散されることによって問題が生じる。具体的には、冗長救済後に損傷部から浸入した水分が、透水性の高い材料よりなる層間絶縁膜中へ拡散される。これにより、層間絶縁膜を通して拡散された水分が内部回路素子の金属配線と接触することによって、内部回路素子の金属配線において腐食が発生するので、回路動作不良が生じる可能性がある。
【００１５】
以上に示した第１及び第２の問題を解決するため、以下に示す第１及び第２の従来例に係る半導体装置が提案されている。
【００１６】
まず最初に、第１の従来例に係る半導体装置について、図７を用いて具体的に説明する（例えば特許文献１参照）。
【００１７】
図７は、冗長救済用ヒューズの切断部から発生した腐食が内部回路素子の金属配線へ進行することを防止する構造を有した第１の従来例に係る半導体装置の構造を示す断面図である。
【００１８】
図７に示すように、半導体基板１００におけるトレンチ型の分離絶縁膜１０１によって区画された素子形成領域には、半導体基板１００上に形成されたゲート絶縁膜、ゲート電極１０２、ゲート絶縁膜及びゲート電極１０２の側面に形成されたサイドウォール１０３、並びに半導体基板１００の表層部に形成されたソース／ドレイン拡散層１０４からなるＭＯＳトランジスタが形成されている。
【００１９】
半導体基板１００の上には、ＭＯＳトランジスタを覆うようにＣＶＤ法により第１の層間絶縁膜１０５が形成されている。該第１の層間絶縁膜１０５には、これを貫通すると共に下端がソース／ドレイン拡散層１０４と接続する第１のタングステンプラグ１０６が形成されている。
【００２０】
また、図７に示すように、第１の層間絶縁膜１０５の上には、下面が第１のタングステンプラグ１０６の上端と電気的に接続され、アルミニウム合金膜よりなる第１の金属配線１０７が形成されている。第１の層間絶縁膜１０５の上には、第１の金属配線１０７を覆うようにＣＶＤ法により第２の層間絶縁膜１０８が形成されている。該第２の層間絶縁膜１０８には、これを貫通すると共に下端が第１の金属配線１０７と接続する第２のタングステンプラグ１０９が形成されている。
【００２１】
また、図７に示すように、第２の層間絶縁膜１０８の上には、下面が第２のタングステンプラグ１０９の上端と電気的に接続され、アルミニウム合金膜よりなる第２の金属配線１１０が形成されている。第２の層間絶縁膜１０８の上には、第２の金属配線１１０を覆うようにＣＶＤ法により第３の層間絶縁膜１１１が形成されている。該第３の層間絶縁膜１１１には、これを貫通すると共に下端が第２の金属配線１１０と接続する第３のタングステンプラグ１１２が形成されている。
【００２２】
また、図７に示すように、第３の層間絶縁膜１１１の上には、アルミニウム合金膜よりなる第３の金属配線１１３が形成されており、該第３の金属配線１１３の一部は冗長救済用ヒューズ１１４として形成されている。第３の金属配線１１３及び冗長救済用ヒューズ１１４は、第３のタングステンプラグ１１２の上端と電気的に接続されている。また、第３の金属配線１１３及び冗長救済用ヒューズ１１４は、第１のタングステンプラグ１０６、第２のタングステンプラグ１０９、及び第３のタングステンプラグ１１２を介した第１の金属配線１０７及び第２の金属配線１１０によって、ＭＯＳトランジスタと電気的に接続されている。このようにして、冗長救済用ヒューズ１１４は、内部回路素子１１５に接続されている。
【００２３】
また、冗長救済用ヒューズ１１４と内部回路素子１１５とは、第１〜第３の層間絶縁膜（１０５、１０８、１１１）中に形成された耐腐食性を有する高融点金属であるタングステンよりなる第１〜第３のタングステンプラグ（１０６、１０９、１１２）を介して電気的に接続されており、内部回路素子１１５は半導体装置の動作に寄与している。第３の層間絶縁膜１１１の上には、第３の金属配線及１１３及び冗長救済用ヒューズ１１４を覆うようにシリコン窒化膜よりなる表面保護膜１１６が形成されている。尚、冗長救済用ヒューズ１１４の形成領域直下に位置する半導体基板１００における領域には、ＭＯＳトランジスタ等を含む内部回路素子１１５は形成されていない。
【００２４】
第１の従来例に係る半導体装置において、冗長救済されるべき回路素子１１５の冗長救済を行なうために、冗長救済用ヒューズ１１４にレーザービーム光を照射すると、表面保護膜１１６が破壊されると共に冗長救済用ヒューズ１１４が切断されるので、透水性の高い材料よりなる第３の層間絶縁膜１１１を露出させる損傷部１１７が形成される。この損傷部１１７から浸入した水分によって、冗長救済用ヒューズ１１４自体が腐食することはあっても、冗長救済用ヒューズ１１４と内部回路素子１１５とは、第１の金属配線１０７及び第２の金属配線１１０の配線経路途中に耐腐食性を有する高融点金属であるタングステンよりなる第１のタングステンプラグ１０６、第２のタングステンプラグ１０９及び第３のタングステンプラグ１１２を介して電気的に接続されているので、第１〜第３のタングステンプラグ（１０６、１０９、１１２）によって腐食の進行を阻止することができる。これにより、冗長救済用ヒューズ１１４の切断部において冗長救済後に損傷部１１７から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子１１５における第１の金属配線１０７及び第２の金属配線１１０まで進行することを防止することができる。
【００２５】
次に、第２の従来例に係る半導体装置について、図８(a) 及び(b) を用いて具体的に説明する（例えば特許文献２参照）。
【００２６】
図８(a) 及び(b) は、冗長救済用ヒューズの切断部から発生した腐食が内部回路素子の金属配線へ進行することを防止すると共に、損傷部から層間絶縁膜を通して拡散された水分により内部回路素子の金属配線において腐食が発生することを防止する構造を有した第２の従来例に係る半導体装置の構造を示す図である。ここで、図８(a) は半導体装置の構造を示す断面図であって、具体的には、図８(b) で示すVIIIa-VIIIa線における断面図であり、図８(b) は半導体装置の構造を示す平面図である。
【００２７】
図８(a) に示すように、半導体基板２００におけるトレンチ型の分離絶縁膜２０１によって区画された素子形成領域には、図示していないＭＯＳトランジスタが形成されている。また、半導体基板２００の上には、図示していないＭＯＳトランジスタを覆うようにＣＶＤ法により形成された第１の層間絶縁膜２０２が形成されている。該第１の層間絶縁膜２０２には、これを貫通すると共に下端が半導体基板２００における素子形成領域と接続する第１のタングステン層２０３が形成されている。
【００２８】
また、図８(a) に示すように、第１の層間絶縁膜２０２の上には、下面が第１のタングステン層２０３の上端と電気的に接続された第１の金属膜２０４が形成されている。第１の層間絶縁膜２０２の上には、第１の金属膜２０４を覆うように第２の層間絶縁膜２０５が形成されている。該第２の層間絶縁膜２０５には、これを貫通すると共に下端が第１の金属膜２０４と接続する第２のタングステン層２０６が形成されている。
【００２９】
また、図８(a) に示すように、第２の層間絶縁膜２０５の上には、下面が第２のタングステン層２０６の上端と電気的に接続された第２の金属膜２０７及びアルミニウム合金膜よりなる接続用金属配線２０８が形成されている。第２の層間絶縁膜２０５の上には、第２の金属膜２０７及び接続用金属配線２０８を覆うよう第３の層間絶縁膜２０９が形成されている。該第３の層間絶縁膜２０９には、これを貫通すると共に下端が接続用金属配線２０８と接続するタングステンプラグ２１０が形成されている。このように、第１〜第３の層間絶縁膜（２０２、２０５、２０９）には、第１のタングステン層２０３、第１の金属膜２０４、第２のタングステン層２０６及び第２の金属膜２０７からなるシールリング２１１が形成されている。
【００３０】
また、図８(a) に示すように、第３の層間絶縁膜２０９の上には、アルミニウム合金膜よりなる第３の金属配線２１２が形成されており、該第３の金属配線２１２の一部は冗長救済用ヒューズ２１３として形成されている。第３の金属配線２１２及び冗長救済用ヒューズ２１３は、タングステンプラグ２１０の上端と電気的に接続されている。また、第３の金属配線２１２及び冗長救済用ヒューズ２１３は、耐腐食性を有する材料よりなるプラグ（図示せず）を介した金属配線（図示せず）によって、ＭＯＳトランジスタ（図示せず）と電気的に接続されている。このようにして、冗長救済用ヒューズ２１３は、内部回路素子（図示せず）に接続されている。また、冗長救済用ヒューズ２１３と内部回路素子とは、層間絶縁膜中に形成された耐腐食性を有する材料よりなるプラグを介して電気的に接続されており、内部回路素子は半導体装置の動作に寄与している。第３の層間絶縁膜２０９の上には、第３の金属配線２１２及び冗長救済用ヒューズ２１３を覆うように表面保護膜２１４が形成されている。
【００３１】
また、図８(b) に示すように、第１〜第３の層間絶縁膜（２０２、２０５、２０９）には、第１のタングステン層２０３、第１の金属膜２０４、第２のタングステン層２０６及び第２の金属膜２０７からなるシールリング２１１が、接続用金属配線２０８及び冗長救済用ヒューズ２１３を取り囲むようにリング状に形成されている。尚、冗長救済用ヒューズ２１３の形成領域直下に位置する半導体基板２００における領域には、ＭＯＳトランジスタ等を含む内部回路素子は形成されていない。
【００３２】
第２の従来例に係る半導体装置において、冗長救済されるべき回路素子の冗長救済を行なうために、冗長救済用ヒューズ２１３にレーザービーム光を照射すると、表面保護膜２１４が破壊されると共に冗長救済用ヒューズ２１３が切断されるので、透水性の高い材料よりなる第３の層間絶縁膜２０９を露出させる損傷部２１５が形成される。この損傷部２１５から浸入した水分によって、冗長救済用ヒューズ２１３自体が腐食することはあっても、冗長救済用ヒューズ２１３と内部回路素子（図示せず）とは、金属配線（図示せず）の配線経路途中に耐腐食性を有する材料よりなるプラグ（図示せず）を介して電気的に接続されているので、プラグによって腐食の進行を阻止することができる。
【００３３】
また、損傷部２１５から浸入した水分が、第１〜第３の層間絶縁膜（２０２、２０５、２０９）中へ拡散されることはあっても、冗長救済用ヒューズ２１３の形成領域直下に位置する第１〜第３の層間絶縁膜（２０２、２０５、２０９）における領域は完全ではないがシールリング２１１に取り囲まれているので、シールリング２１１によって水分の拡散を阻止することができる。これらにより、冗長救済用ヒューズ２１３の切断部において冗長救済後に損傷部２１５から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子の金属配線まで進行することを防止することができると共に、冗長救済後に損傷部２１５から浸入した水分が透水性の高い材料よりなる第１〜第３の層間絶縁膜（２０２、２０５、２０９）を通して内部回路素子へ拡散されることによって、ＭＯＳトランジスタ等を含む内部回路素子の金属配線が腐食することを防止することができる。
【００３４】
以上のように、従来例１に係る半導体装置によると、前述した第１の問題を解決することができる。また、従来例２に係る半導体装置によると、前述した第１及び第２の問題を同時に解決することができる。
【特許文献１】特開２００２−１８４７７７号公報
【特許文献２】特開平７−１４２４８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３５】
しかしながら、近年、冗長救済機能を備えたメモリ回路を有するロジック半導体装置は高集積化される方向にあり、搭載されるメモリ回路の記憶容量が大容量化するに従い、冗長救済用メモリ回路の大容量化が必要とされる。これに伴って、半導体装置における冗長救済用メモリセル及び冗長救済用ヒューズが占める面積が増大すると、これらを取り囲むようにして形成されるシールリングが半導体装置に占める面積も増大する。このため、半導体装置の面積が増大するという問題が生じる。
【００３６】
前記に鑑み、本発明の目的は、冗長救済機能を備えたメモリ回路を有するロジック半導体装置において、半導体装置の高集積化に伴って生じる半導体装置の面積を増大させることなく、冗長救済を行なった後も内部回路素子の金属配線における腐食の発生を防止することができる半導体装置及びその製造方法を提供することである。
【課題を解決するための手段】
【００３７】
前記の課題を解決するために、本発明に係る半導体装置は、半導体基板上に形成された冗長救済されるべき回路素子を含む内部回路素子と、半導体基板上に内部回路素子を覆うように形成された層間絶縁膜と、層間絶縁膜の上に形成された冗長救済されるべき回路素子の冗長救済に用いられるヒューズとを備え、層間絶縁膜とヒューズとの間には、耐透水性を有する絶縁膜が介在していることを特徴とする。
【００３８】
このように、本発明に係る半導体装置において、冗長救済用のヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用のヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に透水性の高い材料よりなる層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。
【００３９】
本発明に係る半導体装置において、耐透水性を有する絶縁膜は、シリコン窒化酸化膜又はシリコン窒化膜よりなることが好ましい。
【００４０】
このように、絶縁膜の材料としてこれらの材料を用いることにより、耐透水性を有する絶縁膜を形成することができる。
【００４１】
本発明に係る半導体装置において、内部回路素子は、平面的配置において、ヒューズが形成されている領域と重なる領域に形成されていることが好ましい。
【００４２】
このように、内部回路素子が、平面的配置において、冗長救済用のヒューズが形成されている領域と重なる領域、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に形成されているので、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができる。したがって、高集積可能な半導体装置を提供することができる。
【００４３】
本発明に係る半導体装置において、ヒューズと内部回路素子とは、層間絶縁膜中に形成された耐腐食性を有する高融点金属よりなる部材を介して、電気的に接続されていることが好ましい。
【００４４】
このようにすると、耐腐食性を有する高融点金属よりなる部材によって冗長救済用のヒューズの切断部から発生した腐食の進行を阻止することができるので、冗長救済を行なった後に冗長救済用のヒューズと内部回路素子とを接続している金属配線を通して、腐食が内部回路素子の金属配線へ進行することを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。
【００４５】
本発明に係る半導体装置において、内部回路素子は、アルミニウム合金が主成分である金属配線を含んでいることが好ましい。
【００４６】
また、本発明に係る半導体装置において、耐腐食性を有する高融点金属は、タングステン、チタン及びモリブデンのうちから選択された１種類以上の金属よりなることが好ましい。
【００４７】
これらの材料を用いることにより、耐腐食性を有する高融点金属よりなる部材を形成することができる。
【００４８】
また、本発明に係る半導体装置の製造方法は、半導体基板上に冗長救済されるべき回路素子を含む内部回路素子を形成する工程と、半導体基板上に内部回路素子を覆うように層間絶縁膜を形成する工程と、層間絶縁膜の上に耐透水性を有する絶縁膜を形成する工程と、耐透水性を有する絶縁膜の上に冗長救済されるべき回路素子の冗長救済に用いられるヒューズを形成する工程とを備えたことを特徴とする。
【００４９】
このように、本発明に係る半導体装置の製造方法によると、冗長救済用のヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用のヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に透水性の高い材料よりなる層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる
本発明に係る半導体装置の製造方法において、ヒューズを形成する工程は、平面的配置において、内部回路素子が形成された領域と重なるようにヒューズを形成する工程を含むことが好ましい。
【００５０】
このように、冗長救済用のヒューズが、平面的配置において、内部回路素子が形成された領域と重なるように形成される、例えば、内部回路素子が冗長救済用のヒューズの形成領域直下に位置する半導体基板における領域に形成されるので、半導体装置の高集積化に伴って生じる半導体装置の面積が増大することを抑制することができる。したがって、高集積可能な半導体装置を提供することができる。
【発明の効果】
【００５１】
本発明に係る半導体装置及びその製造方法によると、冗長救済用ヒューズと層間絶縁膜との間に耐透水性を有する絶縁膜が介在している。これにより、冗長救済されるべき回路素子の冗長救済を行なうために冗長救済用ヒューズの切断が行なわれると、層間絶縁膜ではなく耐透水性を有する絶縁膜を露出させる損傷部が形成される。このため、耐透水性を有する絶縁膜によって損傷部から浸入した水分の拡散を阻止することができるので、冗長救済を行なった後に層間絶縁膜を通して、水分が内部回路素子の金属配線へ拡散されることを防止することができる。したがって、冗長救済後に内部回路素子の金属配線において腐食が発生することを防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。また、例えば、冗長救済用ヒューズの形成領域直下に位置する半導体基板における領域に、半導体装置の動作に寄与する内部回路素子を形成することが可能となる。したがって、冗長救済機能を備えたメモリ回路を有するロジック半導体装置において、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００５２】
以下に、本発明の一実施形態について図面を参照しながら説明する。
【００５３】
以下に、本発明の一実施形態に係る半導体装置の構造について、図１を参照しながら説明する。
【００５４】
図１は、本発明の一実施形態に係る半導体装置の構造を示す断面図である。
【００５５】
図１に示すように、半導体基板１０におけるシリコン酸化膜よりなるトレンチ型の分離絶縁膜１１によって区画された素子形成領域には、半導体基板１０上に形成されたゲート絶縁膜１２a、多結晶シリコン膜よりなるゲート電極１２b、ゲート絶縁膜１２a及びゲート電極１２bの側面に形成されたサイドウォール１３、並びに半導体基板１０の表層部に形成されたソース／ドレイン拡散層１４からなるＭＯＳトランジスタが形成されている。
【００５６】
半導体基板１０の上には、ＭＯＳトランジスタを覆うようにシリコン酸化膜系の材料（例えばＢＰＳＧ膜）よりなる第１の層間絶縁膜１５が形成されている。該第１の層間絶縁膜１５には、第１の層間絶縁膜１５を貫通すると共に下端がソース／ドレイン拡散層１４と接続する耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６が形成されている。
【００５７】
また、図１に示すように、第１の層間絶縁膜１５の上には、下面が第１のプラグ１６の上端と電気的に接続され、アルミニウム合金が主成分である第１の金属配線１７が形成されている。第１の層間絶縁膜１５の上には、第１の金属配線１７を覆うようにシリコン酸化膜よりなる第２の層間絶縁膜１８が形成されている。該第２の層間絶縁膜１８には、第２の層間絶縁膜１８を貫通すると共に下端が第１の金属配線１７と接続する耐腐食性を有する高融点金属であるタングステンよりなる第２のプラグ１９が形成されている。
【００５８】
また、図１に示すように、第２の層間絶縁膜１８の上には、下面が第２のプラグ１９の上端と電気的に接続され、アルミニウム合金が主成分である第２の金属配線２０が形成されている。第２の層間絶縁膜１８の上には、第２の金属配線２０を覆うようにシリコン酸化膜よりなる第３の層間絶縁膜２１が形成されており、該第３の層間絶縁膜２１の上には、透水性の低い材料であるシリコン窒化酸化膜又はシリコン窒化膜よりなる絶縁膜２２が形成されている。第３の層間絶縁膜２１及び絶縁膜２２には、第３の層間絶縁膜２１及び絶縁膜２２を貫通すると共に下端が第２の金属配線２０と接続する耐腐食性を有する高融点金属であるタングステンよりなる第３のプラグ２３が形成されている。
【００５９】
また、図１に示すように、絶縁膜２２の上には、アルミニウム合金が主成分である第３の金属配線２４が形成されており、該第３の金属配線２４の一部は冗長救済用ヒューズ２５として形成されている。第３の金属配線２４及び冗長救済用ヒューズ２５は、第３のプラグ２３の上端と電気的に接続されている。また、第３の金属配線２４及び冗長救済用ヒューズ２５は、第１のプラグ１６、第２のプラグ１９、及び第３のプラグ２３を介した第１の金属配線１７及び第２の金属配線２０によって、ＭＯＳトランジスタと電気的に接続されている。このようにして、冗長救済用ヒューズ２５は、内部回路素子２６に接続されている。
【００６０】
また、冗長救済用ヒューズ２５と内部回路素子２６とは、第１〜第３の層間絶縁膜（１５、１８、２１）中に形成された耐腐食性を有する高融点金属であるタングステンよりなる第１〜第３のプラグ（１６、１９、２３）を介して電気的に接続されており、内部回路素子２６は半導体装置の動作に寄与している。絶縁膜２２の上には、第３の金属配線２４及び冗長救済用ヒューズ２５を覆うようにシリコン窒化膜又はシリコン窒化膜とシリコン酸化膜との積層膜よりなる表面保護膜２７が形成されており、表面保護膜２７を通して水分が外部から浸入することを阻止している。
【００６１】
本発明の一実施形態に係る半導体装置において、冗長救済されるべき回路素子２６の冗長救済を行なうために、冗長救済用ヒューズ２５にレーザービーム光を照射すると、表面保護膜２７が破壊されると共に冗長救済用ヒューズ２５が切断されるので、透水性の低い材料よりなる絶縁膜２２を露出させる損傷部２８が形成される。この損傷部２８から浸入した水分によって、冗長救済用ヒューズ２５自体が腐食することはあっても、冗長救済用ヒューズ２５と内部回路素子２６とは、第１の金属配線１７及び第２の金属配線２０の配線経路途中に耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６、第２のプラグ１９及び第３のプラグ２３を介して電気的に接続されているので、第１〜第３のプラグ（１６、１９、２３）によって腐食の進行を阻止することができる。これにより、冗長救済用ヒューズ２５の切断部において冗長救済後に損傷部２８から浸入した水分によって発生した腐食が、ＭＯＳトランジスタ等を含む内部回路素子２６における第１の金属配線１７及び第２の金属配線２０まで進行することを防止することができる。
【００６２】
また、第３の層間絶縁膜２１は、透水性の低い材料であるシリコン窒化酸化膜又はシリコン窒化膜よりなる絶縁膜２２で覆われているので、損傷部２８において第３の層間絶縁膜２１が露出されることはない。このため、冗長救済後に損傷部２８から浸入した水分が透水性の高い材料よりなる第３の層間絶縁膜２１を通して内部回路素子の金属配線へ拡散されることがない。これにより、冗長救済後に損傷部２８から浸入した水分が第１〜第３の層間絶縁膜（１５、１８、２１）を通して内部回路素子２６へ拡散されることによって、ＭＯＳトランジスタ等を含む内部回路素子２６において第１の金属配線１７及び第２の金属配線２０が腐食することを防止することができる。
【００６３】
また、第３の金属配線２４は、透水性の低い材料であるシリコン窒化膜等よりなる表面保護膜２７で覆われているので、冗長救済後に損傷部２８から浸入した水分が表面保護膜２７を通して第３の金属配線２４へ拡散されることがない。このため、第３の金属配線２４が冗長救済後に損傷部２８から浸入した水分によって腐食することはない。
【００６４】
以上のように、本発明の一実施形態に係る半導体装置において、図１に示すように、第３の層間絶縁膜２１と冗長救済用ヒューズ２５との間に透水性の低い材料よりなる絶縁膜２２が介在している。これにより、冗長救済後に内部回路素子２６の第１の金属配線１７及び第２の金属配線２０において発生する腐食を防止することができるので、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。
【００６５】
また、本発明の一実施形態に係る半導体装置において、第２の従来例に係る半導体装置のように層間絶縁膜中にシールリングを設ける必要がなくなるので、シールリングで取り囲まれた領域外に位置する半導体基板における領域に内部回路素子を形成しなくてはならないと言う制限がなくなる。このため、図１に示すように、冗長救済用ヒューズ２５の形成領域直下に位置する半導体基板１０における領域に、半導体装置の動作に寄与する内部回路素子２６を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。尚、図１では、第１〜第３のプラグ層（１６、１９、２３）の材料として、耐腐食性を有する高融点金属であるタングステンを用いた場合について説明したが、他の耐腐食性を有する高融点金属であるチタン又はモリブテン等を材料としても良い。
【００６６】
次に、本発明の一実施形態に係る半導体装置の製造方法について、３層構造の多層配線構造を有する半導体装置を具体例にして、図２、図３及び図４を参照しながら説明する。
【００６７】
図２、図３及び図４は、冗長救済用機能を備えたメモリ回路を有する本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【００６８】
まず、図２に示すように、半導体基板１０上におけるシリコン酸化膜よりなるトレンチ型の分離絶縁膜１１によって区画された素子形成領域において、半導体基板１０の上に、ゲート絶縁膜１２aを形成する。続いて、通常のＣＶＤ法により、半導体基板１０及びゲート絶縁膜１２aの上に、例えば膜厚が１５０〜３００ｎｍである多結晶シリコン膜を堆積した後、多結晶シリコン膜に対して異方性エッチングを行なうことにより、ゲート絶縁膜１２aの上に、多結晶シリコン膜がパターニングされたゲート電極１２bを形成する。
【００６９】
次に、ＬＰ−ＣＶＤ法により、半導体基板１０及びゲート電極１２bの上に、例えば膜厚が１００〜２００ｎｍである酸化膜を全面に堆積した後、酸化膜に対して異方性エッチングを行なうことにより、ゲート絶縁膜１２a及びゲート電極１２bの側面にサイドウォール１３を形成する。続いて、ゲート電極１２b及びサイドウォール１３をマスクとして、半導体基板１０と反対導電型の不純物を１×１０15／ｃｍ2程度の注入ドーズ量にて半導体基板１０にイオン注入して、素子形成領域における半導体基板１０の表層部にソース／ドレイン拡散層１４を形成する。その後、通常のＣＶＤ法により、半導体基板１０の上に、例えば膜厚が１０００〜２０００ｎｍであるＢＰＳＧ膜を全面に堆積した後、ＣＭＰ法により、ＢＰＳＧ膜の平坦化を行なうことによって第１の層間絶縁膜１５を形成する。
【００７０】
次に、第１の層間絶縁膜１５に対して異方性エッチングを行なうことにより、ソース／ドレイン拡散層１４の上面に到達するコンタクトホールを形成した後、ＣＶＤ法により、第１の層間絶縁膜１５の上及び該コンタクトホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、コンタクトホールの内部を除く第１の層間絶縁膜１５の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第１のプラグ１６を形成する。次に、スパッタ法により、第１の層間絶縁膜１５及び第１のプラグ１６の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第１のプラグ１６の上端と接続する第１の金属配線１７を形成した後、プラズマＣＶＤ法により、第１の層間絶縁膜１５及び第１の金属配線１７の上に、例えば膜厚が１０００〜３０００ｎｍであるシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ法により、シリコン酸化膜の平坦化を行なうことによって第２の層間絶縁膜１８を形成する。
【００７１】
次に、第２の層間絶縁膜１８に対して異方性エッチングを行なうことにより、第１の金属配線１７の上面に到達する第１のヴィアホールを形成した後、ＣＶＤ法により、第２の層間絶縁膜１８の上及び該第１のヴィアホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、第１のヴィアホールの内部を除く第２の層間絶縁膜１８の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第２のプラグ１９を形成する。次に、スパッタ法により、第２の層間絶縁膜１８及び第２のプラグ１９の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第２のプラグ１９の上端と接続する第２の金属配線２０を形成した後、プラズマＣＶＤ法により、第２の層間絶縁膜１８及び第２の金属配線２０の上に、例えば膜厚が１０００〜３０００ｎｍであるシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ法により、シリコン酸化膜の平坦化を行なうことによって第３の層間絶縁膜２１を形成する。
【００７２】
次に、図３に示すように、プラズマＣＶＤ法により、第３の層間絶縁膜２１の上に、例えば膜厚が３００〜５００ｎｍであり、且つ透水性の低い材料であるシリコン窒化酸化膜よりなる絶縁膜２２を堆積する。この絶縁膜２２の材料として、同じく透水性の低い材料であるシリコン窒化膜を用いてもよいが、後の工程で第２のヴィアホールをエッチングするとき、シリコン酸化膜よりなる第３の層間絶縁膜２１と合わせて１回のエッチングで容易に開口するためには、絶縁膜２２の材料を選択する必要がある。そこで、シリコン窒化酸化膜及びシリコン窒化膜に対するエッチング速度について比較を行なうと、シリコン酸化膜よりなる第３の層間絶縁膜２１に対するエッチング速度の大きさに近いエッチング速度を有する膜はシリコン窒化膜ではなく、シリコン窒化酸化膜である。このため、絶縁膜２２の材料としてシリコン窒化膜を選択するよりも、シリコン窒化酸化膜を選択する方が有利である。
【００７３】
次に、図４に示すように、第３の層間絶縁膜２１及び絶縁膜２２に対して異方性エッチングを行なうことにより、第２の金属配線２０の上面に到達する第２のヴィアホールを形成した後、ＣＶＤ法により、絶縁膜２２の上及び該第２のヴィアホールの内部に、例えば膜厚が２００〜５００ｎｍであるタングステン膜を全面に堆積する。続いて、ＣＭＰ法により、第２のヴィアホールの内部を除く絶縁膜２２の上に形成されているタングステン膜を除去することにより、耐腐食性を有する高融点金属であるタングステンよりなる第３のプラグ２３を形成する。
【００７４】
次に、スパッタ法により、絶縁膜２２及び第３のプラグ２３の上に、例えば膜厚が３００〜５００ｎｍであるＡｌ／Ｃｕが主成分である合金膜を全面に堆積する。この合金膜の上層及び下層にはＴｉが主成分であるバリアメタルが具備されている。次に、合金膜に対して異方性エッチングを行なうことにより、第３のプラグ２３の上端と接続する第３の金属配線２４を形成すると共に、該第３の金属配線２４の一部を冗長救済用ヒューズ２５として形成する。このようにして、第３の金属配線２４及び冗長救済用ヒューズ２５を、第１のプラグ１６、第２のプラグ１９、及び第３のプラグ２３を介した第１の金属配線１７及び第２の金属配線２０によって、ＭＯＳトランジスタと電気的に接続する。このようにして、冗長救済用ヒューズ２５は、内部回路素子２６に接続されている。
【００７５】
次に、通常のプラズマＣＶＤ法により、絶縁膜２２、第３の金属配線２４及び冗長救済用ヒューズ２５の上に、例えば膜厚が５００〜１５００ｎｍであり、且つ透水性の低い材料であるシリコン窒化膜又はシリコン窒化膜とシリコン酸化膜との積層膜よりなる表面保護膜２７を全面に堆積することによって、第３の金属配線２４と冗長救済用ヒューズ２５とを完全に被覆する。このようにして、図４に示すように、第３の層間絶縁膜２１と冗長救済用ヒューズ２５との間に透水性の低い材料よりなる絶縁膜２２が介在している構造を有する半導体装置を形成する。
【００７６】
以上のように、本発明の一実施形態に係る半導体装置の製造方法によると、ＬＳＩテスター等を用いた検査により欠陥メモリセルの有無をチェックして欠陥メモリセルが存在する場合、欠陥メモリセルと予備メモリセルとの切り換えによって冗長救済を行なうために冗長救済用ヒューズ２５の切断を行なうと、前述したように、第３の層間絶縁膜２１ではなく絶縁膜２２を露出させる損傷部２８が形成される。つまり、冗長救済を行なった後も、第３の層間絶縁膜２１は透水性の低い材料よりなる絶縁膜２２に覆われている。このため、透水性の低い材料よりなる絶縁膜２２によって損傷部２８から浸入した水分の拡散を阻止することができるので、冗長救済後に内部回路素子２６の第１の金属配線１７及び第２の金属配線２０において発生する腐食を防止することができる。したがって、冗長救済を行なった後も高信頼性を維持した半導体装置を提供することができる。
【００７７】
また、本発明の一実施形態に係る半導体装置の製造方法によると、第２の従来例に係る半導体装置のように層間絶縁膜中にシールリングを設ける必要がなくなるので、シールリングで取り囲まれた領域外に位置する半導体基板における領域に内部回路素子を形成しなくてはならないと言う制限がなくなる。このため、図４に示すように、冗長救済用ヒューズ２５の形成領域直下に位置する半導体基板１０における領域に、半導体装置の動作に寄与する内部回路素子２６を形成することが可能となる。したがって、半導体装置の高集積化に伴って半導体装置の面積が増大することを抑制することができるので、高集積可能な半導体装置を提供することができる。
【産業上の利用可能性】
【００７８】
本発明の半導体装置及びその製造方法は、冗長救済を行なった後に損傷部から浸入した水分が原因で引き起こされる内部回路素子の金属配線における腐食を防止すると共に、冗長救済用ヒューズの形成領域直下に位置する半導体基板における領域に内部回路素子を形成することができるので、冗長救済機能を備えた半導体記憶装置を有する半導体装置及びその製造方法に有用である。
【図面の簡単な説明】
【００７９】
【図１】本発明の一実施形態に係る半導体装置の構造を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図３】本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図４】本発明の一実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図５】本発明の課題を説明するためのメモリセルアレイブロックを示す概略図である。
【図６】本発明の課題を説明するためのアドレスプログラム回路を示す概略図である。
【図７】従来の半導体装置の構造を示す断面図である。
【図８】(a) は、従来の半導体装置の構造を示す断面図であり、(b) は、従来の半導体装置の構造を示す平面図である。
【符号の説明】
【００８０】
１０ 半導体基板
１１ 分離絶縁膜
１２a ゲート絶縁膜
１２b ゲート電極
１３ サイドウォール
１４ ソース／ドレイン拡散層
１５ 第１の層間絶縁膜
１６ 第１のプラグ
１７ 第１の金属配線
１８ 第２の層間絶縁膜
１９ 第２のプラグ
２０ 第２の金属配線
２１ 第３の層間絶縁膜
２２ 絶縁膜
２３ 第３のプラグ
２４ 第３の金属配線
２５ 冗長救済用ヒューズ
２６ 内部回路素子
２７ 表面保護膜
２８ 損傷部
５０ メモリセルアレイ
５１ 予備メモリセル
５２ 行デコーダ
５３ 列デコーダ
５４ 欠陥メモリセル
Ａ(0)〜Ａ(n) アドレス信号入力端子
Ｔｒ(0)〜Ｔｒ(n) ＭＯＳトランジスタ
Ｆ(0)〜Ｆ(n) 冗長救済用ヒューズ
１００、２００ 半導体基板
１０１、２０１ 分離絶縁膜
１０２ ゲート電極
１０３ サイドウォール
１０４ ソース／ドレイン拡散層
１０５、２０２ 第１の層間絶縁膜
１０６ 第１のタングステンプラグ
２０３ 第１のタングステン層
１０７ 第１の金属配線
２０４ 第１の金属膜
１０８、２０５ 第２の層間絶縁膜
１０９ 第２のタングステンプラグ
２０６ 第２のタングステン層
１１０ 第２の金属配線
２０７ 第２の金属膜
２０８ 接続用金属配線
１１１、２０９ 第３の層間絶縁膜
１１２ 第３のタングステンプラグ
２１０ タングステンプラグ
２１１ シールリング
１１３、２１２ 第３の金属配線
１１４、２１３ 冗長救済用ヒューズ
１１５ 内部回路素子
１１６、２１４ 表面保護膜
１１７、２１５ 損傷部
【特許請求の範囲】
【請求項１】
半導体基板上に形成された、冗長救済されるべき回路素子を含む内部回路素子と、
前記半導体基板上に、前記内部回路素子を覆うように形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された、前記冗長救済されるべき回路素子の冗長救済に用いられるヒューズとを備え、
前記層間絶縁膜と前記ヒューズとの間には、耐透水性を有する絶縁膜が介在していることを特徴とする半導体装置。
【請求項２】
前記耐透水性を有する絶縁膜は、シリコン窒化酸化膜又はシリコン窒化膜よりなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内部回路素子は、平面的配置において、前記ヒューズが形成されている領域と重なる領域に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ヒューズと前記内部回路素子とは、前記層間絶縁膜中に形成された耐腐食性を有する高融点金属よりなる部材を介して、電気的に接続されていることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
【請求項５】
前記内部回路素子及び前記ヒューズは、アルミニウム合金が主成分である金属配線を含んでいることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記耐腐食性を有する高融点金属は、タングステン、チタン及びモリブデンのうちから選択された１種類以上の金属よりなることを特徴とする請求項４に記載の半導体装置。
【請求項７】
半導体基板上に、冗長救済されるべき回路素子を含む内部回路素子を形成する工程と、
前記半導体基板上に、前記内部回路素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、耐透水性を有する絶縁膜を形成する工程と、
前記耐透水性を有する絶縁膜の上に、前記冗長救済されるべき回路素子の冗長救済に用いられるヒューズを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記ヒューズを形成する工程は、平面的配置において、前記内部回路素子が形成された領域と重なるように前記ヒューズを形成する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項１】
半導体基板上に形成された、冗長救済されるべき回路素子を含む内部回路素子と、
前記半導体基板上に、前記内部回路素子を覆うように形成された層間絶縁膜と、
前記層間絶縁膜の上に形成された、前記冗長救済されるべき回路素子の冗長救済に用いられるヒューズとを備え、
前記層間絶縁膜と前記ヒューズとの間には、耐透水性を有する絶縁膜が介在していることを特徴とする半導体装置。
【請求項２】
前記耐透水性を有する絶縁膜は、シリコン窒化酸化膜又はシリコン窒化膜よりなることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記内部回路素子は、平面的配置において、前記ヒューズが形成されている領域と重なる領域に形成されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記ヒューズと前記内部回路素子とは、前記層間絶縁膜中に形成された耐腐食性を有する高融点金属よりなる部材を介して、電気的に接続されていることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
【請求項５】
前記内部回路素子及び前記ヒューズは、アルミニウム合金が主成分である金属配線を含んでいることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記耐腐食性を有する高融点金属は、タングステン、チタン及びモリブデンのうちから選択された１種類以上の金属よりなることを特徴とする請求項４に記載の半導体装置。
【請求項７】
半導体基板上に、冗長救済されるべき回路素子を含む内部回路素子を形成する工程と、
前記半導体基板上に、前記内部回路素子を覆うように層間絶縁膜を形成する工程と、
前記層間絶縁膜の上に、耐透水性を有する絶縁膜を形成する工程と、
前記耐透水性を有する絶縁膜の上に、前記冗長救済されるべき回路素子の冗長救済に用いられるヒューズを形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項８】
前記ヒューズを形成する工程は、平面的配置において、前記内部回路素子が形成された領域と重なるように前記ヒューズを形成する工程を含むことを特徴とする請求項７に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−３２７１９（Ｐ２００６−３２７１９Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２１０４６８（Ｐ２００４−２１０４６８）
【出願日】平成１６年７月１６日（２００４．７．１６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月１６日（２００４．７．１６）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]