【課題】半導体基板においてダミーパターンの配置密度を高める。
【解決手段】半導体基板１０４には、配線パターン１０２とダミーパターン１０６がレイアウトされる。配線パターン１０２の周囲にはマージン領域がレイアウトされ、マージン領域の周囲にダミー領域がレイアウトされる。このダミー領域に、複数のダミーパターン１０６がレイアウトされる。ダミーパターン１０６は、ダミー領域の延伸方向に配列される。マージン領域とダミー領域は、配線パターン１０２を基準として交互にレイアウトされる。 （もっと読む）

【課題】配線が微細化された半導体回路装置でも、銅（Ｃｕ）からなる配線間ブリッジ等による配線ショートの発生を予防することを目的とする。
【解決手段】隣接する配線との最小スペース幅１３によって、設けられる配線幅１２の最大値を規定することにより、配線が微細化された半導体回路装置でも、銅（Ｃｕ）からなる配線間ブリッジ等による配線ショートの発生を予防することができる。 （もっと読む）

【課題】集積回路をより容易に製造できるように設計する。
【解決手段】集積回路が、複数の別々にプリントされるパターン層から１つのリソグラフ層を形成する工程段階を含むリソグラフ工程で形成される。集積回路内には、少なくとも２つのマッチされたデバイスを含む回路が形成されており、これらのマッチされたデバイスの性能特性の整合がずれると、その回路の性能が低下する。マッチすべきデバイスの機能的コンタクト（構造的特徴部）を強制的に同じパターン層に割り当てるようにするためのダミーコンタクト３２（構造的特徴部）が回路デザイン中に設けられている。これにより、コンタクトの位置および／またはサイズのデバイス間でのバラツキが低減される。 （もっと読む）

【課題】プログラム可能なロジックデバイスをプログラムする方法を提供すること。
【解決手段】マスクプログラム可能なロジックデバイス（ＭＰＬＤ）に対するユーザーのロジック設計は、互換性を有するユーザープログラム可能なロジックデバイス（ＵＰＬＤ）上で設計されＭＰＬＤに移行され得る、または直接ＭＰＬＤ上で設計され得る。設計がＵＰＬＤ上でなされる場合には、目標のＭＰＬＤの制約（例えば、デバイスの間の差異）が考慮され、その結果、移行は成功する。設計が直接ＭＰＬＤ上でなされる場合には、その設計を試験のためにＵＰＬＤに移行することをユーザーが意図するときに、互換性を有するＵＰＬＤの制約が考慮される。これは、ロジック設計のＵＰＬＤとＭＰＬＤとの間で行き返りの移行が意図される場合にのみ、特徴の一致が使用され得ることを意味する。移行を助長するためにデバイスのペアの間の固定されたマッピングが生成され得る。 （もっと読む）

【課題】フューズが占める面積を減少できる半導体集積装置のフューズ回路を提供する。
【解決手段】複数のフューズを含む第１アップフューズブロックと前記第１アップフューズブロック内のフューズ数より少ないフューズからなる第１ダウンフューズブロックとを有する第１フューズブロック；および前記第１ダウンフューズブロック内のフューズ数と同一数のフューズからなる第２アップフューズブロックと前記第１アップフューズブロック内のフューズ数と同一数のフューズからなる第２ダウンフューズブロックとを有する第２フューズブロックを備える。 （もっと読む）

【課題】また、従来のＣＡＤツールによる半導体装置の設計図を用いる場合、インクジェット装置で形成できるパターンが限られるため、半導体装置の回路の中には、そのまま転用することができない回路も生じる恐れがある。
【解決手段】インクジェット装置で吐出して描くことの可能な基本パターンを複数用意し、それらを組み合わせて所望の集積回路のレイアウトを行う。得られたレイアウトを基にして露光マスクを形成する。露光マスクを用いて露光を行った後、現像して液滴の径よりも幅の細い露光領域にレジスト膜を残存させる。そして、被処理表面の露呈部分に対して撥液処理を行った後、レジスト膜上に材料液滴を滴下する。液滴吐出法により選択的に吐出を行い、ドット径よりも幅の細い配線を形成する。 （もっと読む）

【課題】半導体基板における各機能ブロックの配置を容易に確認することが可能で且つ機能ブロックを選択的に組み合わせ且つ分割することが可能で、各機能ブロック同士の接続の自在な組み替えが可能な半導体集積回路装置を実現できるようにする。
【解決手段】半導体集積回路装置は、半導体基板における所定の領域に互いに独立して形成され且つ信号を入出力するパッド２２をそれぞれ有する複数の機能ブロック２１を含むベース半導体チップ２０と、パッド２２と接続され且つ切断可能に形成された複数の配線３１とを備えている。各機能ブロック２１間における信号の入出力は、各配線３１を介して行う。 （もっと読む）

【課題】配線領域の面積が小さく、かつ信号間の特性のばらつきが小さな半導体装置を提供する。
【解決手段】この半導体記憶装置では、最も長い信号線５のグループをツイスト配線方式で構成し、中間の長さの信号線５のグループをシールド配線方式で構成し、最も短い信号線５のグループを単独配線方式で構成する。したがって、全体として、信号波形の劣化の防止とレイアウト効率の向上を両立させることができる。 （もっと読む）

半導体ウエハ上に複数存在する半導体集積回路において、機能回路（３）と、複数のパッド（４）と、パッド（４）と電気的に接続しプローブカード（７）のバンプと接触する配線（８）とを備え、少なくとも２つの配線（８ａ），（８ｂ）が、互いに接触することなく、１つのバンプ（６）とバンプ領域以外の領域で同時に接触することで、ウエハレベルバーンインを実施する。これにより、チップ面積を縮小化しても、ウエハレベルバーンインが実施できる。
（もっと読む）

【課題】 半導体プロセスのうち金属配線形成時のプラズマ工程において発生するアンテナダメージを防止する事が可能な半導体集積回路を提供する。
【解決手段】 第２導電型ウェル１１上に第１導電型拡散層２１を設け、ＭＯＳ型トランジスタのゲート電極１３と第１導電型拡散層２１をコンタクトホール３１、３２とＣｕからなる金属配線４１を介して接続する。さらに、第１導電型ウェル１２上に第２導電型拡散層２２を設け、ＭＯＳ型トランジスタのゲート電極１３と第２導電型拡散層２２をコンタクトホール３３、３４とＣｕからなる金属配線４２を介して接続し、ゲート電極１３と第２導電型ウェル１１との間のダイオード１を、ゲート電極１３と第１導電型ウェル１２との間にダイオード２をそれぞれ設置する。これにより、ＭＯＳ型トランジスタのゲート電極に発生するアンテナダメージを防止する。 （もっと読む）