【課題】開孔歩留まりの低下を抑制可能なコンタクトプラグを有する半導体記憶装置を提供する。
【解決手段】半導体基板１１の表面に形成された拡散層１６を有するトランジスタ１５、トランジスタ１５の上方に配置された強誘電体キャパシタ３０、強誘電体キャパシタ３０の上方に配置された配線部５０、拡散層１６と強誘電体キャパシタ３０と配線部５０とをそれぞれ接続するコンタクトプラグ２５、４１、４３、及び、強誘電体キャパシタ３０を保護する下部の水素バリア膜２１、上部の水素バリア膜３７を有して、拡散層１６と配線部５０とを接続するコンタクトプラグ４３は、上部の層間絶縁膜３９、及び、下部の半導体基板１１の表面に接して連続して形成された水素バリア膜２１、３７が開孔されて形成されている。 （もっと読む）

いくつかの実施形態は、誘電体材料によって互いにスペーシングされる、垂直に積層される電荷捕獲領域を有するメモリセルを含む。誘電体材料は、高ｋ材料を含み得る。電荷捕獲領域のうちの１つ以上は、金属材料を含み得る。かかる金属材料は、ナノドット等の複数の個別の絶縁されたアイランドとして存在し得る。いくつかの実施形態は、メモリセルの形成方法を含み、トンネル誘電体上に２つの電荷捕獲領域が形成され、当該領域は互いに対して垂直に配置され、トンネル誘電体に最も近い領域は、もう１つの当該領域よりも深いトラップを有する。いくつかの実施形態は、メモリセルを含む電子システムを含む。いくつかの実施形態は、垂直に積層される電荷捕獲領域を有するメモリセルのプログラミング方法を含む。
（もっと読む）

【課題】誘電体メモリの微細化が進むと、上部電極の電位を拡散層へ引き出す構造におけるアスペクト比が大きくなるため、上部電極のカバレッジが悪化し、誘電体を結晶化させる熱処理時に上部電極が断線してしまう。
【解決手段】半導体装置は、半導体基板の上方に形成された第１の導電膜及び第２の導電膜と、第１の導電膜を覆うように形成された第１の絶縁膜と、第２の導電膜を覆うように形成された第２の絶縁膜と、第１の絶縁膜に形成され、第１の導電膜に達する第１の開口部と、第１の開口部の壁部及び底部に沿って形成された第３の導電膜と、第３の導電膜、第１の絶縁膜、及び第２の絶縁膜上に形成された誘電体膜と、第２の絶縁膜及び誘電体膜の積層膜に形成され、第２の導電膜に達する第２の開口部と、誘電体膜の上並びに第２の開口部の壁部及び底部に沿って形成された第４の導電膜とを備える。第２の絶縁膜の膜厚が、第１の絶縁膜の膜厚よりも薄い。 （もっと読む）

【課題】ＯＮＯ膜に蓄積された電荷のビットライン上への拡散を抑制するまたはビットラインとプラグ金属との接触抵抗を低減すること。
【解決手段】本発明は、半導体基板１０内に設けられたビットライン３０と、ビットライン間の半導体基板上に設けられた第１ＯＮＯ膜２０と、ビットライン上に設けられた第２ＯＮＯ膜２２と、を具備し、第１ＯＮＯ膜中の第１窒化シリコン膜１５の膜厚は第２ＯＮＯ膜中の第２窒化シリコン膜１６の膜厚より厚い半導体装置およびその製造方法である。 （もっと読む）

【課題】電極間絶縁膜に含有される窒素や炭素が塗布型素子分離絶縁膜を介してゲート絶縁膜直下の活性領域脇に拡散して固定電荷を発生し、デバイスの電気的特性に悪影響を及ぼすことを抑制する。
【解決手段】塗布型絶縁膜４ｂが素子分離溝３の内側に形成されている。塩素が５×１０^１８［ｃｍ^−３］以上含有されたシリコン酸化膜４ｃが塗布型絶縁膜４ｂ上を覆うように形成されている。このシリコン酸化膜４ｃが電極間絶縁膜７に含有される窒素や炭素の塗布型絶縁膜４ｂへの侵入を抑制する。 （もっと読む）

【課題】ＭＯＣＶＤ法による強誘電体膜におけるリーク電流を抑制するとともに、複数の強誘電体層からなる強誘電体膜についてその特性向上を図った強誘電体キャパシタと、この強誘電体キャパシタを備えた強誘電体メモリ装置とを提供する。
【解決手段】下部電極１２と、下部電極１２上に設けられた強誘電体膜１３と、強誘電体膜１３上に設けられた上部電極１４とを有する強誘電体キャパシタ３である。強誘電体膜１３は、下部電極１２上に有機金属化学気相堆積法で形成された、ペロブスカイト型の結晶構造を有する第１強誘電体材料からなる第１強誘電体層１７と、第１強誘電体層１７上に化学溶液堆積法で形成された、ペロブスカイト型の結晶構造を有する第２強誘電体材料からなる第２強誘電体層１８と、を含む。第２強誘電体材料の所定厚での抗電圧が、第１強誘電体材料の前記所定厚での抗電圧に対し、±１０％の範囲内になっている。 （もっと読む）

【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。
【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、Ｐ型の導電型を有する第１の拡散層領域及び第２の拡散層領域と、第１の拡散層領域と第２の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。 （もっと読む）

【課題】不揮発性メモリトランジスタの電荷保持特性を向上させる。
【解決手段】半導体基板と導電膜の間には、第１絶縁膜、電荷トラップ膜、第２絶縁膜が形成されている。電荷トラップ膜は水素濃度が低い上部領域と、水素濃度が高い下部領域を有する窒化シリコン膜でなる。このような窒化シリコン膜は、化学気相成長法により、水素を１５ａｔｏｍｉｃ％以上含む窒化シリコン膜を形成し、その上部を窒化することで形成される。この窒化処理は、窒素ガスのプラズマ中に生成された窒素ラジカルで窒化シリコン膜を窒化することで行われる。 （もっと読む）

【課題】強誘電体キャパシタの上部電極と配線コンタクトとの接続を確実にする半導体装置及びその半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上にはソース／ドレイン拡散層１２、ゲート電極１３、ゲート絶縁膜１４及び側壁絶縁膜１５からなるトランジスタＴが形成されている。層間絶縁膜１６を貫通してトランジスタＴに接続するように形成されたコンタクト１７に強誘電体キャパシタ２２が接続されている。強誘電体キャパシタ２２は下部電極１９、誘電体分離膜２０及び上部電極２１から構成され、強誘電体キャパシタ２２上には上部電極２１と配線２５を接続する配線コンタクト２３が形成されている。配線コンタクト２３と強誘電体キャパシタ２２の接触面の平面形状は同一であり、配線コンタクト２３の側面と強誘電体キャパシタ２２の側面は互いに合致している。 （もっと読む）

【課題】リーク電流を抑制するとともに、強誘電体膜と上部電極との間の剥離も防止した強誘電体キャパシタの製造方法、及び強誘電体メモリ装置の製造方法を提供する。
【解決手段】第１電極膜１２ａ上に、有機金属化学気相堆積法によって第１強誘電体材料膜１７ａを形成する工程と、第１強誘電体材料膜１７ａ上に、化学溶液堆積法によって第２強誘電体材料膜の前駆体膜１９を形成する工程と、前駆体膜１９を、ペロブスカイト型の結晶構造にならない温度で加熱し、乾燥・脱脂を行う工程と、前駆体膜１９上に第２電極膜１４ａを形成する工程と、第２電極膜１４ａ及び前駆体膜１９を加熱し、第２電極膜１４ａに対して回復アニール処理を行うと同時に、前駆体膜１９を結晶化しあるいは相転移させることでペロブスカイト型の結晶構造を有する第２強誘電体材料膜１８ａにする工程と、パターニングによって強誘電体キャパシタ３を形成する工程と、を含む。 （もっと読む）

【課題】良好な強誘電体キャパシタを効率よく製造する。
【解決手段】本発明の強誘電体キャパシタの製造方法は、第１電極３３ａと第２電極３５ａとの間に挟持された強誘電体膜３４ａを有する強誘電体キャパシタの製造方法であって、基板上方に、電極膜３３１を形成する工程と、電極膜３３１の表層を酸素分圧が２％以上の大気圧雰囲気で熱酸化して、酸化電極層３３２とする熱酸化工程と、電極層３３１上に、ＭＯＣＶＤ法で強誘電体膜３４ａを形成するとともに、強誘電体膜３４ａの下地となる酸化電極層３３２を含む電極膜３３１を第１電極３３ａとする強誘電体膜形成工程と、強誘電体膜３４ａ上に第２電極３５ａを形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】基板とゲート絶縁膜との界面近傍における窒素濃度を必要以上に高くすることなく、ゲート絶縁膜中の窒素濃度を高める。
【解決手段】電界効果トランジスタのゲート絶縁膜は、半導体基板に近い第１領域と、第１領域よりもゲート電極に近い第２領域とで窒素濃度のピークが異なっており、第１領域における窒素濃度のピークは、２．５atomic％〜１０atomic％であり、第２領域における窒素濃度のピークは、第１領域における窒素濃度のピークよりも高い。 （もっと読む）

【課題】水素バリア膜の下層との間においてエッチングの十分な選択比が得られると共に、コンタクトホールの形成工程を簡略化した強誘電体メモリ装置の製造方法を提供すること。
【解決手段】半導体基板上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する工程と、水素バリア膜１２を被覆する層間絶縁膜１３を形成する工程と、Ｃ_４Ｆ_８ガススとＯ_２ガスとを少なくとも含む混合ガスを用いたエッチングにより層間絶縁膜１３及び水素バリア膜１２を貫通する貫通孔２１を形成する工程とを備え、Ｃ_４Ｆ_８ガスの流量がＯ_２ガスの流量に対して０．７７倍以上３．８倍以下である。 （もっと読む）

【課題】（１１１）、（００１）もしくは（１１０）のいずれかに配向したペロブスカイト型酸化物薄膜を容易に得る方法を提供する。さらに、このペロブスカイト型酸化物薄膜を下部電極として、その上に強誘電体薄膜等を積層することにより、優れた特性の強誘電体層等を得、これを有する半導体装置を提供しうる。
【解決手段】基板の（００１）面に蛍石型構造のバッファー層、ついで結晶方位制御バッファー層を形成した後に、ペロブスカイト型酸化物薄膜を該結晶方位制御バッファー層上に積層して（１１１）、（００１）もしくは（１１０）のいずれかに配向したペロブスカイト型酸化物薄膜を得る。 （もっと読む）

【課題】強誘電体膜の劣化を防止する。
【解決手段】本発明の半導体装置１は、基板２１上方に順次設けられた第１電極３２、強誘電体膜３３、及び第２電極３４を有する強誘電体キャパシタ３と、強誘電体キャパシタ３の上面及び側面を覆う水素バリア膜４と、水素バリア膜４及び基板２１を覆う層間絶縁膜６と、層間絶縁膜６及び水素バリア膜４を貫通して第２電極３４を露出させるコンタクトホール７０と、第２電極３４上を含むコンタクトホール７０の内壁面７０ａを覆い、水素バリア性を有する導電材料からなるバリアメタル７５と、コンタクトホール７０内に埋設されたプラグ導電部７と、を備えている。水素バリア膜４におけるコンタクトホール７０の内壁面は、コンタクトホール７０の内側に向かって凹となる湾曲面となっており、水素バリア膜４におけるコンタクトホール７０の内径は第２電極３４に向かって小さくなる。 （もっと読む）

【課題】強誘電体材料において酸素欠損が発生することをより確実に防止できる強誘電体メモリ装置の製造方法及び強誘電体メモリ装置を提供すること。
【解決手段】半導体基板上に強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３を被覆する水素バリア膜１２を形成する工程と、水素バリア膜１２に貫通孔２１を形成する工程と、強誘電体キャパシタ３及び水素バリア膜１２を被覆する第２層間絶縁膜１３を形成する工程と、第２層間絶縁膜１３に貫通孔２１を形成する工程と、貫通孔２１の内壁面及び強誘電体キャパシタ３の上面それぞれに密着層２４を形成する工程と、貫通孔２１内にプラグを形成する工程とを備え、貫通孔２１が、貫通孔２１の内側に形成されると共に、貫通孔２１の内壁面が、被覆層２４で被覆される。 （もっと読む）

【課題】強誘電体キャパシタの特性ばらつきを低減する。
【解決手段】本発明の製造方法は、基体上に第１電極３２と強誘電体膜３３と第２電極３４とが順次積層された強誘電体キャパシタ３を形成する工程と、強誘電体キャパシタ３及び前記基体を覆って第１層間絶縁膜５を形成する工程と、第１層間絶縁膜５を覆って第２層間絶縁膜６の材料膜６１を形成する工程と、材料膜６１の上面側をＣＭＰ法で研磨することにより、強誘電体キャパシタ３上に位置する第１層間絶縁膜５を露出させる工程と、第１層間絶縁膜５を露出させる工程の後に、第１層間絶縁膜５を貫通して第２電極３４を露出させるコンタクトホール７０を形成する工程と、コンタクトホール７０内に、第２電極３４と導通するプラグ導電部を形成する工程と、を有する。第１層間絶縁膜５は、第２層間絶縁膜６と比して、ＣＭＰ法による研磨速度が遅くなるようにする。 （もっと読む）

【課題】金属酸化膜とその上下を挟む絶縁膜との相互拡散を抑制することにより、電荷蓄積膜に金属酸化膜を用いた不揮発性メモリセルの電荷保持特性を向上させることのできる技術を提供する。
【解決手段】メモリセルＭＣ１に備わる電荷保持用絶縁膜４を、半導体基板１のチャネル領域側から、ボトム絶縁膜４ａ、金属酸化膜からなる電荷蓄積膜４ｃ、およびトップ絶縁膜４ｅが順次形成された積層膜によって構成し、さらに、ボトム絶縁膜４ａに対してプラズマ窒化処理を行うことにより、ボトム絶縁膜４ａ中の上面側に、ピーク値を有して窒素濃度が１原子％以上の窒化領域４ｂを形成し、その窒化領域４ｂの厚さを０．５ｎｍ以上、１．５ｎｍ以下、窒素濃度のピーク値を５原子％以上、４０原子％以下、窒素濃度のピーク値の位置をボトム絶縁膜４ａの上面から２ｎｍ以内とすることにより、ボトム絶縁膜４ａと電荷蓄積層４ｃとの相互反応を抑制する。 （もっと読む）

【課題】キャパシタにおける誘電体層の特性検査を容易にかつ正確に行うことができるようにしたキャパシタの検査方法と、このキャパシタの検査方法を用いた半導体装置の製造方法とを提供する。
【解決手段】基体上に第１電極膜５１ａ、強誘電体材料膜５２ａ、第２電極膜５３ａを形成する工程と、第２電極膜５３ａ上にハードマスク６０を形成する工程と、ハードマスク６０をマスクにして第２電極膜５３ａと強誘電体材料膜５２ａとを順次パターニングし、上部電極５３と強誘電体層５２との積層構造と第１電極膜５１ａとからなるキャパシタ構造５０を形成する工程と、第１電極膜５１ａと上部電極５３との間に電圧を印加し、キャパシタ構造５０における強誘電体層５２の特性検査を行う工程と、を含むキャパシタの検査方法である。 （もっと読む）

【課題】アクチュエータ、液体噴射ヘッド、並びに、強誘電体メモリに用いられ、信頼性が高く、かつ圧電特性が良好な圧電素子およびその製造方法を提供する。
【解決手段】圧電素子１００は、基体１０と、基体１０側から順に形成された下部電極層２０、ＰＺＴ，ＰＺＴＮ，ＰＺＴＮＳ等を用いた圧電体層３０および上部電極層４０を有する積層体５０と、積層体５０の上方に空洞部６２を介して形成され、水素などの還元種から、積層体５０を保護する機能を有する酸化アルミニウムなどのバリア層７０と、を含み、バリア層７０は、少なくとも圧電体層３０および上部電極層４０と、接触していない。 （もっと読む）