半導体装置及び半導体装置の製造方法
【課題】自己整合的に形成され、幅の減少を抑制可能なコンタクトプラグを有する半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体基板１１と、半導体基板１１にソース及びドレインとなる拡散層２１がそれぞれ形成されたトランジスタ２０と、下部電極３２、強誘電体膜３３、及び、上部電極３４を順に有し、下部電極３２が一方の拡散層２１に接続され、上部電極３４が配線部５５に接続された強誘電体キャパシタ３０と、強誘電体キャパシタ３０の上面から下面に連なる側面に配設され、下端が下面より上面側に位置されたサイドウォール４１と、サイドウォール４１に接触して、一端を他方の拡散層２１及び他端を配線部５５とそれぞれ接続された第３のコンタクトプラグ５１とを備えている。
【解決手段】半導体基板１１と、半導体基板１１にソース及びドレインとなる拡散層２１がそれぞれ形成されたトランジスタ２０と、下部電極３２、強誘電体膜３３、及び、上部電極３４を順に有し、下部電極３２が一方の拡散層２１に接続され、上部電極３４が配線部５５に接続された強誘電体キャパシタ３０と、強誘電体キャパシタ３０の上面から下面に連なる側面に配設され、下端が下面より上面側に位置されたサイドウォール４１と、サイドウォール４１に接触して、一端を他方の拡散層２１及び他端を配線部５５とそれぞれ接続された第３のコンタクトプラグ５１とを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、強誘電体キャパシタを用いて不揮発にデータを記憶する半導体装置（以下、ＦｅＲＡＭ、Ferroelectric Random Access Memory）が知られている。ＦｅＲＡＭの内、チェーン型ＦｅＲＡＭは、トランジスタと強誘電体キャパシタを並列接続したものを、複数個直列接続してセルアレイブロックを構成している。強誘電体キャパシタは、絶縁膜で覆われた半導体基板上に下部電極、強誘電体膜、及び上部電極が積層して形成される。
【０００３】
チェーン型ＦｅＲＡＭは、セルアレイブロック内で隣接するトランジスタの拡散層を共有することにより、また、強誘電体キャパシタにＣＯＰ（Capacitor On Plug）構造を用いることにより単位セルの微細化が見込まれている。ＣＯＰ構造は、トランジスタが形成された半導体基板上の層間絶縁膜にコンタクトプラグを埋め込み、このコンタクトプラグ上に強誘電体キャパシタを形成するものである。
【０００４】
また、セルの微細化を目指す構造として、例えば、強誘電体キャパシタの両側面にそれぞれ側壁絶縁膜（サイドウォール）を形成して、コンタクトプラグがサイドウォールと自己整合的に形成されている半導体装置が開示されている（例えば、特許文献１参照。）。
【０００５】
しかしながら、サイドウォールは、強誘電体キャパシタの上面から下面までの側面を覆うように形成されているために、隣接するサイドウォールとの間の開口は、下面側に行くほど狭められる構造となる。その結果、この開口に形成される電流通路となるコンタクトプラグの幅が小さくなるという問題を有している。
【特許文献１】特開２００４−３１１７０３号公報（第１３頁、図２４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、自己整合的に形成され、幅の減少を抑制可能なコンタクトプラグを有する半導体装置及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板にソース及びドレインとなる拡散層がそれぞれ形成されたトランジスタと、下部電極、強誘電体膜、及び、上部電極を順に有し、前記下部電極が一方の前記拡散層に接続され、前記上部電極が配線部に接続された強誘電体キャパシタと、前記強誘電体キャパシタの上面から下面に連なる側面に配設され、下端が前記下面より前記上面側に位置されたサイドウォールと、前記サイドウォールに接触して、一端を他方の前記拡散層及び他端を前記配線部とそれぞれ接続されたコンタクトプラグとを備えていること特徴とする。
【０００８】
また、本発明の別態様の半導体装置の製造方法は、半導体基板にそれぞれソース及びドレインとなる拡散層を有するトランジスタを形成し、前記トランジスタを覆うように第１の層間絶縁膜を形成し、前記拡散層とそれぞれ接続する第１及び第２のコンタクトプラグを形成し、前記第１の層間絶縁膜上に、強誘電体キャパシタを構成する材料膜を形成する工程と、前記材料膜の上面を構成するパターニングされた上部膜をマスクとして、前記材料膜をエッチング分離して、前記第１のコンタクトプラグと接続された反応防止膜、下部電極、強誘電体膜、上部電極、及び、前記上部膜を、順に有する強誘電体キャパシタを形成する工程と、前記エッチングにより形成された面及び前記上部膜上に反応防止絶縁膜を堆積する工程と、前記反応防止絶縁膜上に第２の層間絶縁膜を堆積する工程と、前記第２の層間絶縁膜をエッチングバックし、前記第２の層間絶縁膜の上面が前記強誘電体キャパシタの側面の最上端よりも下部にあり、且つ、前記強誘電体キャパシタの側面の最下端よりも上部にあるように、前記第２の層間絶縁膜が前記強誘電体キャパシタの側面に残される形状を形成する工程と、前記強誘電体キャパシタ及び前記第２の層間絶縁膜の上にサイドウォール絶縁膜を堆積する工程と、前記サイドウォール絶縁膜をエッチングバックして前記強誘電体キャパシタの側面にサイドウォールを形成する工程と、前記反応防止絶縁膜、前記サイドウォール、及び前記第２の層間絶縁膜の上に、第３の層間絶縁膜を形成する工程と、前記第２のコンタクトプラグと接続し、前記第３の層間絶縁膜を貫いて、前記サイドウォールと自己整合的に第３のコンタクトプラグを形成する工程とを備えていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、自己整合的に形成され、幅の減少を抑制可能なコンタクトプラグを有する半導体装置及び半導体装置の製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１１】
本発明の実施例１に係る半導体装置及び半導体装置の製造方法について、図１乃至図５を参照しながら説明する。図１は半導体装置の構造を模式的に示す断面図である。図２は、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図３は、図２に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図４は、図３に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図５は、図４に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。
【００１２】
図１に示すように、半導体装置１は、半導体基板１１、半導体基板１１に形成されたトランジスタ２０、反応防止膜３１と下部電極３２と強誘電体膜３３と上部電極３４を順に有し、反応防止膜３１がトランジスタ２０と接続され、上部電極３４が配線部５５と接続された強誘電体キャパシタ３０、強誘電体キャパシタ３０の上面から下面に連なる側面に配設され、下端が強誘電体キャパシタ３０の下面より上面側に位置されたサイドウォール４１、及び、サイドウォール４１に接触して、下端を第２のコンタクトプラグ２９を介してトランジスタ２０と接続され、上端を配線部５５と接続された第３のコンタクトプラグ５１を備えている。
【００１３】
半導体基板１１は、例えば、ｐ型の素子形成領域を有するシリコン基板である。半導体基板１１の表面には、素子形成領域が形成され、素子分離領域１３で分離されている。素子形成領域には、ソースまたはドレインとなるｎ型の拡散層２１が離間して形成され、対をなす拡散層２１の離間した部分の上部にゲート絶縁膜２２を介してゲート電極２３が形成されてトランジスタ２０が構成されている。
【００１４】
強誘電体キャパシタ３０は、下側のトランジスタ２０側から反応防止膜３１、下部電極３２、強誘電体膜３３、上部電極３４、及び、上部膜３５が積層された構造である。反応防止膜３１は、酸素拡散防止の目的で形成された導電性の膜である。反応防止膜３１は、第１のコンタクトプラグ２８を介して、トランジスタ２０の一方の拡散層２１に接続されている。上部電極３４は、第４のコンタクトプラグ５３を介して、配線部５５と接続されている。上部膜３５は、強誘電体キャパシタ３０を加工後に残存しているハードマスクである。上部膜３５はなくてもよい。配線部５５は、第２のコンタクトプラグ２９及び第３のコンタクトプラグ５１を介して、トランジスタ２０の他方の拡散層２１に接続されている。
【００１５】
メモリの単位となるセルは、１つの強誘電体キャパシタ３０と強誘電体キャパシタ３０に接続されるスイッチング機能を有する１つのトランジスタ２０で構成される。第２のコンタクトプラグ２９及び第３のコンタクトプラグ５１は、隣接するセルと共有され、隣接する強誘電体キャパシタ３０に接続され、両方の強誘電体キャパシタ３０の間に形成されている。
【００１６】
強誘電体キャパシタ３０は、反応防止膜３１の下面を除いて、上面及び半導体基板１１に対して垂直もしくは垂直より緩い角度に形成された側面を、強誘電体膜３３に対する水素ダメージを抑制する反応防止絶縁膜である水素バリア膜３７で覆われている。
【００１７】
強誘電体キャパシタ３０の側面には、水素バリア膜３７を介して、絶縁膜からなるサイドウォール４１が形成されている。サイドウォール４１は、上端面が強誘電体キャパシタ３０の上側の水素バリア膜３７のほぼ上面位置にあり、下端面が強誘電体キャパシタ３０の側面の、強誘電体キャパシタ３０の下面よりも上部の位置にあるように形成されている。サイドウォール４１の強誘電体キャパシタ３０に対する反対側の側面は、下端面に近付くほど、強誘電体キャパシタ３０の上下中心線から張り出した形状をなしている。つまり、隣接するサイドウォール４１の側面との間隔は、下端面に近付くほど狭まる形状にある。サイドウォール４１の下端面から下側の水素バリア膜３７までの間には、第２の層間絶縁膜３９が存在する。
【００１８】
第１及び第２のコンタクトプラグ２８、２９は、導電性のコンタクト反応防止膜２７を外側面に有し、第１の層間絶縁膜２５の中に埋め込まれている。第３のコンタクトプラグ５１は、第３の層間絶縁膜４５、第２の層間絶縁膜３９、及び、水素バリア膜３７を貫いて形成され、それぞれの端部を配線部５５及び第２のコンタクトプラグ２９と接続されている。また、第３のコンタクトプラグ５１は、配線部５５の側、すなわち、上側ではほぼ一定の幅乃至テーパ形状を有し、下側中間部のサイドウォール４１に接する位置では、両側のサイドウォール４１の側面の形状に沿って、下がるほど幅が狭められ、サイドウォール４１の下端部より下側は狭まった状態で一定の幅をなし、第２のコンタクトプラグ２９の上端と接続されている。第４のコンタクトプラグ５３は、第３の層間絶縁膜４５、水素バリア膜３７、及び、上部膜３５を貫いて形成されている。
【００１９】
次に、半導体装置１の製造方法について説明する。図２（ａ）に示すように、半導体基板１１上に形成されるトランジスタ２０は、周知の方法で形成される。トランジスタ２０を覆うように第１の層間絶縁膜２５が形成される。この第１の層間絶縁膜２５にコンタクト孔を形成し、コンタクト孔に、まず、導電性のコンタクト反応防止膜２７、続いて、導電性のコンタクトプラグ膜が、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法等で形成される。この後、ＣＭＰ（Chemical Mechanical Polishing）法等で表面が平坦化されて、第１及び第２のコンタクトプラグ２８、２９となる。第１の層間絶縁膜２５は、例えば、ＢＰＳＧ（Boron Phosphorous Silicate Glass）あるいはＤＦ−ＰＥＣＶＤ（Dual Frequency-Plasma Enhanced CVD）法によるＴＥＯＳ(Plasma-Tetra Ethoxy Silane)等を用いて形成され得る。コンタクト反応防止膜２７は、例えば、Ｔｉ及びＴｉＮ等を用いて形成され、コンタクトプラグ膜は、例えば、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等を用いて形成され得る。コンタクト反応防止膜２７は、例えば、コンタクトプラグ膜を構成する金属等が、トランジスタ２０の拡散領域２１に拡散することを防止する目的で形成される。
【００２０】
次に、第１の層間絶縁膜２５並びに第１及び第２のコンタクトプラグ２８、２９上に、強誘電体キャパシタ３０を形成するための材料膜である第２の反応防止膜、下部電極膜、強誘電体膜、上部電極膜、及び、加工マスクとして使用されるハードマスク膜が、順次、堆積される。第２の反応防止膜は、例えば、導電性のＩｒ、ＩｒＯ２、ＴｉＡｌＮ、Ｒｕ、ＲｕＯ２等のいずれかが含まれる材料を用いて形成され得る。下部及び上部電極膜は、例えば、Ｐｔ、Ｉｒ、ＩｒＯ２、ＳＲＯ（Strontium Ruthenium Oxide）、Ｒｕ、ＲｕＯ２等のいずれかが含まれる材料を用いて形成され得る。強誘電体膜は、例えば、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＰＺＬＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）等の材料を用いて形成され得る。ハードマスクは、例えば、Ａｌ２Ｏ３、ＴｉＡｌＮ、ＴＥＯＳ等の材料を用いて形成され得る。第２の反応防止膜は、酸素の拡散を防止する目的で形成される。
【００２１】
次に、ハードマスク膜はパターニングされ、マスクとして、例えば、ＡｒＣｌ、ＣＦ４等を用いた反応性イオンエッチング（ＲＩＥ）を行い、上部膜３５、上部電極３４、強誘電体膜３３、下部電極３２、及び反応防止膜３１を有する強誘電体キャパシタ３０が形成される。
【００２２】
次に、強誘電体キャパシタ３０、第１の層間絶縁膜２５及び第２のコンタクトプラグ２９上に、水素バリア膜３７を、例えば、スパッタリング法、ＡＬＤ（Atomic Layer Deposition）法等で形成する。水素バリア膜３７は、例えば、Ａｌ２Ｏ３、ＳｉＮ等の材料を用いて形成され、強誘電体膜３３に対する水素ダメージを抑制する効果を有する。
【００２３】
図２（ｂ）に示すように、水素バリア膜３７の上に、第２の層間絶縁膜３９を形成する。第２の層間絶縁膜３９は、例えば、ＢＰＳＧあるいは上述した方法によるＴＥＯＳ等の材料を用いて形成され得る。第２の層間絶縁膜３９は、次工程のエッチングバック工程で、強誘電体キャパシタ３０の上面ではほとんど除去され、第２のコンタクトプラグ２９上では、強誘電体キャパシタ３０の側面の下端面よりも高い位置まで残されるように、膜厚が調整される。
【００２４】
図３（ａ）に示すように、第２の層間絶縁膜３９は、ＲＩＥ等によりエッチングバックされ、第２の層間絶縁膜３９は強誘電体キャパシタ３０の側面近傍に、強誘電体キャパシタ３０の側面の下端面よりも高い位置まで残される。強誘電体キャパシタ３０の上面及び上面側の側面近傍の第２の層間絶縁膜３９は、ほとんど除去される。このとき、水素バリア膜３７のほとんどは、エッチングバックされずに残されている。
【００２５】
図３（ｂ）に示すように、強誘電体キャパシタ３０の上面及び側面、第２の層間絶縁膜３９の上に、サイドウォール絶縁膜４１ａを、例えば、Ｐ−ＣＶＤ、ＡＬＤ法を用いて堆積する。サイドウォール絶縁膜４１ａはＳｉＮ、Ａｌ２Ｏ３、ＳｉＯＮ、ＴｉＯ２等のいずれかを含む材料を用いることができる。サイドウォール絶縁膜４１ａの堆積時、強誘電体キャパシタ３０に及ぼされるダメージは、下地にある水素バリア膜３７によって抑制することが可能である。
【００２６】
図４（ａ）に示すように、サイドウォール絶縁膜４１ａは、ＲＩＥ等によりエッチングバックされ、サイドウォール４１が形成される。サイドウォール４１は、上端面が強誘電体キャパシタ３０の上面の水素バリア膜３７のほぼ表面位置にあり、下端面が強誘電体キャパシタ３０の側面の第２の層間絶縁膜３９の上面にあるように形成されている。
【００２７】
図４（ｂ）に示すように、サイドウォール４１等の上に、第３の層間絶縁膜４５を堆積し、ＣＭＰ法等を用いて、第３の層間絶縁膜４５が平坦化された後、第３のコンタクトプラグ５１が自己整合（セルフアライン）的に形成される。つまり、平坦化された第３の層間絶縁膜４５表面に、フォトリソグラフィ法によりパターン化されたマスクを形成し、マスクに基づきコンタクト孔が第３の層間絶縁膜４５、第２の層間絶縁膜３９、及び、水素バリア膜３７を貫いて形成され、このコンタクト孔に、導電性のコンタクトプラグ膜がスパッタ法またはＣＶＤ法等で堆積されて、第２のコンタクトプラグ２９に接続された第３のコンタクトプラグ５１が形成される。フォトリソグラフィ法に基づくコンタクト孔の位置に、多少のずれが生じたとしても、コンタクト孔は、第３の層間絶縁膜４５を貫いて形成されるとき、サイドウォール４１に沿って自己整合的に掘られて行き、サイドウォール４１の下端部からは、第２の層間絶縁膜３９及び水素バリア膜３７の中に、ほぼ垂直方向に形成される。第３の層間絶縁膜４５は、例えば、ＢＰＳＧあるいは上述した方法によるＴＥＯＳ等を用いて形成され得る。第３のコンタクトプラグ５１を構成するコンタクトプラグ膜は、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等の材料を用いて形成され得る。コンタクト孔は、サイドウォール４１に沿って自己整合的に形成されるので、強誘電体キャパシタ３０との接触による上部電極３４と下部電極３２と間のショートのリスクを避けつつ、第２のコンタクトプラグ２９に接続することができる。
【００２８】
図５に示すように、第３のコンタクトプラグ５１が形成された後、ＣＭＰ法等を用いて、第３の層間絶縁膜４５の上側の表面が平坦化され、その後、第３のコンタクトプラグ５１の形成と同様にして、第３の層間絶縁膜４５、水素バリア膜３７、及び、上部膜３５を貫いて、第４のコンタクトプラグ５３が形成される。その後、第３の層間絶縁膜４５の上側の表面はＣＭＰ法等を用いて平坦化され、第３及び第４のコンタクトプラグ５１、５３に接続した配線部５５が形成される。第４のコンタクトプラグ５１を構成するコンタクトプラグ膜は、例えば、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等、配線部５５は、例えば、Ａｌ、Ｗ、及びＣｕ等のいずれかを含む材料を用いて形成され得る。なお、ここでは、第４のコンタクトプラグ５３に対して、第３のコンタクトプラグ５１を先に形成する例を示したが、逆に、第４のコンタクトプラグ５３を先に形成することも可能である。
【００２９】
配線部５５が形成された以降の工程は、通常の半導体装置の製造方法と同等であり、その結果、図１に示すように、半導体装置１が完成する。
【００３０】
上述したように、半導体装置１は、半導体基板１１に形成されたトランジスタ２０、下部電極３２が第１のコンタクトプラグ２８を介してトランジスタ２０と接続され、上部電極３４が第４のコンタクトプラグ５３を介して配線部５５と接続された強誘電体キャパシタ３０、強誘電体キャパシタ３０側面に配設され、下端が強誘電体キャパシタ３０下面より上面側に位置されたサイドウォール４１、及び、サイドウォール４１に接触して、下端を第２のコンタクトプラグ２９を介してトランジスタ２０と接続され、上端を配線部５５とそれぞれ接続された第３のコンタクトプラグ５１を備えている。
【００３１】
その結果、第３のコンタクトプラグ５１は、サイドウォール４１によって自己整合的に形成されるので、第３のコンタクトプラグ５１の強誘電体キャパシタ３０に対する合わせマージンが大きく、第２のコンタクトプラグ２９とより確実に接続することが可能となり、半導体装置１の製造歩留向上等が可能となる。
【００３２】
また、サイドウォール４１は、下端が強誘電体キャパシタ３０の下面と上面の中間位置にあるために、下端が強誘電体キャパシタ３０の下面まで形成された場合に比較して、強誘電体キャパシタ３０の上下中心線からの張り出しが小さくなり、隣接する強誘電体キャパシタ３０との間にできるサイドウォール４１間の距離をより大きく確保できる。サイドウォール４１間の距離は、所定以上に大きく取る必要はないので、隣接する強誘電体キャパシタ３０をより接近して配置することが可能となる。その結果、サイドウォール４１間に形成される第３のコンタクトプラグ５１の必要な幅を確保して良好な抵抗を確保しつつ、セルの占有断面積を相対的に小さくすることが可能となる。すなわち、強誘電体キャパシタ３０等を有するセルの高集積化が可能となる。一方、接近させた分だけ、強誘電体キャパシタ３０の面積を大きくすることにより、信頼性をより高めた半導体装置１を形成するという選択も可能となる。
【実施例２】
【００３３】
本発明の実施例２に係る半導体装置及び半導体装置の製造方法について、図６を参照しながら説明する。図６は半導体装置の構造を模式的に示す断面図である。実施例１の半導体装置１とは、強誘電体キャパシタと配線部との距離が狭められた構造である点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３４】
図６に示すように、半導体装置２は、第２のコンタクトプラグ２９を配線部５５と接続する第３のコンタクトプラグ６１、及び、誘電体キャパシタ３０の上部電極３４を配線部５５と接続する第４のコンタクトプラグ６３のアスペクト比（深さ／開口幅）が実施例１より小さくなるように形成されている。第３の層間絶縁膜４５の厚さが薄く、上部膜３５上部には第３の層間絶縁膜４５はない。なお、第３の層間絶縁膜４５は、上部膜３５上部に薄く残されていてもよい。その他の構成は、実施例１の半導体装置１と同様である。
【００３５】
次に、半導体装置２の製造方法について、図４（ｂ）を参照して説明する。図４（ｂ）に示す第３の層間絶縁膜４５を堆積する工程までは、実施例１の半導体装置１の製造方法と同様である。半導体装置２の第３の層間絶縁膜４５は、半導体装置１に比較して、薄く形成される。第３の層間絶縁膜４５が形成された後は、実施例１の半導体装置１の製造方法とほとんど同様であるが、第３のコンタクトプラグ６１及び第４のコンタクトプラグ６３がそれぞれ形成されるときに、コンタクト孔のアスペクト比が小さくなるので、コンタクト孔の一定形状の確保、コンタクト孔の形成時間、及び、コンタクト孔へのコンタクトプラグ膜の堆積時間等を短縮できる。そして、強誘電体キャパシタ３０上の水素バリア膜３７の上には、第３の層間絶縁膜４５がほとんどないようにＣＭＰ法で平坦化される。以降の工程は、実施例１の半導体装置１と同様にして、半導体装置２が完成する。
【００３６】
上述したように、半導体装置２は、第３のコンタクトプラグ６１及び第４のコンタクトプラグ６３のアスペクト比がより小さく形成されている。その結果、実施例１の半導体装置１と比較して、半導体装置２の製造歩留はより向上され得る。その他の効果は、実施例１の半導体装置１が有する効果と同様である。
【実施例３】
【００３７】
本発明の実施例３に係る半導体装置及び半導体装置の製造方法について、図７を参照しながら説明する。図７は半導体装置の構造を模式的に示す断面図である。実施例１の半導体装置１とは、第２のコンタクトプラグ及び第３のコンタクトプラグが、一体として、一度に形成される点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３８】
図７に示すように、半導体装置３は、サイドウォール４１に接触して、下端をトランジスタ２０と接続され、上端を配線部５５と接続された一体形成の連接コンタクトプラグ７１を有している。連接コンタクトプラグ７１は、実施例１の半導体装置１の第２のコンタクトプラグ２９及び第３のコンタクトプラグ５１を置き換えるものである。その他の構成は、実施例１の半導体装置１と同様である。
【００３９】
次に、半導体装置３の製造方法について、図２（ａ）及び図４（ｂ）を参照して、説明する。図２（ａ）に示す実施例１の半導体装置１で形成された第２のコンタクトプラグ２９は、半導体装置３においては形成されずに、形成予定領域を残した状態で、連接コンタクトプラグ７１の形成工程まで、実施例１の半導体装置１と同様に進める。
【００４０】
図４（ｂ）に示す実施例１の半導体装置１と同様に、フォトリソグラフィ法によりパターン化されたマスクが形成される。マスクに基づきコンタクト孔が第３の層間絶縁膜４５、第２の層間絶縁膜３９、水素バリア膜３７、及び、第１の層間絶縁膜２５を貫いて、このコンタクト孔に、導電性のコンタクトプラグ膜がスパッタ法またはＣＶＤ法等で形成され、トランジスタ２０に接続された連接コンタクトプラグ７１が形成される。連接コンタクトプラグ７１を構成するコンタクトプラグ膜は、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等の材料を用いて形成され得る。サイドウォール４１に沿って自己整合的に掘られて行くので、フォトリソグラフィ法に基づくコンタクト孔の位置に生じた多少のずれは修正され、実施例１の半導体装置１と同様に、サイドウォール４１の下端部からほぼ垂直方向に形成される。コンタクト孔のアスペクト比は大きくなるが、１度の開口により継ぎ目なしに一体形成された連接コンタクトプラグ７１が形成される。以降の工程は、実施例１の半導体装置１と同様にして、半導体装置３が完成する。なお、第４のコンタクトプラグ５３及び連接コンタクトプラグ７１は、実施例１の半導体装置１と同様に、どちらを先に形成してもよい。
【００４１】
上述したように、半導体装置３は、連接コンタクトプラグ７１が、サイドウォール４１に沿って自己整合的に一体形成されている。その結果、実施例１の半導体装置１と比較して、２つのコンタクトプラグを接続するときに見られる合わせずれは発生しない。また、２つのコンタクトプラグの接触部間の接触抵抗の上昇は起こらない。従って、抵抗のより低い、安定した連接コンタクトプラグ７１が、１回の工程により形成される。連接コンタクトプラグ７１の安定化により、半導体装置２の製造歩留はより向上され得る。その他の効果は、実施例１の半導体装置１が有する効果と同様である。
【実施例４】
【００４２】
本発明の実施例４に係る半導体装置及び半導体装置の製造方法について、図８を参照しながら説明する。図８は半導体装置の構造を模式的に示す断面図である。本実施例４の半導体装置は、実施例２の半導体装置２及び実施例３の半導体装置３を組み合わせた構成を有する。なお、実施例１乃至３と同一構成部分には同一の符号を付して、その説明は省略する。
【００４３】
図８に示すように、半導体装置４は、サイドウォール４１に接触して、下端をトランジスタ２０と接続され、上端を配線部５５と接続された連接コンタクトプラグ８１、及び、誘電体キャパシタ３０の上部電極３４を配線部５５と接続する第４のコンタクトプラグ６３がそれぞれ短く形成され、第３の層間絶縁膜４５の厚さが小さく形成されている。その他の構成は、実施例１の半導体装置１と同様である。
【００４４】
次に、半導体装置４の製造方法について、図４（ｂ）を参照して説明する。なお、図４（ｂ）に至るまでの連接コンタクトプラグ８１の形成は、実施例３の半導体装置３で形成された連接コンタクトプラグ７１と同様である。また、実施例２の半導体装置２と同様に、第３の層間絶縁膜４５が薄く形成され、第３の層間絶縁膜４５の中に、実施例３の半導体装置３と同様に、連接コンタクトプラグ８１がサイドウォール４１に沿って自己整合的に一体形成される。以降の工程は、実施例２の半導体装置２と同様にして、半導体装置４が完成する。
【００４５】
上述したように、半導体装置４は、サイドウォール４１に沿って自己整合的に一体形成された連接コンタクトプラグ８１、及び、第４のコンタクトプラグ６３が実施例２の半導体装置２と同様に、それぞれ、より短く形成されている。その結果、実施例３の半導体装置３と比較して、連接コンタクトプラグ８１のアスペクト比はより小さくなるので、コンタクト孔は容易に、すなわち、より高い形状歩留等で、コンタクトプラグ膜の堆積も容易に、すなわち、より高い充填歩留等で形成できる。半導体装置４は、実施例２及び３の半導体装置２、３と比較して、製造歩留はより向上され得る。その他の効果は、実施例１乃至３の半導体装置１乃至３が有する効果と同様である。
【実施例５】
【００４６】
本発明の実施例５に係る半導体装置及び半導体装置の製造方法について、図９を参照しながら説明する。図９は半導体装置の構造を模式的に示す断面図である。本実施例５の半導体装置は、コンタクトプラグと配線部が一体として形成されている点が実施例４とは異なる。なお、実施例１乃至４と同一構成部分には同一の符号を付して、その説明は省略する。
【００４７】
図９に示すように、半導体装置５は、実施例４の半導体装置４における連接コンタクトプラグ８１と配線部５５が置き換えられて、一体形成された連接コンタクトプラグ配線部９１を有している。その他の構成は、実施例４の半導体装置４と同様である。
【００４８】
次に、半導体装置５の製造方法について、図５を参照して説明する。なお、連接コンタクトプラグ配線部９１の形成前に至る工程は、実施例４の半導体装置４における連接コンタクトプラグ８１及び第４のコンタクトプラグ６３の形成前に至る工程と同様である。実施例４の半導体装置４においては、連接コンタクトプラグ８１が先に形成されたが、半導体装置５では、第４のコンタクトプラグ６３が先に形成され、その後、第３の層間絶縁膜４５は、ＣＭＰ法で平坦化され、マスクに基づきコンタクト孔が第３の層間絶縁膜４５、第２の層間絶縁膜３９、水素バリア膜３７、及び、第１の層間絶縁膜２５に形成される（図５を参照）。コンタクト孔は、サイドウォール４１に沿って自己整合的に形成される。このコンタクト孔中及び第３の層間絶縁膜４５上に、導電性のコンタクトプラグ配線膜がスパッタ法またはＣＶＤ法等で形成される。コンタクトプラグ配線膜が形成された以降の工程は、通常の半導体装置の製造方法と同等であり、その結果、半導体装置５が完成する。コンタクトプラグ配線膜は、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等の材料を用いて形成され得る。
【００４９】
上述したように、半導体装置５は、第３のコンタクトプラグと配線部が一体形成された連接コンタクトプラグ配線部９１を有している。半導体装置５は、実施例４の半導体装置４が有する効果を同様に有する他に、実施例１乃至４の半導体装置１乃至４に比較して、連接コンタクトプラグ配線部９１の一体形成による製造工程の短縮が可能となる。
【００５０】
また、本実施例の変形例１として、実施例４の半導体装置４の第４のコンタクトプラグ６３と配線部５５とを一体形成することが可能である。このとき、連接コンタクトプラグ８１は、第４のコンタクトプラグ６３と配線部５５とは別に形成される。
【００５１】
また、本実施例の変形例２、３として、実施例１の半導体装置１の第３のコンタクトプラグ５１及び第４のコンタクトプラグ５３のいずれか一方と配線部５５とを、それぞれ、一体形成することが可能である。
【００５２】
また、本実施例の変形例４、５として、実施例２の半導体装置２の第３のコンタクトプラグ６１及び第４のコンタクトプラグ６３のいずれか一方と配線部５５とを、それぞれ、一体形成することが可能である。
【００５３】
また、本実施例の変形例６、７として、実施例３の半導体装置３の連接コンタクトプラグ７１及び第４のコンタクトプラグ５３のいずれか一方と配線部５５とを、それぞれ、一体形成することが可能である。
【００５４】
上記本実施例の変形例１乃至７において、それぞれ元の実施例の半導体装置が有する効果を同様に有する他に、それぞれ元の実施例の半導体装置に比較して、コンタクトプラグ配線部の一体形成による製造工程の短縮が可能となる。
【００５５】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００５６】
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 半導体基板と、前記半導体基板にソース及びドレインとなる拡散層がそれぞれ形成されたトランジスタと、下部電極、強誘電体膜、及び、上部電極を順に有し、前記下部電極が一方の前記拡散層に接続され、前記上部電極が配線部に接続された強誘電体キャパシタと、前記強誘電体キャパシタの上面から下面に連なる側面に配設され、下端が前記下面より前記上面側に位置されたサイドウォールと、前記サイドウォールに接触して、一端を他方の前記拡散層及び他端を前記配線部とそれぞれ接続されたコンタクトプラグとを備えている半導体装置。
【００５７】
（付記２） 前記コンタクトプラグ及び前記配線部は、同一種の導電体であって、互いに継ぎ目なく形成されている付記１に記載の半導体装置。
【００５８】
（付記３） 半導体基板にそれぞれソース及びドレインとなる拡散層を有するトランジスタを形成し、前記トランジスタを覆うように第１の層間絶縁膜を形成し、一方の前記拡散層と接続する第１のコンタクトプラグを形成し、前記第１の層間絶縁膜上に、強誘電体キャパシタを構成する材料膜を形成する工程と、前記材料膜をエッチング分離して、前記第１のコンタクトプラグと接続された反応防止膜、下部電極、強誘電体膜、上部電極、及び、前記上部膜を、順に有する強誘電体キャパシタを形成する工程と、前記エッチングにより形成された面及び前記上部膜上に反応防止絶縁膜を堆積する工程と、前記反応防止絶縁膜上に第２の層間絶縁膜を堆積する工程と、前記第２の層間絶縁膜をエッチングバックし、前記第２の層間絶縁膜の上面が前記強誘電体キャパシタの側面の最上端よりも下部にあり、且つ、前記強誘電体キャパシタの側面の最下端よりも上部にあるように、前記第２の層間絶縁膜が前記強誘電体キャパシタの側面に残される形状を形成する工程と、前記強誘電体キャパシタ及び前記第２の層間絶縁膜の上にサイドウォール絶縁膜を堆積する工程と、前記サイドウォール絶縁膜をエッチングバックして前記強誘電体キャパシタの側面にサイドウォールを形成する工程と、前記反応防止絶縁膜、前記サイドウォール、及び前記第２の層間絶縁膜の上に、第３の層間絶縁膜を形成する工程と、他方の前記拡散層と接続し、前記第１乃至第３の層間絶縁膜を貫いて、前記サイドウォールと自己整合的に第２のコンタクトプラグを形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例１に係る半導体装置の構造を模式的に示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を工程順に模式的に示す構造断面図。
【図３】本発明の実施例１に係る半導体装置の図２に続く製造方法を工程順に模式的に示す構造断面図。
【図４】本発明の実施例１に係る半導体装置の図３に続く製造方法を工程順に模式的に示す構造断面図。
【図５】本発明の実施例１に係る半導体装置の図４に続く製造方法を工程順に模式的に示す構造断面図。
【図６】本発明の実施例２に係る半導体装置の構造を模式的に示す断面図。
【図７】本発明の実施例３に係る半導体装置の構造を模式的に示す断面図。
【図８】本発明の実施例４に係る半導体装置の構造を模式的に示す断面図。
【図９】本発明の実施例５に係る半導体装置の構造を模式的に示す断面図。
【符号の説明】
【００６０】
１、２、３、４、５ 半導体装置
１１ 半導体基板
１３ 素子分離領域
２０ トランジスタ
２１ 拡散層
２２ ゲート絶縁膜
２３ ゲート電極
２５ 第１の層間絶縁膜
２７ コンタクト反応防止膜
２８ 第１のコンタクトプラグ
２９ 第２のコンタクトプラグ
３０ 強誘電体キャパシタ
３１ 反応防止膜
３２ 下部電極
３３ 強誘電体膜
３４ 上部電極
３５ 上部膜
３７ 水素バリア膜
３９ 第２の層間絶縁膜
４１ サイドウォール
４１ａ サイドウォール絶縁膜
４５ 第３の層間絶縁膜
５１、６１ 第３のコンタクトプラグ
５３、６３ 第４のコンタクトプラグ
５５ 配線部
７１、８１ 連接コンタクトプラグ
９１ 連接コンタクトプラグ配線部
【技術分野】
【０００１】
本発明は、強誘電体キャパシタを有する半導体装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、強誘電体キャパシタを用いて不揮発にデータを記憶する半導体装置（以下、ＦｅＲＡＭ、Ferroelectric Random Access Memory）が知られている。ＦｅＲＡＭの内、チェーン型ＦｅＲＡＭは、トランジスタと強誘電体キャパシタを並列接続したものを、複数個直列接続してセルアレイブロックを構成している。強誘電体キャパシタは、絶縁膜で覆われた半導体基板上に下部電極、強誘電体膜、及び上部電極が積層して形成される。
【０００３】
チェーン型ＦｅＲＡＭは、セルアレイブロック内で隣接するトランジスタの拡散層を共有することにより、また、強誘電体キャパシタにＣＯＰ（Capacitor On Plug）構造を用いることにより単位セルの微細化が見込まれている。ＣＯＰ構造は、トランジスタが形成された半導体基板上の層間絶縁膜にコンタクトプラグを埋め込み、このコンタクトプラグ上に強誘電体キャパシタを形成するものである。
【０００４】
また、セルの微細化を目指す構造として、例えば、強誘電体キャパシタの両側面にそれぞれ側壁絶縁膜（サイドウォール）を形成して、コンタクトプラグがサイドウォールと自己整合的に形成されている半導体装置が開示されている（例えば、特許文献１参照。）。
【０００５】
しかしながら、サイドウォールは、強誘電体キャパシタの上面から下面までの側面を覆うように形成されているために、隣接するサイドウォールとの間の開口は、下面側に行くほど狭められる構造となる。その結果、この開口に形成される電流通路となるコンタクトプラグの幅が小さくなるという問題を有している。
【特許文献１】特開２００４−３１１７０３号公報（第１３頁、図２４）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、自己整合的に形成され、幅の減少を抑制可能なコンタクトプラグを有する半導体装置及び半導体装置の製造方法を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板にソース及びドレインとなる拡散層がそれぞれ形成されたトランジスタと、下部電極、強誘電体膜、及び、上部電極を順に有し、前記下部電極が一方の前記拡散層に接続され、前記上部電極が配線部に接続された強誘電体キャパシタと、前記強誘電体キャパシタの上面から下面に連なる側面に配設され、下端が前記下面より前記上面側に位置されたサイドウォールと、前記サイドウォールに接触して、一端を他方の前記拡散層及び他端を前記配線部とそれぞれ接続されたコンタクトプラグとを備えていること特徴とする。
【０００８】
また、本発明の別態様の半導体装置の製造方法は、半導体基板にそれぞれソース及びドレインとなる拡散層を有するトランジスタを形成し、前記トランジスタを覆うように第１の層間絶縁膜を形成し、前記拡散層とそれぞれ接続する第１及び第２のコンタクトプラグを形成し、前記第１の層間絶縁膜上に、強誘電体キャパシタを構成する材料膜を形成する工程と、前記材料膜の上面を構成するパターニングされた上部膜をマスクとして、前記材料膜をエッチング分離して、前記第１のコンタクトプラグと接続された反応防止膜、下部電極、強誘電体膜、上部電極、及び、前記上部膜を、順に有する強誘電体キャパシタを形成する工程と、前記エッチングにより形成された面及び前記上部膜上に反応防止絶縁膜を堆積する工程と、前記反応防止絶縁膜上に第２の層間絶縁膜を堆積する工程と、前記第２の層間絶縁膜をエッチングバックし、前記第２の層間絶縁膜の上面が前記強誘電体キャパシタの側面の最上端よりも下部にあり、且つ、前記強誘電体キャパシタの側面の最下端よりも上部にあるように、前記第２の層間絶縁膜が前記強誘電体キャパシタの側面に残される形状を形成する工程と、前記強誘電体キャパシタ及び前記第２の層間絶縁膜の上にサイドウォール絶縁膜を堆積する工程と、前記サイドウォール絶縁膜をエッチングバックして前記強誘電体キャパシタの側面にサイドウォールを形成する工程と、前記反応防止絶縁膜、前記サイドウォール、及び前記第２の層間絶縁膜の上に、第３の層間絶縁膜を形成する工程と、前記第２のコンタクトプラグと接続し、前記第３の層間絶縁膜を貫いて、前記サイドウォールと自己整合的に第３のコンタクトプラグを形成する工程とを備えていることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、自己整合的に形成され、幅の減少を抑制可能なコンタクトプラグを有する半導体装置及び半導体装置の製造方法を提供することが可能である。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。
【実施例１】
【００１１】
本発明の実施例１に係る半導体装置及び半導体装置の製造方法について、図１乃至図５を参照しながら説明する。図１は半導体装置の構造を模式的に示す断面図である。図２は、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図３は、図２に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図４は、図３に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。図５は、図４に続く、半導体装置の製造方法を工程順に模式的に示す構造断面図である。
【００１２】
図１に示すように、半導体装置１は、半導体基板１１、半導体基板１１に形成されたトランジスタ２０、反応防止膜３１と下部電極３２と強誘電体膜３３と上部電極３４を順に有し、反応防止膜３１がトランジスタ２０と接続され、上部電極３４が配線部５５と接続された強誘電体キャパシタ３０、強誘電体キャパシタ３０の上面から下面に連なる側面に配設され、下端が強誘電体キャパシタ３０の下面より上面側に位置されたサイドウォール４１、及び、サイドウォール４１に接触して、下端を第２のコンタクトプラグ２９を介してトランジスタ２０と接続され、上端を配線部５５と接続された第３のコンタクトプラグ５１を備えている。
【００１３】
半導体基板１１は、例えば、ｐ型の素子形成領域を有するシリコン基板である。半導体基板１１の表面には、素子形成領域が形成され、素子分離領域１３で分離されている。素子形成領域には、ソースまたはドレインとなるｎ型の拡散層２１が離間して形成され、対をなす拡散層２１の離間した部分の上部にゲート絶縁膜２２を介してゲート電極２３が形成されてトランジスタ２０が構成されている。
【００１４】
強誘電体キャパシタ３０は、下側のトランジスタ２０側から反応防止膜３１、下部電極３２、強誘電体膜３３、上部電極３４、及び、上部膜３５が積層された構造である。反応防止膜３１は、酸素拡散防止の目的で形成された導電性の膜である。反応防止膜３１は、第１のコンタクトプラグ２８を介して、トランジスタ２０の一方の拡散層２１に接続されている。上部電極３４は、第４のコンタクトプラグ５３を介して、配線部５５と接続されている。上部膜３５は、強誘電体キャパシタ３０を加工後に残存しているハードマスクである。上部膜３５はなくてもよい。配線部５５は、第２のコンタクトプラグ２９及び第３のコンタクトプラグ５１を介して、トランジスタ２０の他方の拡散層２１に接続されている。
【００１５】
メモリの単位となるセルは、１つの強誘電体キャパシタ３０と強誘電体キャパシタ３０に接続されるスイッチング機能を有する１つのトランジスタ２０で構成される。第２のコンタクトプラグ２９及び第３のコンタクトプラグ５１は、隣接するセルと共有され、隣接する強誘電体キャパシタ３０に接続され、両方の強誘電体キャパシタ３０の間に形成されている。
【００１６】
強誘電体キャパシタ３０は、反応防止膜３１の下面を除いて、上面及び半導体基板１１に対して垂直もしくは垂直より緩い角度に形成された側面を、強誘電体膜３３に対する水素ダメージを抑制する反応防止絶縁膜である水素バリア膜３７で覆われている。
【００１７】
強誘電体キャパシタ３０の側面には、水素バリア膜３７を介して、絶縁膜からなるサイドウォール４１が形成されている。サイドウォール４１は、上端面が強誘電体キャパシタ３０の上側の水素バリア膜３７のほぼ上面位置にあり、下端面が強誘電体キャパシタ３０の側面の、強誘電体キャパシタ３０の下面よりも上部の位置にあるように形成されている。サイドウォール４１の強誘電体キャパシタ３０に対する反対側の側面は、下端面に近付くほど、強誘電体キャパシタ３０の上下中心線から張り出した形状をなしている。つまり、隣接するサイドウォール４１の側面との間隔は、下端面に近付くほど狭まる形状にある。サイドウォール４１の下端面から下側の水素バリア膜３７までの間には、第２の層間絶縁膜３９が存在する。
【００１８】
第１及び第２のコンタクトプラグ２８、２９は、導電性のコンタクト反応防止膜２７を外側面に有し、第１の層間絶縁膜２５の中に埋め込まれている。第３のコンタクトプラグ５１は、第３の層間絶縁膜４５、第２の層間絶縁膜３９、及び、水素バリア膜３７を貫いて形成され、それぞれの端部を配線部５５及び第２のコンタクトプラグ２９と接続されている。また、第３のコンタクトプラグ５１は、配線部５５の側、すなわち、上側ではほぼ一定の幅乃至テーパ形状を有し、下側中間部のサイドウォール４１に接する位置では、両側のサイドウォール４１の側面の形状に沿って、下がるほど幅が狭められ、サイドウォール４１の下端部より下側は狭まった状態で一定の幅をなし、第２のコンタクトプラグ２９の上端と接続されている。第４のコンタクトプラグ５３は、第３の層間絶縁膜４５、水素バリア膜３７、及び、上部膜３５を貫いて形成されている。
【００１９】
次に、半導体装置１の製造方法について説明する。図２（ａ）に示すように、半導体基板１１上に形成されるトランジスタ２０は、周知の方法で形成される。トランジスタ２０を覆うように第１の層間絶縁膜２５が形成される。この第１の層間絶縁膜２５にコンタクト孔を形成し、コンタクト孔に、まず、導電性のコンタクト反応防止膜２７、続いて、導電性のコンタクトプラグ膜が、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法等で形成される。この後、ＣＭＰ（Chemical Mechanical Polishing）法等で表面が平坦化されて、第１及び第２のコンタクトプラグ２８、２９となる。第１の層間絶縁膜２５は、例えば、ＢＰＳＧ（Boron Phosphorous Silicate Glass）あるいはＤＦ−ＰＥＣＶＤ（Dual Frequency-Plasma Enhanced CVD）法によるＴＥＯＳ(Plasma-Tetra Ethoxy Silane)等を用いて形成され得る。コンタクト反応防止膜２７は、例えば、Ｔｉ及びＴｉＮ等を用いて形成され、コンタクトプラグ膜は、例えば、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等を用いて形成され得る。コンタクト反応防止膜２７は、例えば、コンタクトプラグ膜を構成する金属等が、トランジスタ２０の拡散領域２１に拡散することを防止する目的で形成される。
【００２０】
次に、第１の層間絶縁膜２５並びに第１及び第２のコンタクトプラグ２８、２９上に、強誘電体キャパシタ３０を形成するための材料膜である第２の反応防止膜、下部電極膜、強誘電体膜、上部電極膜、及び、加工マスクとして使用されるハードマスク膜が、順次、堆積される。第２の反応防止膜は、例えば、導電性のＩｒ、ＩｒＯ２、ＴｉＡｌＮ、Ｒｕ、ＲｕＯ２等のいずれかが含まれる材料を用いて形成され得る。下部及び上部電極膜は、例えば、Ｐｔ、Ｉｒ、ＩｒＯ２、ＳＲＯ（Strontium Ruthenium Oxide）、Ｒｕ、ＲｕＯ２等のいずれかが含まれる材料を用いて形成され得る。強誘電体膜は、例えば、ＰＺＴ（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）、ＳＢＴ（ＳｒＢｉ２Ｔａ２Ｏ９）、ＰＺＬＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３）等の材料を用いて形成され得る。ハードマスクは、例えば、Ａｌ２Ｏ３、ＴｉＡｌＮ、ＴＥＯＳ等の材料を用いて形成され得る。第２の反応防止膜は、酸素の拡散を防止する目的で形成される。
【００２１】
次に、ハードマスク膜はパターニングされ、マスクとして、例えば、ＡｒＣｌ、ＣＦ４等を用いた反応性イオンエッチング（ＲＩＥ）を行い、上部膜３５、上部電極３４、強誘電体膜３３、下部電極３２、及び反応防止膜３１を有する強誘電体キャパシタ３０が形成される。
【００２２】
次に、強誘電体キャパシタ３０、第１の層間絶縁膜２５及び第２のコンタクトプラグ２９上に、水素バリア膜３７を、例えば、スパッタリング法、ＡＬＤ（Atomic Layer Deposition）法等で形成する。水素バリア膜３７は、例えば、Ａｌ２Ｏ３、ＳｉＮ等の材料を用いて形成され、強誘電体膜３３に対する水素ダメージを抑制する効果を有する。
【００２３】
図２（ｂ）に示すように、水素バリア膜３７の上に、第２の層間絶縁膜３９を形成する。第２の層間絶縁膜３９は、例えば、ＢＰＳＧあるいは上述した方法によるＴＥＯＳ等の材料を用いて形成され得る。第２の層間絶縁膜３９は、次工程のエッチングバック工程で、強誘電体キャパシタ３０の上面ではほとんど除去され、第２のコンタクトプラグ２９上では、強誘電体キャパシタ３０の側面の下端面よりも高い位置まで残されるように、膜厚が調整される。
【００２４】
図３（ａ）に示すように、第２の層間絶縁膜３９は、ＲＩＥ等によりエッチングバックされ、第２の層間絶縁膜３９は強誘電体キャパシタ３０の側面近傍に、強誘電体キャパシタ３０の側面の下端面よりも高い位置まで残される。強誘電体キャパシタ３０の上面及び上面側の側面近傍の第２の層間絶縁膜３９は、ほとんど除去される。このとき、水素バリア膜３７のほとんどは、エッチングバックされずに残されている。
【００２５】
図３（ｂ）に示すように、強誘電体キャパシタ３０の上面及び側面、第２の層間絶縁膜３９の上に、サイドウォール絶縁膜４１ａを、例えば、Ｐ−ＣＶＤ、ＡＬＤ法を用いて堆積する。サイドウォール絶縁膜４１ａはＳｉＮ、Ａｌ２Ｏ３、ＳｉＯＮ、ＴｉＯ２等のいずれかを含む材料を用いることができる。サイドウォール絶縁膜４１ａの堆積時、強誘電体キャパシタ３０に及ぼされるダメージは、下地にある水素バリア膜３７によって抑制することが可能である。
【００２６】
図４（ａ）に示すように、サイドウォール絶縁膜４１ａは、ＲＩＥ等によりエッチングバックされ、サイドウォール４１が形成される。サイドウォール４１は、上端面が強誘電体キャパシタ３０の上面の水素バリア膜３７のほぼ表面位置にあり、下端面が強誘電体キャパシタ３０の側面の第２の層間絶縁膜３９の上面にあるように形成されている。
【００２７】
図４（ｂ）に示すように、サイドウォール４１等の上に、第３の層間絶縁膜４５を堆積し、ＣＭＰ法等を用いて、第３の層間絶縁膜４５が平坦化された後、第３のコンタクトプラグ５１が自己整合（セルフアライン）的に形成される。つまり、平坦化された第３の層間絶縁膜４５表面に、フォトリソグラフィ法によりパターン化されたマスクを形成し、マスクに基づきコンタクト孔が第３の層間絶縁膜４５、第２の層間絶縁膜３９、及び、水素バリア膜３７を貫いて形成され、このコンタクト孔に、導電性のコンタクトプラグ膜がスパッタ法またはＣＶＤ法等で堆積されて、第２のコンタクトプラグ２９に接続された第３のコンタクトプラグ５１が形成される。フォトリソグラフィ法に基づくコンタクト孔の位置に、多少のずれが生じたとしても、コンタクト孔は、第３の層間絶縁膜４５を貫いて形成されるとき、サイドウォール４１に沿って自己整合的に掘られて行き、サイドウォール４１の下端部からは、第２の層間絶縁膜３９及び水素バリア膜３７の中に、ほぼ垂直方向に形成される。第３の層間絶縁膜４５は、例えば、ＢＰＳＧあるいは上述した方法によるＴＥＯＳ等を用いて形成され得る。第３のコンタクトプラグ５１を構成するコンタクトプラグ膜は、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等の材料を用いて形成され得る。コンタクト孔は、サイドウォール４１に沿って自己整合的に形成されるので、強誘電体キャパシタ３０との接触による上部電極３４と下部電極３２と間のショートのリスクを避けつつ、第２のコンタクトプラグ２９に接続することができる。
【００２８】
図５に示すように、第３のコンタクトプラグ５１が形成された後、ＣＭＰ法等を用いて、第３の層間絶縁膜４５の上側の表面が平坦化され、その後、第３のコンタクトプラグ５１の形成と同様にして、第３の層間絶縁膜４５、水素バリア膜３７、及び、上部膜３５を貫いて、第４のコンタクトプラグ５３が形成される。その後、第３の層間絶縁膜４５の上側の表面はＣＭＰ法等を用いて平坦化され、第３及び第４のコンタクトプラグ５１、５３に接続した配線部５５が形成される。第４のコンタクトプラグ５１を構成するコンタクトプラグ膜は、例えば、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等、配線部５５は、例えば、Ａｌ、Ｗ、及びＣｕ等のいずれかを含む材料を用いて形成され得る。なお、ここでは、第４のコンタクトプラグ５３に対して、第３のコンタクトプラグ５１を先に形成する例を示したが、逆に、第４のコンタクトプラグ５３を先に形成することも可能である。
【００２９】
配線部５５が形成された以降の工程は、通常の半導体装置の製造方法と同等であり、その結果、図１に示すように、半導体装置１が完成する。
【００３０】
上述したように、半導体装置１は、半導体基板１１に形成されたトランジスタ２０、下部電極３２が第１のコンタクトプラグ２８を介してトランジスタ２０と接続され、上部電極３４が第４のコンタクトプラグ５３を介して配線部５５と接続された強誘電体キャパシタ３０、強誘電体キャパシタ３０側面に配設され、下端が強誘電体キャパシタ３０下面より上面側に位置されたサイドウォール４１、及び、サイドウォール４１に接触して、下端を第２のコンタクトプラグ２９を介してトランジスタ２０と接続され、上端を配線部５５とそれぞれ接続された第３のコンタクトプラグ５１を備えている。
【００３１】
その結果、第３のコンタクトプラグ５１は、サイドウォール４１によって自己整合的に形成されるので、第３のコンタクトプラグ５１の強誘電体キャパシタ３０に対する合わせマージンが大きく、第２のコンタクトプラグ２９とより確実に接続することが可能となり、半導体装置１の製造歩留向上等が可能となる。
【００３２】
また、サイドウォール４１は、下端が強誘電体キャパシタ３０の下面と上面の中間位置にあるために、下端が強誘電体キャパシタ３０の下面まで形成された場合に比較して、強誘電体キャパシタ３０の上下中心線からの張り出しが小さくなり、隣接する強誘電体キャパシタ３０との間にできるサイドウォール４１間の距離をより大きく確保できる。サイドウォール４１間の距離は、所定以上に大きく取る必要はないので、隣接する強誘電体キャパシタ３０をより接近して配置することが可能となる。その結果、サイドウォール４１間に形成される第３のコンタクトプラグ５１の必要な幅を確保して良好な抵抗を確保しつつ、セルの占有断面積を相対的に小さくすることが可能となる。すなわち、強誘電体キャパシタ３０等を有するセルの高集積化が可能となる。一方、接近させた分だけ、強誘電体キャパシタ３０の面積を大きくすることにより、信頼性をより高めた半導体装置１を形成するという選択も可能となる。
【実施例２】
【００３３】
本発明の実施例２に係る半導体装置及び半導体装置の製造方法について、図６を参照しながら説明する。図６は半導体装置の構造を模式的に示す断面図である。実施例１の半導体装置１とは、強誘電体キャパシタと配線部との距離が狭められた構造である点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３４】
図６に示すように、半導体装置２は、第２のコンタクトプラグ２９を配線部５５と接続する第３のコンタクトプラグ６１、及び、誘電体キャパシタ３０の上部電極３４を配線部５５と接続する第４のコンタクトプラグ６３のアスペクト比（深さ／開口幅）が実施例１より小さくなるように形成されている。第３の層間絶縁膜４５の厚さが薄く、上部膜３５上部には第３の層間絶縁膜４５はない。なお、第３の層間絶縁膜４５は、上部膜３５上部に薄く残されていてもよい。その他の構成は、実施例１の半導体装置１と同様である。
【００３５】
次に、半導体装置２の製造方法について、図４（ｂ）を参照して説明する。図４（ｂ）に示す第３の層間絶縁膜４５を堆積する工程までは、実施例１の半導体装置１の製造方法と同様である。半導体装置２の第３の層間絶縁膜４５は、半導体装置１に比較して、薄く形成される。第３の層間絶縁膜４５が形成された後は、実施例１の半導体装置１の製造方法とほとんど同様であるが、第３のコンタクトプラグ６１及び第４のコンタクトプラグ６３がそれぞれ形成されるときに、コンタクト孔のアスペクト比が小さくなるので、コンタクト孔の一定形状の確保、コンタクト孔の形成時間、及び、コンタクト孔へのコンタクトプラグ膜の堆積時間等を短縮できる。そして、強誘電体キャパシタ３０上の水素バリア膜３７の上には、第３の層間絶縁膜４５がほとんどないようにＣＭＰ法で平坦化される。以降の工程は、実施例１の半導体装置１と同様にして、半導体装置２が完成する。
【００３６】
上述したように、半導体装置２は、第３のコンタクトプラグ６１及び第４のコンタクトプラグ６３のアスペクト比がより小さく形成されている。その結果、実施例１の半導体装置１と比較して、半導体装置２の製造歩留はより向上され得る。その他の効果は、実施例１の半導体装置１が有する効果と同様である。
【実施例３】
【００３７】
本発明の実施例３に係る半導体装置及び半導体装置の製造方法について、図７を参照しながら説明する。図７は半導体装置の構造を模式的に示す断面図である。実施例１の半導体装置１とは、第２のコンタクトプラグ及び第３のコンタクトプラグが、一体として、一度に形成される点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。
【００３８】
図７に示すように、半導体装置３は、サイドウォール４１に接触して、下端をトランジスタ２０と接続され、上端を配線部５５と接続された一体形成の連接コンタクトプラグ７１を有している。連接コンタクトプラグ７１は、実施例１の半導体装置１の第２のコンタクトプラグ２９及び第３のコンタクトプラグ５１を置き換えるものである。その他の構成は、実施例１の半導体装置１と同様である。
【００３９】
次に、半導体装置３の製造方法について、図２（ａ）及び図４（ｂ）を参照して、説明する。図２（ａ）に示す実施例１の半導体装置１で形成された第２のコンタクトプラグ２９は、半導体装置３においては形成されずに、形成予定領域を残した状態で、連接コンタクトプラグ７１の形成工程まで、実施例１の半導体装置１と同様に進める。
【００４０】
図４（ｂ）に示す実施例１の半導体装置１と同様に、フォトリソグラフィ法によりパターン化されたマスクが形成される。マスクに基づきコンタクト孔が第３の層間絶縁膜４５、第２の層間絶縁膜３９、水素バリア膜３７、及び、第１の層間絶縁膜２５を貫いて、このコンタクト孔に、導電性のコンタクトプラグ膜がスパッタ法またはＣＶＤ法等で形成され、トランジスタ２０に接続された連接コンタクトプラグ７１が形成される。連接コンタクトプラグ７１を構成するコンタクトプラグ膜は、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等の材料を用いて形成され得る。サイドウォール４１に沿って自己整合的に掘られて行くので、フォトリソグラフィ法に基づくコンタクト孔の位置に生じた多少のずれは修正され、実施例１の半導体装置１と同様に、サイドウォール４１の下端部からほぼ垂直方向に形成される。コンタクト孔のアスペクト比は大きくなるが、１度の開口により継ぎ目なしに一体形成された連接コンタクトプラグ７１が形成される。以降の工程は、実施例１の半導体装置１と同様にして、半導体装置３が完成する。なお、第４のコンタクトプラグ５３及び連接コンタクトプラグ７１は、実施例１の半導体装置１と同様に、どちらを先に形成してもよい。
【００４１】
上述したように、半導体装置３は、連接コンタクトプラグ７１が、サイドウォール４１に沿って自己整合的に一体形成されている。その結果、実施例１の半導体装置１と比較して、２つのコンタクトプラグを接続するときに見られる合わせずれは発生しない。また、２つのコンタクトプラグの接触部間の接触抵抗の上昇は起こらない。従って、抵抗のより低い、安定した連接コンタクトプラグ７１が、１回の工程により形成される。連接コンタクトプラグ７１の安定化により、半導体装置２の製造歩留はより向上され得る。その他の効果は、実施例１の半導体装置１が有する効果と同様である。
【実施例４】
【００４２】
本発明の実施例４に係る半導体装置及び半導体装置の製造方法について、図８を参照しながら説明する。図８は半導体装置の構造を模式的に示す断面図である。本実施例４の半導体装置は、実施例２の半導体装置２及び実施例３の半導体装置３を組み合わせた構成を有する。なお、実施例１乃至３と同一構成部分には同一の符号を付して、その説明は省略する。
【００４３】
図８に示すように、半導体装置４は、サイドウォール４１に接触して、下端をトランジスタ２０と接続され、上端を配線部５５と接続された連接コンタクトプラグ８１、及び、誘電体キャパシタ３０の上部電極３４を配線部５５と接続する第４のコンタクトプラグ６３がそれぞれ短く形成され、第３の層間絶縁膜４５の厚さが小さく形成されている。その他の構成は、実施例１の半導体装置１と同様である。
【００４４】
次に、半導体装置４の製造方法について、図４（ｂ）を参照して説明する。なお、図４（ｂ）に至るまでの連接コンタクトプラグ８１の形成は、実施例３の半導体装置３で形成された連接コンタクトプラグ７１と同様である。また、実施例２の半導体装置２と同様に、第３の層間絶縁膜４５が薄く形成され、第３の層間絶縁膜４５の中に、実施例３の半導体装置３と同様に、連接コンタクトプラグ８１がサイドウォール４１に沿って自己整合的に一体形成される。以降の工程は、実施例２の半導体装置２と同様にして、半導体装置４が完成する。
【００４５】
上述したように、半導体装置４は、サイドウォール４１に沿って自己整合的に一体形成された連接コンタクトプラグ８１、及び、第４のコンタクトプラグ６３が実施例２の半導体装置２と同様に、それぞれ、より短く形成されている。その結果、実施例３の半導体装置３と比較して、連接コンタクトプラグ８１のアスペクト比はより小さくなるので、コンタクト孔は容易に、すなわち、より高い形状歩留等で、コンタクトプラグ膜の堆積も容易に、すなわち、より高い充填歩留等で形成できる。半導体装置４は、実施例２及び３の半導体装置２、３と比較して、製造歩留はより向上され得る。その他の効果は、実施例１乃至３の半導体装置１乃至３が有する効果と同様である。
【実施例５】
【００４６】
本発明の実施例５に係る半導体装置及び半導体装置の製造方法について、図９を参照しながら説明する。図９は半導体装置の構造を模式的に示す断面図である。本実施例５の半導体装置は、コンタクトプラグと配線部が一体として形成されている点が実施例４とは異なる。なお、実施例１乃至４と同一構成部分には同一の符号を付して、その説明は省略する。
【００４７】
図９に示すように、半導体装置５は、実施例４の半導体装置４における連接コンタクトプラグ８１と配線部５５が置き換えられて、一体形成された連接コンタクトプラグ配線部９１を有している。その他の構成は、実施例４の半導体装置４と同様である。
【００４８】
次に、半導体装置５の製造方法について、図５を参照して説明する。なお、連接コンタクトプラグ配線部９１の形成前に至る工程は、実施例４の半導体装置４における連接コンタクトプラグ８１及び第４のコンタクトプラグ６３の形成前に至る工程と同様である。実施例４の半導体装置４においては、連接コンタクトプラグ８１が先に形成されたが、半導体装置５では、第４のコンタクトプラグ６３が先に形成され、その後、第３の層間絶縁膜４５は、ＣＭＰ法で平坦化され、マスクに基づきコンタクト孔が第３の層間絶縁膜４５、第２の層間絶縁膜３９、水素バリア膜３７、及び、第１の層間絶縁膜２５に形成される（図５を参照）。コンタクト孔は、サイドウォール４１に沿って自己整合的に形成される。このコンタクト孔中及び第３の層間絶縁膜４５上に、導電性のコンタクトプラグ配線膜がスパッタ法またはＣＶＤ法等で形成される。コンタクトプラグ配線膜が形成された以降の工程は、通常の半導体装置の製造方法と同等であり、その結果、半導体装置５が完成する。コンタクトプラグ配線膜は、Ｗ、Ａｌ−Ｃｕ、及び多結晶シリコン等の材料を用いて形成され得る。
【００４９】
上述したように、半導体装置５は、第３のコンタクトプラグと配線部が一体形成された連接コンタクトプラグ配線部９１を有している。半導体装置５は、実施例４の半導体装置４が有する効果を同様に有する他に、実施例１乃至４の半導体装置１乃至４に比較して、連接コンタクトプラグ配線部９１の一体形成による製造工程の短縮が可能となる。
【００５０】
また、本実施例の変形例１として、実施例４の半導体装置４の第４のコンタクトプラグ６３と配線部５５とを一体形成することが可能である。このとき、連接コンタクトプラグ８１は、第４のコンタクトプラグ６３と配線部５５とは別に形成される。
【００５１】
また、本実施例の変形例２、３として、実施例１の半導体装置１の第３のコンタクトプラグ５１及び第４のコンタクトプラグ５３のいずれか一方と配線部５５とを、それぞれ、一体形成することが可能である。
【００５２】
また、本実施例の変形例４、５として、実施例２の半導体装置２の第３のコンタクトプラグ６１及び第４のコンタクトプラグ６３のいずれか一方と配線部５５とを、それぞれ、一体形成することが可能である。
【００５３】
また、本実施例の変形例６、７として、実施例３の半導体装置３の連接コンタクトプラグ７１及び第４のコンタクトプラグ５３のいずれか一方と配線部５５とを、それぞれ、一体形成することが可能である。
【００５４】
上記本実施例の変形例１乃至７において、それぞれ元の実施例の半導体装置が有する効果を同様に有する他に、それぞれ元の実施例の半導体装置に比較して、コンタクトプラグ配線部の一体形成による製造工程の短縮が可能となる。
【００５５】
本発明は、上述した実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００５６】
本発明は、以下の付記に記載されているような構成が考えられる。
（付記１） 半導体基板と、前記半導体基板にソース及びドレインとなる拡散層がそれぞれ形成されたトランジスタと、下部電極、強誘電体膜、及び、上部電極を順に有し、前記下部電極が一方の前記拡散層に接続され、前記上部電極が配線部に接続された強誘電体キャパシタと、前記強誘電体キャパシタの上面から下面に連なる側面に配設され、下端が前記下面より前記上面側に位置されたサイドウォールと、前記サイドウォールに接触して、一端を他方の前記拡散層及び他端を前記配線部とそれぞれ接続されたコンタクトプラグとを備えている半導体装置。
【００５７】
（付記２） 前記コンタクトプラグ及び前記配線部は、同一種の導電体であって、互いに継ぎ目なく形成されている付記１に記載の半導体装置。
【００５８】
（付記３） 半導体基板にそれぞれソース及びドレインとなる拡散層を有するトランジスタを形成し、前記トランジスタを覆うように第１の層間絶縁膜を形成し、一方の前記拡散層と接続する第１のコンタクトプラグを形成し、前記第１の層間絶縁膜上に、強誘電体キャパシタを構成する材料膜を形成する工程と、前記材料膜をエッチング分離して、前記第１のコンタクトプラグと接続された反応防止膜、下部電極、強誘電体膜、上部電極、及び、前記上部膜を、順に有する強誘電体キャパシタを形成する工程と、前記エッチングにより形成された面及び前記上部膜上に反応防止絶縁膜を堆積する工程と、前記反応防止絶縁膜上に第２の層間絶縁膜を堆積する工程と、前記第２の層間絶縁膜をエッチングバックし、前記第２の層間絶縁膜の上面が前記強誘電体キャパシタの側面の最上端よりも下部にあり、且つ、前記強誘電体キャパシタの側面の最下端よりも上部にあるように、前記第２の層間絶縁膜が前記強誘電体キャパシタの側面に残される形状を形成する工程と、前記強誘電体キャパシタ及び前記第２の層間絶縁膜の上にサイドウォール絶縁膜を堆積する工程と、前記サイドウォール絶縁膜をエッチングバックして前記強誘電体キャパシタの側面にサイドウォールを形成する工程と、前記反応防止絶縁膜、前記サイドウォール、及び前記第２の層間絶縁膜の上に、第３の層間絶縁膜を形成する工程と、他方の前記拡散層と接続し、前記第１乃至第３の層間絶縁膜を貫いて、前記サイドウォールと自己整合的に第２のコンタクトプラグを形成する工程とを備えていることを特徴とする半導体装置の製造方法。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例１に係る半導体装置の構造を模式的に示す断面図。
【図２】本発明の実施例１に係る半導体装置の製造方法を工程順に模式的に示す構造断面図。
【図３】本発明の実施例１に係る半導体装置の図２に続く製造方法を工程順に模式的に示す構造断面図。
【図４】本発明の実施例１に係る半導体装置の図３に続く製造方法を工程順に模式的に示す構造断面図。
【図５】本発明の実施例１に係る半導体装置の図４に続く製造方法を工程順に模式的に示す構造断面図。
【図６】本発明の実施例２に係る半導体装置の構造を模式的に示す断面図。
【図７】本発明の実施例３に係る半導体装置の構造を模式的に示す断面図。
【図８】本発明の実施例４に係る半導体装置の構造を模式的に示す断面図。
【図９】本発明の実施例５に係る半導体装置の構造を模式的に示す断面図。
【符号の説明】
【００６０】
１、２、３、４、５ 半導体装置
１１ 半導体基板
１３ 素子分離領域
２０ トランジスタ
２１ 拡散層
２２ ゲート絶縁膜
２３ ゲート電極
２５ 第１の層間絶縁膜
２７ コンタクト反応防止膜
２８ 第１のコンタクトプラグ
２９ 第２のコンタクトプラグ
３０ 強誘電体キャパシタ
３１ 反応防止膜
３２ 下部電極
３３ 強誘電体膜
３４ 上部電極
３５ 上部膜
３７ 水素バリア膜
３９ 第２の層間絶縁膜
４１ サイドウォール
４１ａ サイドウォール絶縁膜
４５ 第３の層間絶縁膜
５１、６１ 第３のコンタクトプラグ
５３、６３ 第４のコンタクトプラグ
５５ 配線部
７１、８１ 連接コンタクトプラグ
９１ 連接コンタクトプラグ配線部
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板にソース及びドレインとなる拡散層がそれぞれ形成されたトランジスタと、
下部電極、強誘電体膜、及び、上部電極を順に有し、前記下部電極が一方の前記拡散層に接続され、前記上部電極が配線部に接続された強誘電体キャパシタと、
前記強誘電体キャパシタの上面から下面に連なる側面に配設され、下端が前記下面より前記上面側に位置されたサイドウォールと、
前記サイドウォールに接触して、一端を他方の前記拡散層及び他端を前記配線部とそれぞれ接続されたコンタクトプラグと、
を備えていること特徴とする半導体装置。
【請求項２】
前記強誘電体キャパシタは、前記上部電極上に上部膜及び反応防止絶縁膜を有し、前記配線部は、前記反応防止絶縁膜と接触していること特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部は、前記配線部をなす導電体を用いて、前記上部電極と継ぎ目なく接続されていること特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記コンタクトプラグは、前記一端から前記他端まで、同一種の導電体で継ぎ目なく形成されていること特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板にそれぞれソース及びドレインとなる拡散層を有するトランジスタを形成し、前記トランジスタを覆うように第１の層間絶縁膜を形成し、前記拡散層とそれぞれ接続する第１及び第２のコンタクトプラグを形成し、前記第１の層間絶縁膜上に、強誘電体キャパシタを構成する材料膜を形成する工程と、
前記材料膜をエッチング分離して、前記第１のコンタクトプラグと接続された反応防止膜、下部電極、強誘電体膜、上部電極、及び、前記上部膜を、順に有する強誘電体キャパシタを形成する工程と、
前記エッチングにより形成された面及び前記上部膜上に反応防止絶縁膜を堆積する工程と、
前記反応防止絶縁膜上に第２の層間絶縁膜を堆積する工程と、
前記第２の層間絶縁膜をエッチングバックし、前記第２の層間絶縁膜の上面が前記強誘電体キャパシタの側面の最上端よりも下部にあり、且つ、前記強誘電体キャパシタの側面の最下端よりも上部にあるように、前記第２の層間絶縁膜が前記強誘電体キャパシタの側面に残される形状を形成する工程と、
前記強誘電体キャパシタ及び前記第２の層間絶縁膜の上にサイドウォール絶縁膜を堆積する工程と、
前記サイドウォール絶縁膜をエッチングバックして前記強誘電体キャパシタの側面にサイドウォールを形成する工程と、
前記反応防止絶縁膜、前記サイドウォール、及び前記第２の層間絶縁膜の上に、第３の層間絶縁膜を形成する工程と、
前記第２のコンタクトプラグと接続し、前記第３の層間絶縁膜を貫いて、前記サイドウォールと自己整合的に第３のコンタクトプラグを形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【請求項１】
半導体基板と、
前記半導体基板にソース及びドレインとなる拡散層がそれぞれ形成されたトランジスタと、
下部電極、強誘電体膜、及び、上部電極を順に有し、前記下部電極が一方の前記拡散層に接続され、前記上部電極が配線部に接続された強誘電体キャパシタと、
前記強誘電体キャパシタの上面から下面に連なる側面に配設され、下端が前記下面より前記上面側に位置されたサイドウォールと、
前記サイドウォールに接触して、一端を他方の前記拡散層及び他端を前記配線部とそれぞれ接続されたコンタクトプラグと、
を備えていること特徴とする半導体装置。
【請求項２】
前記強誘電体キャパシタは、前記上部電極上に上部膜及び反応防止絶縁膜を有し、前記配線部は、前記反応防止絶縁膜と接触していること特徴とする請求項１に記載の半導体装置。
【請求項３】
前記配線部は、前記配線部をなす導電体を用いて、前記上部電極と継ぎ目なく接続されていること特徴とする請求項１または２に記載の半導体装置。
【請求項４】
前記コンタクトプラグは、前記一端から前記他端まで、同一種の導電体で継ぎ目なく形成されていること特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項５】
半導体基板にそれぞれソース及びドレインとなる拡散層を有するトランジスタを形成し、前記トランジスタを覆うように第１の層間絶縁膜を形成し、前記拡散層とそれぞれ接続する第１及び第２のコンタクトプラグを形成し、前記第１の層間絶縁膜上に、強誘電体キャパシタを構成する材料膜を形成する工程と、
前記材料膜をエッチング分離して、前記第１のコンタクトプラグと接続された反応防止膜、下部電極、強誘電体膜、上部電極、及び、前記上部膜を、順に有する強誘電体キャパシタを形成する工程と、
前記エッチングにより形成された面及び前記上部膜上に反応防止絶縁膜を堆積する工程と、
前記反応防止絶縁膜上に第２の層間絶縁膜を堆積する工程と、
前記第２の層間絶縁膜をエッチングバックし、前記第２の層間絶縁膜の上面が前記強誘電体キャパシタの側面の最上端よりも下部にあり、且つ、前記強誘電体キャパシタの側面の最下端よりも上部にあるように、前記第２の層間絶縁膜が前記強誘電体キャパシタの側面に残される形状を形成する工程と、
前記強誘電体キャパシタ及び前記第２の層間絶縁膜の上にサイドウォール絶縁膜を堆積する工程と、
前記サイドウォール絶縁膜をエッチングバックして前記強誘電体キャパシタの側面にサイドウォールを形成する工程と、
前記反応防止絶縁膜、前記サイドウォール、及び前記第２の層間絶縁膜の上に、第３の層間絶縁膜を形成する工程と、
前記第２のコンタクトプラグと接続し、前記第３の層間絶縁膜を貫いて、前記サイドウォールと自己整合的に第３のコンタクトプラグを形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００８−２０５３００（Ｐ２００８−２０５３００Ａ）
【公開日】平成２０年９月４日（２００８．９．４）
【国際特許分類】
【出願番号】特願２００７−４１２２１（Ｐ２００７−４１２２１）
【出願日】平成１９年２月２１日（２００７．２．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２０年９月４日（２００８．９．４）
【国際特許分類】
【出願日】平成１９年２月２１日（２００７．２．２１）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]