【課題】シームの影響を抑制し、合わせずれが発生しないプラグを形成可能な半導体装置を提供する。
【解決手段】半導体基板１１上のトランジスタ１１を被う層間絶縁膜１９と、層間絶縁膜１９の上にあり、水素の拡散を抑制する層間絶縁膜２０と、層間絶縁膜１９、２０を貫通して底面がトランジスタ１４に接続され、底面及び側面にバリアメタル２４が配設され、バリアメタル２４の内側に耐酸化性のプラグメタル２６が配設され、上面中央部のシームの上端開口部にプラグメタル２６が埋め込まれたプラグ下部電極２２と、プラグ下部電極２２の上面に接して、半導体基板１１の表面に対して約８５度に立った側面を有する強誘電体膜３３と、強誘電体膜３３上に形成され、強誘電体膜３３の側面に連続して立った側面を有する上部電極３５と、層間絶縁膜２０に接触し、強誘電体膜３３及び上部電極３５の側面、上部電極３５の上面に被うバリア絶縁膜３７とを備える。 （もっと読む）

【課題】強誘電体キャパシタを用いた信頼性の高い半導体記憶装置を提供する。
【解決手段】半導体基板１０１と、半導体基板１０１表面部に形成された不純物拡散層１０２と、半導体基板１０１上に形成された層間絶縁膜１０７と、層間絶縁膜１０７を貫通し、上面が層間絶縁膜１０７の上面より高く、層間絶縁膜１０７の上面より高い領域が凸状に形成され、不純物拡散層１０２と接触するコンタクトプラグ１１１と、コンタクトプラグ１１１上及び層間絶縁膜１０７の所定領域上に形成されたキャパシタ下部電極膜１１４と、キャパシタ下部電極膜１１４上に形成された強誘電体膜１１６と、強誘電体膜１１６上に形成されたキャパシタ上部電極膜１１７と、を備える。下部電極１１４ｂ中にグレインはほとんど形成されず、強誘電体膜１１６に含まれる酸素がコンタクトプラグ１１１へ拡散することが防止され、コンタクトプラグの酸化が抑制される。 （もっと読む）

【課題】微細化が進んだ半導体装置の短チャネル効果を防ぎ、特性を向上させることができる半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上に形成された酸化膜と、酸化膜上に形成された単結晶シリコン層と、単結晶シリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極を有する半導体装置であって、単結晶シリコン層はチャネル形成領域、ソース領域、ドレイン領域を有し、チャネル形成領域には、ソース領域、ドレイン領域とは逆の導電型の不純物元素が添加され、チャネル形成領域の不純物元素が添加された領域は、上面から見て主軸がソース領域からドレイン領域にかけて伸びるフィッシュボーン形状を有し、フィッシュボーン形状は単結晶シリコン層の表面から底部にかけて形成され、チャネル形成領域の不純物元素が添加された領域は、空乏層を抑止する機能を有することを特徴としている半導体装置を提供する。 （もっと読む）

【課題】 集積回路デバイスのヒューズ構造を提供する。
【解決手段】 本発明のヒューズ構造は、半導体基板の一部の上に配置された金属含有導電性材料のストリップを含み、ストリップは、第１方向に沿って延伸し、均一な線幅を有する。誘電体層は、導電層を覆う。誘電体層内は、第１ビアと第２ビアを有し、第１インターコネクトと第２インターコネクトをそれぞれ含む。第１インターコネクトは、ストリップ上の第１位置と物理的且つ電気的に接触しており、第２インターコネクトは、ストリップ上の第２位置と物理的且つ電気的に接触している。導電ストリップ上の第１と第２位置は、シリコンを含まない。誘電体層の上方は、第１インターコネクトに電気的に接続された第１配線構造と、第２インターコネクトに電気的に接続された第２配線構造である。 （もっと読む）

誘電率の低い高バンドギャップ材料として機能するオープン・ボリュームを含む選択デバイスを開示する。このオープン・ボリュームは、より非線形で非対称なＩ-Ｖ曲線および向上した整流化挙動を選択デバイス中で実現することができる。この選択デバイスは、たとえば金属-絶縁体-絶縁体-金属（ＭＩＩＭ）デバイスを含むことがある。選択デバイスおよびこうした選択デバイスを含むメモリ・システムを形成するのに様々な方法を使用することができる。メモリ・デバイスおよび電子システムが、こうした選択デバイスを含む。 （もっと読む）

【課題】 隣接するゲート電極間に配置されたシールド電極の電位を安定的に保持し、シールド電極によって近接効果を軽減することが可能な不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】 本発明では、半導体基板１上に互いに隣接して配置された浮遊ゲート１１と制御ゲート１６とを有するゲート電極Ｇ１、Ｇ２間に、ゲート側壁絶縁膜２２を介してシールド電極２５を配置している。そして、このシールド電極２５は、少なくとも一部が金属とシリコンからなるシリサイド層で構成されている。 （もっと読む）

【課題】 メモリセルにおけるショートチャネル効果の抑制と誤書き込みの防止の両方を実現し、不揮発性半導体記憶装置の高性能・低コスト化をはかる。
【解決手段】 半導体基板１０１上に複数の不揮発性メモリセルを配置して構成される不揮発性半導体記憶装置であって、メモリセルは、基板１０１の表面部に離間して設けられたソース・ドレイン領域１２０と、ソース・ドレイン領域１２０の直下の基板１０１内に設けられ、基板１０１よりも誘電率が低い埋め込み絶縁膜１５１と、ソース・ドレイン領域１２０の間に形成されるチャネル領域上に設けられた第１ゲート絶縁膜１０２と、第１ゲート絶縁膜１０２上に設けられた電荷蓄積層１０３と、電荷蓄積層１０３上に設けられた第２ゲート絶縁膜１０４と、第２ゲート絶縁膜１０４上に設けられた制御ゲート電極１０５とを備えた。 （もっと読む）

【課題】本発明は、従来のＳＲＡＭメモリセルでは、Ｐウエル領域の基板へのコンタクトをとるために、拡散層の形を鍵状に曲げる必要があった。このため、対称性が悪く微細化が困難であるという問題があった。
【解決手段】ＳＲＡＭセルを構成するインバータが形成されたＰウエル領域PW1、PW2が２つに分割されてＮウエル領域NW1の両側に配置され、トランジスタを形成する拡散層に曲がりがなく、配置方向が、ウエル境界線やビット線に平行に走るように形成される。アレイの途中には、基板への電源を供給するための領域が、メモリセル３２ローあるいは、６４ロー毎に、ワード線と平行に形成される。 （もっと読む）

【課題】メモリ特性のバラツキを抑制した半導体記憶装置、及びその製造方法を提供する。
【解決手段】半導体記憶装置１００は、強誘電体キャパシタＣとセルトランジスタＴｒを並列に接続したメモリセルＭＣを有するメモリセルアレイ１ａを備える。メモリセルアレイ１ａは、基板１０の上層に設けられた第１導電層３１と、第１導電層３１の上面に形成された強誘電体層３２と、強誘電体層３２の上面に形成された第２導電層３４と、強誘電体層３２と同層に形成されたストッパー層３３とを備える。化学機械研磨によるストッパー層３３の選択比は、化学機械研磨による強誘電体層３２の選択比よりも大きい。 （もっと読む）

【課題】新規な電荷貯蔵フィルム（又は層）のアーキテクチャ、及び先行技術の欠点を克服できるこのアーキテクチャの製造プロセスを提供する。
【解決手段】メモリセルの金属粒子を含む電荷貯蔵層を製造するプロセスであって、前記層が、表面に前記金属粒子を含む有機層からなり、前記プロセスが：金属、半導体又は電気絶縁基板上に、カチオン形態にて少なくとも１つの金属元素を錯化できる基を表面に含む有機層３７をグラフトする工程；前記層を、カチオン形態にて前記金属元素を含む溶液と接触させることによって、前記金属元素を前述の基によって錯化する工程；及び前記錯化金属元素を酸化状態０の金属元素に還元することによって、金属粒子３９を得る工程を含む、プロセス。 （もっと読む）

【課題】半導体ピラーの抵抗の増加を抑制し、積層数を増やすことができる積層型の不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置１において、シリコン基板１１上に積層体ＭＬ１が設けられており、その上に積層体ＭＬ２が設けられている。積層体ＭＬ１においては、それぞれ複数の絶縁膜１５及び電極膜１６が交互に積層され、Ｚ方向に延びる貫通ホール３６の部分３６ａが形成されている。また、積層体ＭＬ２においては、それぞれ複数の絶縁膜１７及び電極膜１８が交互に積層され、貫通ホール３６の部分３６ｂが形成されている。貫通ホール３６の内面上にはメモリ膜４０が形成されおり、貫通ホール３８の内部にはシリコンピラー４２が埋設されている。そして、部分３６ｂの中心軸は部分３６ａの中心軸からずれており、部分３６ｂの下端は部分３６ａの上端よりも下方に位置している。 （もっと読む）

【課題】高い信頼性を有し且つ安価な不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】メモリストリングＭＳは、垂直方向に延びる一対の柱状部３５ａ、それらの下端を連結する連結部３５ｂを有するＵ字状半導体層３５と、柱状部３５ａを取り囲むように形成された電荷蓄積層３４と、柱状部３５ａ及び電荷蓄積層３４を取り囲むように形成された第１〜第４ワード線導電層３２ａ〜３２ｄとを備える。ドレイン側選択トランジスタＳＤＴｒは、柱状部３５ａの上面から上方に延びるドレイン側柱状半導体層４７ａと、ドレイン側柱状半導体層４７ａを取り囲むように形成されたドレイン側ゲート絶縁層４６ａと、ドレイン側柱状半導体層４７ａ及びドレイン側ゲート絶縁層４６ａを取り囲むように形成されたドレイン側導電層４２ａとを備える。ドレイン側柱状半導体層４７ａの実効的不純物濃度は、Ｕ字状半導体層３５の実効的不純物濃度以下である。 （もっと読む）

【課題】周辺トランジスタやメモリセルを構成するｎＭＩＳトランジスタの駆動特性の劣化を抑制することができる半導体装置の製造方法を提供する。
【解決手段】ｎ型の電界効果型トランジスタを含む半導体装置の製造方法において、半導体基板に対してｐ型不純物となる元素を有するｐ型不純物元素含有ガスを含むエッチングガスを用いて、半導体基板に素子分離溝を形成するとともに、素子分離溝の内面に、ｐ型不純物を含む不純物層を形成する素子分離溝形成工程と、素子分離溝内に塗布型絶縁膜を埋め込んで素子分離絶縁膜を形成する素子分離絶縁膜形成工程と、を含む。 （もっと読む）

【課題】電圧印加により電気抵抗値が変化する抵抗変化材料を利用した不揮発性メモリー装置のメモリー素子及び、メモリー素子の製造方法を提供する。
【解決手段】活性層３，４の両面に電極１，５を形成した抵抗変化メモリー素子において、活性層３，４が１２ＣａＯ・７Ａｌ_２Ｏ_３酸化膜／１２ＣａＯ・７Ａｌ_２Ｏ_３：ｅの積層構造からなる二層膜である（ここで、「１２ＣａＯ・７Ａｌ_２Ｏ_３：ｅ」は、１２ＣａＯ・７Ａｌ_２Ｏ_３中のフリー酸素イオンの１０^２０ｃｍ^−３以上、２．３×１０^２１ｃｍ^−３以下を電子で置換したエレクトライド化合物、「１２ＣａＯ・７Ａｌ_２Ｏ_３酸化膜」は、「１２ＣａＯ・７Ａｌ_２Ｏ_３：ｅ」の表面を酸化して形成された膜）。エレクトライド化合物３の表面を酸化することにより二層膜を形成することができる。 （もっと読む）

【課題】ゲート電極に金属を用いた場合におけるメモリセルトランジスタ特性の劣化を防止する。
【解決手段】半導体基板上に形成された複数のメモリセルトランジスタを有する不揮発性半導体記憶装置であって、メモリセルトランジスタは、基板１１上に順に形成されたトンネル絶縁膜１２，電荷蓄積層１３，ブロック絶縁膜１５，及びゲート電極１６を有し、ゲート電極１６は、ブロック絶縁膜１５に接する第１ゲート電極層１６−１と、第１ゲート電極層１６−１上に設けられた第１ゲート電極層１６−１とは異なる材料からなる第２ゲート電極層１６−２との、少なくとも２層が積層された構造であり、第１ゲート電極層１６−１の上面及び下面のゲート長方向の長さは、第２ゲート電極層１６−２の下面のゲート長方向の長さよりも長い。 （もっと読む）

【課題】 ナノチューブまたはナノワイヤを用いて垂直選択ダイオードを形成することにより、従来技術に比べてダイオードを介した電流密度の増加及び整流特性の向上を可能にし、それとともに素子の集積度を更に増加させることのできる抵抗性メモリ素子及びその製造方法を提供する。
【解決手段】本発明の抵抗性メモリ素子は、基板上の第１導電配線１１と、該第１導電配線１１上に位置し、ナノワイヤまたはナノチューブからなる垂直選択ダイオード１２と、該垂直選択ダイオード１２上に位置し、抵抗層１３Ｂを備える抵抗要素１３と、該抵抗要素１３上の第２導電配線１４とを備える。 （もっと読む）

【課題】可変抵抗素子と非オーミック素子とで構成された不揮発性メモリセルの特性の劣化を抑制できる半導体装置を提供すること。
【解決手段】半導体装置は、抵抗値の異なる状態を情報として記憶する不揮発性メモリ素子としての可変抵抗素子７と、可変抵抗素子７に直列に接続された非オーミック素子Ｄとを含む不揮発性メモリセルとを具備し、非オーミック素子Ｄは、第１導電型不純物を含む第１導電型半導体層２と、第１導電型半導体層２上に設けられ、第１導電型不純物を含む絶縁層３と、絶縁層３上に設けられ、第２導電型不純物を含む第２導電型半導体層４とを備えている。 （もっと読む）

【課題】占有面積を縮小させ、信頼性を向上させた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１００は、抵抗変化素子Ｒ及びショットキーダイオードＳＢＤが直列に接続されたメモリ素子ＭＣを複数有する複数のメモリストリングＭＳを備える。メモリストリングＭＳは、積層方向に伸びる柱状層３６と、柱状層３６の側面に形成され且つ抵抗変化素子Ｒとして機能するメモリゲート絶縁層３５と、メモリゲート絶縁層３５を介して柱状層３６を取り囲むように形成された第１〜第４ソース線導電層３３ａ〜３３ｄとを備える。第１〜第４ソース線導電層３３ａ〜３３ｄは、金属にて構成されている。柱状層３６は、第１〜第４ソース線導電層３３ａ〜３３ｄと共にショットキーダイオードＳＢＤを構成する不純物濃度をもつ半導体にて構成されている。 （もっと読む）

【課題】キャパシタを形成する工程において、キャパシタ孔が開孔しないことに起因した不良の問題がなく、また、梁の消失に起因した隣接する下部電極同士の接触の問題がない半導体装置の製造方法を提供する。
【解決手段】キャパシタを形成工程は、犠牲層間絶縁膜２４ａ，ｂに長溝を形成する工程と、前記長溝にカーボン膜８１を埋め込む工程と、前記カーボン膜８１にキャパシタ孔を形成する工程と、前記キャパシタ孔内に下部電極５１を形成する工程と、前記カーボン膜と犠牲層間絶縁膜を除去する工程と、を有する。 （もっと読む）

【課題】高い信頼性を有し且つ安価な不揮発性半導体記憶装置を提供する。
【解決手段】メモリストリングＭＳは、柱状部３５ａを有するＵ字状半導体層３５と、柱状部３５ａの側面を取り囲むように形成されたメモリゲート絶縁層３４と、メモリゲート絶縁層３４を取り囲むように形成されたワード線導電層３２ａ〜３２ｄとを備える。ドレイン側選択トランジスタＳＤＴｒは、柱状部３５ａの上面から上方に延びるドレイン側柱状半導体層５７ａと、ドレイン側柱状半導体層５７ａの側面を取り囲むように形成されたドレイン側ゲート絶縁層５６ａと、ドレイン側ゲート絶縁層５６ａを取り囲むように形成されたドレイン側導電層５２ａとを備える。ダミートランジスタＤＴｒは、Ｕ字状半導体層３５とドレイン側柱状半導体層５７ａとの境界を取り囲むように形成されたダミーワード線導電層４１を備える。 （もっと読む）