【課題】電源電圧の供給の停止及び再開を行う構成において、揮発性の記憶装置と不揮発性の記憶装置との間のデータの退避及び復帰の必要のない半導体記憶装置を提供する。
【解決手段】不揮発性の半導体記憶装置とする際、揮発性の記憶装置と不揮発性の記憶装置を分離することなく構成する。具体的に半導体記憶装置には、酸化物半導体を半導体層に有するトランジスタ及び容量素子に接続されたデータ保持部にデータを保持する構成とする。そしてデータ保持部に保持される電位は、電荷をリークすることなくデータの出力が可能なデータ電位保持回路及び電荷をリークすることなくデータ保持部に保持した電位を容量素子を介した容量結合により制御可能なデータ電位制御回路で制御される。 （もっと読む）

【課題】強誘電体膜を薄膜化して低電圧の動作を可能にしつつ、飽和反転電荷量を増大ささせる。
【解決手段】半導体装置は、下部電極４１と、強誘電体膜３６と、上部電極３５とから形成されるキャパシタ４２を有する。強誘電体膜３６は、ＰＺＴから形成され、膜厚方向の中央部分のＴｉの含有量が他の領域の比べて多くなっている。Ｔｉの分布は、膜厚方向の中央から上下の電極３５，４１に向けて減少するような分布である。さらに、Ｓｒなどのドーパント元素の含有量が、下部電極４１との界面で最も多く、上部電極３５に向けて減少する分布を有する。 （もっと読む）

【課題】基板に電圧を印加して基板にダメージを及ぼすことなく、当該基板における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定する。そして、大型基板でも確実なチャッキングに供することを可能とする。
【解決手段】センサ部２は、搭載面１ａの中央部分に設けられた第１のセンサ群１１と、第１のセンサ群１１を囲む第２のセンサ群１２と、第２のセンサ群１２を囲む第３のセンサ群１３とを有する。第１のセンサ群１１は、基板面の中央部分に対応して設けられた１つの静電容量センサ１０ａから、第２のセンサ群１２は、第１のセンサ群１１を同心状に囲む複数の静電容量センサ１０ａから、第３のセンサ群１３は、第２のセンサ群１２を同心状に囲み、搭載面１ａの周縁の近くに設けられた複数の静電容量センサ１０ａを有する。 （もっと読む）

【課題】信頼性が高い記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置の製造方法は、選択素子層、及び、複数の微小導電体が隙間を介して集合し、前記微小導電体間にシリコン酸化物からなる微粒子が分散されたナノマテリアル集合層を積層して積層体を形成する工程と、前記積層体を選択的に除去してピラーを形成する工程と、前記ナノマテリアル集合層における前記ピラーの外周部分を構成する部分に分散された前記微粒子の少なくとも表面を窒化する工程と、前記ピラーの側面に付着した副生成物を、シリコン酸窒化物の溶解速度よりも前記副生成物の溶解速度の方が大きい薬液を用いて除去する工程と、を備える。 （もっと読む）

【課題】ゲート電極中に含まれる不純物の拡散を防止することができ、さらに、ゲート絶縁膜の信頼性及びホットキャリア耐性を向上させることができる半導体装置及びその製造方法を得る。
【解決手段】Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ+型ゲート電極３５を形成する。Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。ゲート酸化膜３６およびＰ+型ゲート電極３５中には窒素がドープされ、窒素ドーピング領域３０が形成される。 （もっと読む）

不揮発性メモリ素子などの電子素子用の方法および装置が記載される。メモリ素子は、２層または３層などの多層の制御誘電体を含む。多層制御誘電体は、酸化アルミニウム、酸化ハフニウム、および／または、酸化ハフニウムアルミニウムのハイブリッド膜などの高ｋ誘電体材料の組み合わせを含む。多層制御誘電体により、単一または多状態（例えば、２ビット、３ビット、または４ビット）動作の実現可能性を備えながら、増大された電荷保持、向上されたメモリプログラム／消去ウィンドウ、改善された信頼性および安定性を含む向上された特性を与える。
（もっと読む）

【課題】電気的特性が良好で信頼性の高い強誘電体キャパシタを有する半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成された層間絶縁膜４０と、層間絶縁膜４０に埋め込まれた導体プラグ４６と、導体プラグ４６上及び層間絶縁膜４０上に形成された上面が平坦な第１の下地導電膜５２と、第１の下地導電膜５２上に形成された強誘電体キャパシタ７２と、を有し、第１の下地導電膜５２中の窒素濃度は、少なくとも導体プラグ４６上の領域において、上面側から内部に向けて徐々に低くなっている。 （もっと読む）

【課題】強誘電体キャパシタを備えた半導体装置とその製造方法において、信頼性を向上させること。
【解決手段】シリコン基板１０と、シリコン基板１０の上方に形成された第１の層間絶縁膜１９と、第１の層間絶縁膜１９の上に形成され、誘電体膜２８を含むキャパシタQとを有し、誘電体膜２８は、該誘電体膜２８の結晶化温度を高める元素を含み、誘電体膜２８は、初期層（第１の層）２８ｂとその上の本体層（第２の層）２８ｃとを有し、初期層２８ｂにおける上記元素の組成比は、本体層２８ｃにおける前記元素の組成比よりも多い半導体装置による。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】ゾルゲル法又はスパッタ法により強誘電体膜等の容量絶縁膜を形成する場合であっても、その配向をより一層揃えることができる半導体装置及びその製造方法を提供する。
【解決手段】下部電極膜の一部であるアモルファス状のＩｒ酸化膜５４を形成した後、その上にＰｔ膜９１を形成する。Ｉｒ酸化膜５４がどの方位にも配向していないため、Ｐｔ膜９１は自己配向し、表面のミラー指数は（１１１）となる。次いで、Ｐｔ膜９１上にＰｔ膜９２を形成する。Ｐｔ膜９２はＰｔ膜９１の配向を引き継ぐため、Ｐｔ膜９２の表面のミラー指数も（１１１）となる。その後、Ｐｔ膜９２上に、スパッタ法により容量絶縁膜５５を形成する。続いて、酸素を含む雰囲気中でＲＴＡを行うことにより、容量絶縁膜５５の全体を柱状晶にする。容量絶縁膜５５を構成する柱状晶は、Ｐｔ膜９２の配向を引き継ぐため、その表面のミラー指数も（１１１）となる。 （もっと読む）

【課題】安定に（１１１）を有する強誘電体膜を有する半導体装置を提供する。
【解決手段】半導体装置は、下部電極と、前記下部電極上に形成されたＰｂ，Ｚｒ，Ｔｉを含む第１の強誘電体層と、前記第１の強誘電体層上に形成され、Ｐｂ，Ｚｒ，Ｔｉを含む第２の強誘電体層と、前記第２の強誘電体層上に形成された上部電極と、を含み、前記第２の強誘電体層のＴｉの組成比は、前記第１の強誘電体層のＴｉの組成比より大きいことを特徴とする。 （もっと読む）

【課題】（１１１）配向した強誘電体膜を有する半導体装置を、配向のばらつきなく製造する。
【解決手段】強誘電体膜を含む半導体装置の製造方法であって、前記強誘電体膜の成膜を、（Ａ）前記半導体装置が形成される被処理基板を保持した前記処理容器中の雰囲気を、第１の雰囲気から第２の雰囲気に切り替える工程と、（Ｂ）前記処理容器中、前記第２の雰囲気中において前記被処理基板上に強誘電体膜を、前記原料ガス供給ラインより供給された有機金属化合物を原料として、有機金属気相堆積法により成膜する工程とにより実行し、前記工程（Ｂ）を、前記工程（Ａ）の後、所定のガス安定化時間の経過後に、前記原料ガスの前記処理容器への供給を開始することで開始し、前記所定のガス安定化時間を、前記雰囲気ガスラインの容積と前記混合／放出部の容積の総和Ｖを、前記雰囲気ガスライン中における前記混合ガスの流量Ｌで除して得られる時間（Ｖ／Ｌ）以上に設定する。 （もっと読む）

【課題】キャパシタ特性の良好なスタック型の強誘電体キャパシタを有する半導体装置の製造方法を提供すること。
【解決手段】チャンバー５３内においてマスク２５を使用して上部電極膜２４、強誘電体膜１９、下部電極膜１８までをエッチングしてキャパシタ４０を形成した後に、下部電極膜１９のエッチング時に比べて副生成物量の付着量が少なくなるようにクリーニングされたチャンバー５３内でキャパシタ側壁をオーバーエッチングし、これにより、キャパシタ４０の底面に対するキャパシタ側壁の角度を、オーバーエッチング前に比べてオーバーエッチング後に大きくする工程を含んでいる。 （もっと読む）

【課題】強誘電体膜、圧電膜等に適用されるジルコン酸チタン酸鉛を有する膜の成膜方法について、成膜時に基板に飛来するパーティクル数を抑制すること。
【解決手段】Pbと(CH₃)₂CHCOCHCOCH(CH₃)₂で示される第１の有機化合物との金属錯体を含む第１の有機金属原料と、Zrと(CH₃)₂CHCOCHCOCH(CH₃)₂で示される第２の有機化合物との金属錯体を含む第２の有機金属原料と、Tiと第３の有機化合物との金属錯体を含む第３の有機金属原料とを含む原料を用いて化学気相成長法により、Pb、Zr、Tiを含む膜を形成することを特徴とする成膜方法。 （もっと読む）

【課題】緻密な保護膜により覆われる強誘電体キャパシタを有する半導体装置の製造方法を提供すること。
【解決手段】半導体基板１の上に下部電極膜１８、強誘電体膜１９及び上部電極膜２０〜２２からなる強誘電体キャパシタＱを形成し、所定条件下でのアニールにより強誘電体膜１９内の構成元素を実質的な透過させず且つ水及び酸素を透過させる厚さを有する第１の保護膜２６を強誘電体キャパシタＱの表面上に形成し、第１の酸素含有雰囲気内の前記所定条件下で第１の保護膜２６をアニールし、第１の保護膜２６の上に第２の保護膜２７を形成する工程と、第２の保護膜２７を第２の酸素雰囲気中でアニールする工程を含む。 （もっと読む）

【課題】強誘電体キャパシタの貴金属下部電極に生じるヒロックを抑制し、ＭＯＣＶＤ法により配向率の高い強誘電体膜を前記下部電極上に形成できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、貴金属膜からなる下部電極膜を形成する工程と、前記貴金属膜が引張応力の状態で、前記下部電極膜の表面を酸化し、貴金属酸化膜を形成する工程と、前記貴金属酸化膜上に、強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極膜を形成する工程とを含む。 （もっと読む）

【課題】有効酸化膜厚及び物理的な厚さを目標厚さに満足させながら素子の動作に要求されるカップリング比を確保する。
【解決手段】半導体基板上に形成されたトンネル絶縁膜;前記トンネル絶縁膜上に形成された第1の導電膜;前記第1の導電膜上に第1のエネルギーバンドギャップを有する第1の高誘電絶縁膜、前記第1のエネルギーバンドギャップより大きい第2のエネルギーバンドギャップを有する第2の高誘電絶縁膜及び前記第2のエネルギーバンドギャップより小さい第3のエネルギーバンドギャップを有する第3の高誘電絶縁膜が積層されて形成された高誘電体膜;及び前記高誘電体膜上に形成された第2の導電膜を含む。 （もっと読む）

【課題】プラズマ処理を行う場合であっても、半導体ウェハ上へのパーティクルの付着を抑制し得る半導体装置の製造方法を提供する。
【解決手段】
不活性ガスより成る第１のガスを反応室内に導入し、プラズマ生成用の高周波電力を印加することにより、第１のガスのプラズマを反応室内に生成し、第１のガスのプラズマが反応室内に存在している状態で、半導体基板を反応室内に搬入する工程と、高周波電力の印加を中断することなく、分子中に水素と窒素とを含む第２のガスを反応室内に導入し、第２のガスのプラズマを半導体基板に照射する工程と、高周波電力の印加を中断することなく、不活性ガスより成る第３のガスを反応室内に導入し、第３のガスのプラズマが反応室内に存在している状態で、半導体基板を反応室内から搬出する工程とを有している。 （もっと読む）

【課題】不揮発性メモリトランジスタの電荷保持特性を向上させる。
【解決手段】半導体基板と導電膜の間には、第１絶縁膜、電荷トラップ膜、第２絶縁膜が形成されている。電荷トラップ膜は水素濃度が低い上部領域と、水素濃度が高い下部領域を有する窒化シリコン膜でなる。このような窒化シリコン膜は、化学気相成長法により、水素を１５ａｔｏｍｉｃ％以上含む窒化シリコン膜を形成し、その上部を窒化することで形成される。この窒化処理は、窒素ガスのプラズマ中に生成された窒素ラジカルで窒化シリコン膜を窒化することで行われる。 （もっと読む）

【課題】リーク電流を抑制するとともに、強誘電体膜と上部電極との間の剥離も防止した強誘電体キャパシタの製造方法、及び強誘電体メモリ装置の製造方法を提供する。
【解決手段】第１電極膜１２ａ上に、有機金属化学気相堆積法によって第１強誘電体材料膜１７ａを形成する工程と、第１強誘電体材料膜１７ａ上に、化学溶液堆積法によって第２強誘電体材料膜の前駆体膜１９を形成する工程と、前駆体膜１９を、ペロブスカイト型の結晶構造にならない温度で加熱し、乾燥・脱脂を行う工程と、前駆体膜１９上に第２電極膜１４ａを形成する工程と、第２電極膜１４ａ及び前駆体膜１９を加熱し、第２電極膜１４ａに対して回復アニール処理を行うと同時に、前駆体膜１９を結晶化しあるいは相転移させることでペロブスカイト型の結晶構造を有する第２強誘電体材料膜１８ａにする工程と、パターニングによって強誘電体キャパシタ３を形成する工程と、を含む。 （もっと読む）