半導体装置の製造方法
【課題】基板に電圧を印加して基板にダメージを及ぼすことなく、当該基板における、大型基板において特に顕在化する複雑な態様の反りの発生部位及び発生状態を容易且つ正確に特定する。そして、大型基板でも確実なチャッキングに供することを可能とする。
【解決手段】センサ部2は、搭載面1aの中央部分に設けられた第1のセンサ群11と、第1のセンサ群11を囲む第2のセンサ群12と、第2のセンサ群12を囲む第3のセンサ群13とを有する。第1のセンサ群11は、基板面の中央部分に対応して設けられた1つの静電容量センサ10aから、第2のセンサ群12は、第1のセンサ群11を同心状に囲む複数の静電容量センサ10aから、第3のセンサ群13は、第2のセンサ群12を同心状に囲み、搭載面1aの周縁の近くに設けられた複数の静電容量センサ10aを有する。
【解決手段】センサ部2は、搭載面1aの中央部分に設けられた第1のセンサ群11と、第1のセンサ群11を囲む第2のセンサ群12と、第2のセンサ群12を囲む第3のセンサ群13とを有する。第1のセンサ群11は、基板面の中央部分に対応して設けられた1つの静電容量センサ10aから、第2のセンサ群12は、第1のセンサ群11を同心状に囲む複数の静電容量センサ10aから、第3のセンサ群13は、第2のセンサ群12を同心状に囲み、搭載面1aの周縁の近くに設けられた複数の静電容量センサ10aを有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、下部電極と上部電極との間に誘電体材料からなるキャパシタ膜が挟持されてなるキャパシタ構造を有する半導体装置の製造方法に関し、特にキャパシタ膜が強誘電体材料からなる強誘電体キャパシタ構造に適用して好適である。
【背景技術】
【0002】
近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタ構造に保持する強誘電体メモリ(FeRAM:Ferro-electricRandomAccessMemory)の開発が進められている。強誘電体メモリは、電源を断っても保持された情報が消失しない不揮発メモリであり、高集積度、高速駆動、高耐久性、及び低消費電力の実現が期待できることから特に注目されている。
【0003】
FeRAMのメモリセルに使用されるキャパシタの構造は、下記の特許文献1〜3に記載されているように、強誘電体膜として例えばSBT膜やPZT膜を用いるとともに、強誘電体膜を下部電極と上部電極とにより挟んだ構造を有している。下部電極としては例えばプラチナ膜が用いられ、また上部電極としては例えばプラチナ膜、酸化イリジウム膜等が用いられている。
【0004】
特許文献1には、強誘電体膜の構成元素の離脱及び相互拡散を抑制するために、強誘電体膜を完全に結晶化する工程からキャパシタ構造の保護膜を成膜する工程までの間に、高温熱処理を行わない手法が開示されている。詳細には、先ず強誘電体であるPZTを材料としてキャパシタ膜を形成した後、RTA(RapidThermalAnnealing)法で結晶化させ
る。続いて、IrOx(0<x<2)を材料として上部電極を形成し、更にRTA法を行い、キャパシタ膜を完全に結晶化させると同時に、上部電極のイリジウム(Ir)をPZT内へ拡散させる。この手法によれば、電極と強誘電体膜との間の相互拡散及び強誘電体膜の構成元素の離脱を防止できる。
【0005】
特許文献2には、スタック型キャパシタ構造の強誘電体膜の結晶性を向上するために、イリジウム膜及び酸化イリジウム膜を積層して下部電極を形成した後、第1のPZT膜を形成し、更に第1のPZT膜より厚い第2のPZT膜を形成する手法が開示されている。
【0006】
特許文献3には、650℃以下の低温で結晶化が促進する強誘電体膜を形成するために、SBTやPZT等の有機金属化合物塗布液にヘテロポリ酸を添加する手法が開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2005−183841号公報
【特許文献2】特開2003−68991号公報
【特許文献3】特開2003−128419号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献1に特に明示されているように、従来のFeRAMの製造方法では、強誘電体材料からなるキャパシタ膜上にIrOx(0<x<2)から上部電極を形成した後、アニール処理を行うことによりイリジウムをキャパシタ膜内に拡散される技術が提案されてい
る。
【0009】
イリジウムがキャパシタ膜へ拡散すると、強誘電体の結晶粒の中(ABO3型ペロブスカイト構造の場合、AサイトやBサイト)へ結合し、キャパシタ構造の反転電化量は高くなり、リーク電流は微増の状態となる。しかしながら、イリジウムが強誘電体の結晶粒に結合しない場合、結晶粒界に溜まって、リークパスを形成し、キャパシタのリーク電流は急増する。それと同時に、上部電極とキャパシタ膜との界面部分(強誘電性なし)は厚くなり、反転電荷量が低下し、抗電界が高くなる。更には、キャパシタ膜に結晶欠陥(空孔)が多く発生していた場合、イリジウムが結晶欠陥を充填し、リーク電流が激増する。その結果、FeRAMの歩留まりが著しく低下するという問題がある。
【0010】
本発明は、上記の課題に鑑みてなされたものであり、キャパシタ構造の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することができる信頼性の高い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明の半導体装置の製造方法は、半導体基板の上方に、下部電極と上部電極とにより誘電体材料からなるキャパシタ膜を挟持してなるキャパシタ構造を備えた半導体装置の製造方法であって、前記キャパシタ構造を形成するに際して、下部電極層を形成する工程と、前記下部電極層上にアモルファス状の誘電体膜を形成する工程と、酸化性雰囲気で前記誘電体膜に第1の熱処理を施し、前記誘電体膜を結晶化する工程と、前記誘電体膜上に、内部にイリジウムを含有する上部電極層を形成する工程と、酸化性雰囲気で前記上部電極層に第2の熱処理を施し、前記上部電極層中のイリジウムを前記誘電体膜の内部に拡散させる工程と、前記上部電極層、前記誘電体膜、及び前記下部電極層をそれぞれ加工して、前記キャパシタ構造を形成する工程とを含み、前記誘電体膜は、ABO3型ペロブスカイト構造の強誘電体材料からなり、前記第1の熱処理は、前記誘電体膜の下層部分が結晶化し、上層部分がアモルファス状を維持するように処理温度を制御する。
【発明の効果】
【0012】
本発明によれば、キャパシタ構造の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することが可能となり、信頼性の高い半導体装置が実現する。
【図面の簡単な説明】
【0013】
【図1A】図1Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図1B】図1Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図1C】図1Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図1D】図1Dは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2A】図2Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2B】図2Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2C】図2Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2D】図2Dは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図3A】図3Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図3B】図3Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図3C】図3Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図4A】図4Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図4B】図4Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図4C】図4Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図5A】図5Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図5B】図5Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図6】図6は、第1の実施形態によるFeRAMのキャパシタ構成を示す概略断面図である。
【図7A】図7Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図7B】図7Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図7C】図7Cは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図7D】図7Dは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8A】図8Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8B】図8Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8C】図8Cは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8D】図8Dは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図9A】図9Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図9B】図9Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図9C】図9Cは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図10A】図10Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図10B】図10Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図11A】図11Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図11B】図11Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図12】図12は、第2の実施形態によるFeRAMのキャパシタ構成を示す概略断面図である。
【図13A】図13Aは、第3の実施形態による実施例1の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図13B】図13Bは、第3の実施形態による実施例2の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図13C】図13Cは、第3の実施形態による実施例3の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図14A】図14Aは、第3の実施形態による実施例4の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図14B】図14Bは、第3の実施形態による実施例5の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図14C】図14Cは、第3の実施形態による実施例6の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図15】図15は、PZT(111)配向強度のピークのX線入射エネルギー依存性を調べた結果を示す特性図である。
【図16】図16は、第3の実施形態による実施例6のFeRAMのキャパシタ構成を示す概略断面図である。
【図17A】図17Aは、Ptからなる下部電極層上に形成した膜厚140nmのPZT膜に、RTA法で553℃で90秒間の熱処理を施した後の様子を示す断面の写真である。
【図17B】図17Bは、Ptからなる下部電極層上に形成した膜厚140nmのPZT膜に、RTA法で573℃で90秒間の熱処理を施した後の様子を示す断面の写真である。
【図18A】図18Aは、各熱処理の温度に起因するキャパシタの断面図への影響を示す概略断面図である。
【図18B】図18Bは、各熱処理の温度に起因するキャパシタの断面図への影響を示す概略断面図である。
【図18C】図18Cは、各熱処理の温度に起因するキャパシタの断面図への影響を示す概略断面図である。
【図19A】図19Aは、熱処理したCSPLZT膜の結晶性を測定した結果を示す特性図である。
【図19B】図19Bは、熱処理したCSPLZT膜の結晶性を測定した結果を示す 特性図である。
【図20A】図20Aは、熱処理したCSPLZT膜の結晶性を測定した結果を示す特性図である。
【図20B】図20Bは、熱処理したCSPLZT膜の結晶性を測定した結果を示す特性図である。
【図21A】図21Aは、CSPLZTの膜厚が120nmの場合の熱処理温度がCSPLZT膜の結晶性へ与える影響を示す特性図である。
【図21B】図21Bは、CSPLZTの膜厚が120nmの場合の熱処理温度がCSPLZT膜の結晶性へ与える影響を示す特性図である。
【図22A】図22Aは、印加電圧を3.0Vとして反転電荷量QSWを測定した結果を示す特性図である。
【図22B】図22Bは、印加電圧を3.0Vとして反転電荷量QSWを測定した結果を示す特性図である。
【図23A】図23Aは、セルキャパシタにおける印加電圧の依存性を示す特性図である。
【図23B】図23Bは、セルキャパシタにおける分極反転の抗電圧Vcを示す特性図である。
【図24A】図24Aは、強誘電体キャパシタ構造(ディスクリート)のリーク電流を測定した結果を示す特性図である。
【図24B】図24Bは、強誘電体キャパシタ構造(セルアレイ)のリーク電流を測定した結果を示す特性図である。
【図25A】図25Aは、強誘電体キャパシタ構造(1T1C型のセルアレイ)における歩留りの測定結果を示す特性図である。
【図25B】図25Bは、強誘電体キャパシタ構造(1T1C型のセルアレイ)における歩留りの測定結果を示す特性図である。
【図26】図26は、PT歩留まりのRET不良(SS&OS)の結果を示す特性図である。
【発明を実施するための形態】
【0014】
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の諸実施形態では、本発明をFeRAMに適用した場合について例示するが、キャパシタ構造に通常の誘電体膜を用いた半導体メモリにも適用可能である。
【0015】
(第1の実施形態)
本実施形態では、強誘電体キャパシタ構造の下部電極及び上部電極の導通を強誘電体キャパシタ構造の上方でとる、いわゆるプレーナ型のFeRAMを例示する。なお、説明の便宜上、FeRAMの構造をその製造方法と共に説明する。
図1A〜図5Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【0016】
先ず、図1Aに示すように、シリコン半導体基板10上に選択トランジスタとして機能するMOSトランジスタ20を形成する。
詳細には、シリコン半導体基板10の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造11を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではBを例えばドーズ量3.0×1013/cm2、加速エネルギー300keVの条件でイオン注入し、ウェル12を形成する。
【0017】
次に、素子活性領域に熱酸化等により膜厚3.0nm程度の薄いゲート絶縁膜13を形成し、ゲート絶縁膜13上にCVD法により膜厚180nm程度の多結晶シリコン膜及び膜厚29nm程度の例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜13をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜13上にゲート電極14をパターン形成する。このとき同時に、ゲート電極14上にはシリコン窒化膜からなるキャップ膜15がパターン形成される。
【0018】
次に、キャップ膜15をマスクとして素子活性領域に不純物、ここではAsを例えばドーズ量5.0×1014/cm2、加速エネルギー10keVの条件でイオン注入し、いわゆるLDD領域16を形成する。
【0019】
次に、全面に例えばシリコン酸化膜をCVD法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極14及びキャップ膜15の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜17を形成する。
【0020】
次に、キャップ膜15及びサイドウォール絶縁膜17をマスクとして素子活性領域に不純物、ここではPをLDD領域16よりも不純物濃度が高くなる条件でイオン注入し、LDD領域16と重畳されるソース/ドレイン領域18を形成して、MOSトランジスタ20を完成させる。
【0021】
続いて、図1Bに示すように、MOSトランジスタ20の保護膜21及び層間絶縁膜22aを順次形成する。
詳細には、MOSトランジスタ20を覆うように、保護膜21及び層間絶縁膜22aを順次堆積する。ここで、保護膜21としては、シリコン酸化膜を材料とし、CVD法により膜厚20nm程度に堆積する。層間絶縁膜22aとしては、例えばプラズマSiO膜(膜厚20nm程度)、プラズマSiN膜(膜厚80nm程度)及びプラズマTEOS膜(膜厚1000nm程度)を順次成膜した積層構造を形成し、積層後、CMPにより膜厚が700nm程度となるまで研磨する。
【0022】
続いて、図1Cに示すように、層間絶縁膜22b及び保護膜23を順次形成する。なお、図1C以下の各図では、図示の便宜上、層間絶縁膜22aから上部の構成のみを示し、シリコン半導体基板10やMOSトランジスタ20等の図示を省略する。
詳細には、先ず、層間絶縁膜22a上に例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚100nm程度に堆積し、層間絶縁膜22bを形成する。その後、層間絶縁膜22bをアニール処理する。このアニール処理の条件としては、N2ガスを20リットル/分の流量で供給しながら、例えば650℃で20分間〜45分間実行する。
【0023】
次に、層間絶縁膜22b上に、後述する強誘電体キャパシタ構造の密着膜として機能するとともに、強誘電体膜への水素・水の浸入を防止するための保護膜23を形成する。保護膜23としては、アルミナ(Al2O3)を材料として、スパッタ法により膜厚20nm〜50nm程度に堆積する。保護膜23としては、アルミナの代わりに、窒化アルミニウム、酸化タンタル、酸化チタン、酸化ジルコニウムなどの膜やこれらの積層構造としても良い。その後、強誘電体キャパシタ構造の下部電極の結晶性を向上させるために、保護膜23をアニール処理する。このアニール処理の条件としては、O2ガスを2リットル/分の流量で供給しながら、例えば650℃で30秒間〜120秒間、例えば60秒間実行する。
【0024】
続いて、図1Dに示すように、下部電極層24、強誘電体膜25及び上部電極層26を順次形成する。
詳細には、先ず、スパッタ法により例えば膜厚が150nm〜200nm程度、ここでは150nm程度にPt膜を堆積し、下部電極層24を形成する。Pt(111)の結晶性向上するために、例えば基板温度350℃以上、0.3kWの高温低パワーで成膜することが望ましい。なお、下部電極層24の材料としては、Ptの代わりにIr、Ru、Rh、Re、Os、Pd、これらの酸化物、及びSrRuO3、その他の導電性酸化物やこれらの積層構造としても良い。
【0025】
次に、下部電極層24の全面に、例えばスパッタ法により、第1の強誘電体膜25aを形成する。第1の強誘電体膜25aは、ABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚70nm〜250nm程度、ここでは120nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0026】
第1の強誘電体膜25aの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
また、強誘電体材料の他に、酸化Zr、Pb系材料等の高誘電体材料を堆積しても良い。
【0027】
次に、第1の強誘電体膜25aの全面に、例えばスパッタ法により、アモルファス状態の第2の強誘電体膜25bを形成する。第2の強誘電体膜25bは、Aサイト及びBサイトの少なくとも一方にIr元素を含むABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚1nm〜30nm程度、ここでは20nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0028】
強誘電体膜25bの膜厚は、厚すぎるとキャパシタ構造のスイッチング電荷量が低下し易くなるため、30nm以下が望ましく、ここでは20nm程度とする。また、Ir元素の含有量は0.01〜3.00%程度が望ましい。Ir元素の含有量が多くなると、その後の熱処理より、第2の強誘電体膜25b中の結晶粒界に蓄積されてしまい、キャパシタ構造のリークパスが形成される。ここでは、1%程度のIrを添加するPZTターゲットを用いて、第2の強誘電体膜25bを形成することが望ましい。
【0029】
Irを添加する第2の強誘電体膜25bの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
【0030】
次に、第2の強誘電体膜25bを熱処理する。ここではRTA(Rapid Thermal Annealing)法により、酸化性雰囲気、ここでは酸素を含む雰囲気(不活性ガスと酸素の混合雰囲気)中にて熱処理を行う。例えば、熱処理温度を550℃〜800℃、ここでは例えば580℃とし、流量50sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を30秒間〜120秒間、ここでは60秒間とする。適切な熱処理温度は、強誘電体材料の種類により異なる。例えば、PZTや微量添加するPZTの熱処理温度は600℃以下、BLTは700℃以下、SBTは800℃以下が望ましい。
【0031】
この熱処理により、第2の強誘電体膜25bが結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜25a内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜25a及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
【0032】
次に、例えばスパッタ法又はMOCVD法により、例えば膜厚が10nm〜100nm程度、ここでは50nm程度のIrOx膜(0<x<2)26aと、膜厚が100nm〜300nm程度のIrOy膜(0<y≦2)26bを逐次堆積し、上部電極層26を形成する。この際、続く諸工程によるキャパシタ構造の劣化を抑えるために、IrOy膜26bの酸素の組成比Yを、IrOx膜26aの酸素の組成比Xよりも高くなるようにする。IrOy膜26bを、IrO2の化学量論組成に近い組成に形成することにより、水素に対して触媒作用を生じることがなく、強誘電体膜が水素ラジカルにより還元されてしまう問題が抑制され、キャパシタ構造の水素耐性が向上する。なお、上部電極層26の材料として、イリジウム酸化物の代わりに、Irや、Ru、Rh、Re、Os、Pd、これらの酸化物、及びSrRuO3等の導電性酸化物やこれらの積層構造としても良い。
【0033】
続いて、図2Aに示すように、上部電極31をパターン形成する。
詳細には、半導体基板10を背面洗浄した後、上部電極層26をリソグラフィー及びそれに続くドライエッチングにより複数の電極形状に加工して、上部電極31をパターン形成する。
【0034】
続いて、図2Bに示すように、強誘電体膜25を加工する。
詳細には、強誘電体膜25を上部電極31に整合させて、リソグラフィー及びそれに続くドライエッチングにより加工する。この強誘電体膜25のパターニングの後に、強誘電体膜25をアニール処理して当該強誘電体膜25の機能回復を図る。
【0035】
続いて、図2Cに示すように、強誘電体膜25への水素・水の浸入を防止するための保護膜27を形成する。
詳細には、強誘電体膜25及び上部電極31を覆うように下部電極層24上に、アルミナ(Al2O3)を材料として、スパッタ法により膜厚50nm程度に堆積し、保護膜27を形成する。その後、保護膜27をアニール処理する。
【0036】
続いて、図2Dに示すように、保護膜27と共に下部電極層24を加工し、強誘電体キャパシタ構造30を完成させる。
詳細には、保護膜27及び下部電極層24を、加工された強誘電体膜25に整合させて下部電極層24が強誘電体膜25よりも大きいサイズに残るように、リソグラフィー及びそれに続くドライエッチングにより加工し、下部電極32をパターン形成する。これにより、下部電極32上に強誘電体膜25、上部電極31が順次積層され、強誘電体膜25を介して下部電極32と上部電極31とが容量結合する強誘電体キャパシタ構造30を完成させる。このとき同時に、上部電極31の上面から上部電極31及び強誘電体膜25の側面、下部電極層24の上面にかけて覆うように保護膜27が残る。その後、保護膜27をアニール処理する。
【0037】
本実施形態による強誘電体キャパシタ構造30では、強誘電体膜25は、その内部にイリジウムを含有しており、上層領域から下層領域へ向かうほどイリジウム濃度が低くなるイリジウム濃度分布を有している。
詳細には、図6に示すように、強誘電体膜25の上層領域、即ち第2の強誘電体膜25bの部分が均一な高いイリジウム濃度であるとともに、強誘電体膜25の下層領域、即ち第1の強誘電体膜25aの部分が下方へ向かうほどイリジウム濃度が低くなる、イリジウム濃度分布が形成されている。
【0038】
続いて、図3Aに示すように、保護膜28を形成する。
詳細には、強誘電体キャパシタ構造30の全面を覆うように、アルミナ(Al2O3)を材料として、スパッタ法により膜厚20nm〜50nm程度に堆積し、保護膜28を形成する。その後、保護膜28をアニール処理する。
【0039】
続いて、図3Bに示すように、層間絶縁膜33を成膜する。
詳細には、強誘電体キャパシタ構造30を保護膜27,28を介して覆うように、層間絶縁膜33を形成する。ここで、層間絶縁膜33としては、例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚1500nm〜2500nm程度に堆積した後、CMPにより例えば膜厚が1000nm程度となるまで研磨して形成する。CMPの後に、層間絶縁膜33の脱水を目的として、例えばN2Oのプラズマアニール処理を施す。
【0040】
続いて、図3Cに示すように、トランジスタ構造20のソース/ドレイン領域18と接続されるプラグ36を形成する。
詳細には、先ず、ソース/ドレイン領域18をエッチングストッパーとして、当該ソース/ドレイン領域18の表面の一部が露出するまで層間絶縁膜33、保護膜28,27、層間絶縁膜22b,22a、及び保護膜21をリソグラフィー及びそれに続くドライエッチングにより加工し、例えば約0.3μm径のビア孔36aを形成する。
【0041】
次に、ビア孔36aの壁面を覆うように、スパッタ法により例えばTi膜及びTiN膜を膜厚20nm程度及びに膜厚50nm程度に順次堆積して、下地膜(グルー膜)36bを形成する。そして、CVD法によりグルー膜36bを介してビア孔36aを埋め込むように例えばW膜を形成する。その後、CMPにより層間絶縁膜33をストッパーとしてW膜及びグルー膜36bを研磨し、ビア孔36a内をグルー膜36bを介してWで埋め込むプラグ36を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0042】
続いて、図4Aに示すように、ハードマスク37及びレジストマスク38を形成した後、強誘電体キャパシタ構造30へのビア孔34a,35aを形成する。
詳細には、先ず、CVD法により、層間絶縁膜33上にシリコン窒化膜を膜厚100nm程度に堆積し、ハードマスク37を形成する。次に、ハードマスク37上にレジストを塗布し、リソグラフィーにより当該レジストを加工して、開口38a,38bを有するレジストマスク38を形成する。
【0043】
次に、レジストマスク38を用いてハードマスク37をドライエッチングし、ハードマスク37の開口38a,38bに整合する部位に開口37a,37bを形成する。
そして、主にハードマスク37を用い、上部電極31及び下部電極32をそれぞれエッチングストッパーとして、層間絶縁膜33及び保護膜28,27をドライエッチングする。このドライエッチングでは、上部電極31の表面の一部が露出するまで層間絶縁膜33及び保護膜28,27に施す加工と、下部電極32の表面の一部が露出するまで層間絶縁膜33及び保護膜28,27に施す加工とが同時に実行され、それぞれの部位に例えば約0.5μm径のビア孔34a,35aが同時形成される。
【0044】
続いて、図4Bに示すように、レジストマスク38及びハードマスク37を除去する。
詳細には、先ず、残存したレジストマスク38を灰化処理等により除去する。その後、強誘電体キャパシタ構造30の形成後の諸工程により強誘電体キャパシタ構造30の受けたダメージを回復するためのアニール処理を行う。そして、全面異方性エッチング、いわゆるエッチバックにより、ハードマスク37を除去する。
【0045】
続いて、図4Cに示すように、強誘電体キャパシタ構造30と接続されるプラグ34,35を形成する。
詳細には、先ず、ビア孔34a,35aの壁面を覆うように下地膜(グルー膜)34b,35bを形成した後、CVD法によりグルー膜34b,35bを介してビア孔34a,35aを埋め込むようにW膜を形成する。そして、層間絶縁膜33をストッパーとして例えばW膜及びグルー膜34b,35bをCMPにより研磨し、ビア孔34a,35a内をグルー膜34b,35bを介してWで埋め込むプラグ34,35を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0046】
続いて、図5Aに示すように、プラグ34,35,36とそれぞれ接続される第1の配線45を形成する。
詳細には、先ず、層間絶縁膜33上の全面にスパッタ法等によりバリアメタル膜42、配線膜43及びバリアメタル膜44を堆積する。バリアメタル膜42としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜43としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜44としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜43の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0047】
次に、反射防止膜として例えばSiON膜または反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜44、配線膜43及びバリアメタル膜42を配線形状に加工し、プラグ34,35,36とそれぞれ接続される各第1の配線45をパターン形成する。なお、配線膜43としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第1の配線45としてCu配線を形成しても良い。
【0048】
続いて、図5Bに示すように、第1の配線45と接続される第2の配線54を形成する。
詳細には、先ず、第1の配線45を覆うように層間絶縁膜46を形成する。層間絶縁膜46としては、シリコン酸化膜を膜厚700nm程度に成膜し、プラズマTEOS膜を形成して膜厚を全体で1100nm程度とした後に、CMPにより表面を研磨して、膜厚を750nm程度に形成する。
【0049】
次に、第1の配線45と接続されるプラグ47を形成する。
先ず、第1の配線45の表面の一部が露出するまで、層間絶縁膜46をリソグラフィー及びそれに続くドライエッチングにより加工して、例えば約0.25μm径のビア孔47aを形成する。
次に、このビア孔47aの壁面を覆うように下地膜(グルー膜)48を形成した後、CVD法によりグルー膜48を介してビア孔47aを埋め込むようにW膜を形成する。そして、層間絶縁膜46をストッパーとして例えばW膜及びグルー膜48を研磨し、ビア孔47a内をグルー膜48を介してWで埋め込むプラグ47を形成する。
【0050】
次に、プラグ47とそれぞれ接続される第2の配線54を形成する。
先ず、全面にスパッタ法等によりバリアメタル膜51、配線膜52及びバリアメタル膜53を堆積する。バリアメタル膜51としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜52としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜53としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜52の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0051】
次に、反射防止膜として例えばSiON膜又は反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜53、配線膜52及びバリアメタル膜51を配線形状に加工し、第2の配線54をパターン形成する。なお、配線膜52としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第2の配線54としてCu配線を形成しても良い。
【0052】
しかる後、層間絶縁膜や更なる上層配線の形成等の諸工程を経て、本実施形態によるプレーナ型のFeRAMを完成させる。
【0053】
以上説明したように、本実施形態によれば、強誘電体キャパシタ構造30の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することができる、信頼性の高いプレーナ型のFeRAMを実現することができる。
【0054】
(第2の実施形態)
本実施形態では、強誘電体キャパシタ構造の下部電極の導通を強誘電体キャパシタ構造の下方で、上部電極の導通を強誘電体キャパシタ構造の上方でそれぞれとる、いわゆるスタック型のFeRAMを例示する。なお、説明の便宜上、FeRAMの構造をその製造方法と共に説明する。
図7A〜図11Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【0055】
先ず、図7Aに示すように、シリコン半導体基板110上に選択トランジスタとして機能するMOSトランジスタ120を形成する。
詳細には、シリコン半導体基板110の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造111を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではBを例えばドーズ量3.0×1013/cm2、加速エネルギー300keVの条件でイオン注入し、ウェル112を形成する。
【0056】
次に、素子活性領域に熱酸化等により膜厚3.0nm程度の薄いゲート絶縁膜113を形成し、ゲート絶縁膜113上にCVD法により膜厚180nm程度の多結晶シリコン膜及び膜厚29nm程度の例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜113をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜113上にゲート電極114をパターン形成する。このとき同時に、ゲート電極114上にはシリコン窒化膜からなるキャップ膜115がパターン形成される。
【0057】
次に、キャップ膜115をマスクとして素子活性領域に不純物、ここではAsを例えばドーズ量5.0×1014/cm2、加速エネルギー10keVの条件でイオン注入し、いわゆるLDD領域116を形成する。
【0058】
次に、全面に例えばシリコン酸化膜をCVD法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極114及びキャップ膜115の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜117を形成する。
【0059】
次に、キャップ膜115及びサイドウォール絶縁膜117をマスクとして素子活性領域に不純物、ここではPをLDD領域116よりも不純物濃度が高くなる条件でイオン注入し、LDD領域116と重畳されるソース/ドレイン領域118を形成して、MOSトランジスタ120を完成させる。
【0060】
続いて、図7Bに示すように、MOSトランジスタ120の保護膜121、層間絶縁膜122、及び上部絶縁膜123を順次形成する。
詳細には、MOSトランジスタ120を覆うように、保護膜121、層間絶縁膜122、及び上部絶縁膜123aを順次形成する。ここで、保護膜121としては、シリコン酸化膜を材料とし、CVD法により膜厚20nm程度に堆積する。層間絶縁膜122としては、例えばプラズマSiO膜(膜厚20nm程度)、プラズマSiN膜(膜厚80nm程度)及びプラズマTEOS膜(膜厚1000nm程度)を順次成膜した積層構造を形成し、積層後、CMPにより膜厚が700nm程度となるまで研磨する。上部絶縁膜123aとしては、シリコン窒化膜を材料とし、CVD法により膜厚100nm程度に堆積する。
【0061】
続いて、図7Cに示すように、トランジスタ構造120のソース/ドレイン領域118と接続されるプラグ119を形成する。なお、図8C以下の各図では、図示の便宜上、層間絶縁膜122から上部の構成のみを示し、シリコン半導体基板110やMOSトランジスタ120等の図示を省略する。
詳細には、先ず、ソース/ドレイン領域118をエッチングストッパーとして、当該ソース/ドレイン領域118の表面の一部が露出するまで上部絶縁膜123a、層間絶縁膜122、及び保護膜121をリソグラフィー及びそれに続くドライエッチングにより加工し、例えば約0.3μm径のビア孔119aを形成する。
【0062】
次に、ビア孔119aの壁面を覆うように、スパッタ法により例えばTi膜及びTiN膜を膜厚20nm程度及びに膜厚50nm程度に順次堆積して、下地膜(グルー膜)119bを形成する。そして、CVD法によりグルー膜119bを介してビア孔119aを埋め込むように例えばW膜を形成する。その後、CMPにより上部絶縁膜123aをストッパーとしてW膜及びグルー膜119bを研磨し、ビア孔119a内をグルー膜119bを介してWで埋め込むプラグ119を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0063】
続いて、図7Dに示すように、配向性向上膜123b、酸素バリア膜123c、下部電極層124、強誘電体膜125、及び上部電極層126を順次形成する。
【0064】
詳細には、先ず、強誘電体キャパシタ構造の配向性を向上させるため、例えばTiを膜厚20nm程度に堆積した後、N2雰囲気で650℃の急速アニール(RTA)処理によりTiを窒化してTiNとし、導電性の配向性向上膜123bを形成する。
具体的には、半導体基板110とターゲットの間の距離を60mmに設定したスパッタ装置中で、0.15PaのAr雰囲気下、20℃の基板温度で2.6kWのスパッタDCパワーを7秒間供給することにより、強いTi(002)配向のTi膜が得られる。そして、このTi膜にRTA法で窒素雰囲気中、650℃で60秒間の熱処理を行い、(111)配向のTiN膜が得られる。
【0065】
次に、例えばTiAlNを膜厚100nm程度に堆積し、導電性の酸素バリア膜123cを形成する。
具体的には、Ti及びAlの合金化したターゲットを用いた反応性スパッタにより、流量40sccmのArと流量10sccmの窒素との混合雰囲気中、253.3Paの圧力下、400℃の基板温度で、1.0kWのスパッタパワーで100nmの厚さにTiAlNが形成される。
【0066】
次に、スパッタ法により例えば膜厚が100nm程度にIr膜を堆積し、下部電極層124を形成する。
具体的には、Ar雰囲気中、0.11Paの圧力下、500℃の基板温度で、0.5kWのスパッタパワーでIr膜が形成される。なお、下部電極層124としては、Ir膜の代わりに、Pt等の白金族の金属、あるいはPtO,IrOx,SrRuO3等の導電性酸化物を用いても良い。また上記の金属あるいは金属酸化物の積層膜とすることもできる。
【0067】
次に、下部電極層124の全面に、例えばMOCVD法により、第1の強誘電体膜25aを形成する。第1の強誘電体膜25aは、ABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚70nm〜250nm程度、ここでは120nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0068】
MOCVD法の具体例としては、Pb(DPM)2,Zr(dmhd)4,及びTi(O−iOr)2(DPM)2をTHF溶媒中に、いずれも0.3mol/lの濃度で溶解し、Pb,Zr,及びTiの各液体原料を形成する。更にこれらの液体原料を、MOCVD装置の気化器に、流量が0.474ml/分のTHF溶媒と共に、それぞれ0.326ml/分、0.200ml/分、及び0.200ml/分の流量で供給し、気化させることにより、Pb,Zr,及びTiの原料ガスを形成する。
【0069】
更に、MOCVD装置中に、665Pa(5Torr)の圧力下、620℃の基板温度で保持し、このようにして形成されたPb,Zr,及びTiの原料ガスを、MOCVD装置中に対し620秒間作用させる。これにより、下部電極層124上には、所望のPZT膜が例えば100nm程度の膜厚に形成される。
なお、MOCVD法の代わりに、例えばスパッタ法により第1の強誘電体膜25aを形成しても良い。
【0070】
第1の強誘電体膜25aの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
また、強誘電体材料の他に、酸化Zr、Pb系材料等の高誘電体材料を堆積しても良い。
【0071】
次に、第1の強誘電体膜125aの全面に、例えばMOCVD法により、アモルファス状態の第2の強誘電体膜125bを形成する。第2の強誘電体膜125bは、Aサイト及びBサイトの少なくとも一方にIr元素を含むABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚1nm〜30nm程度、ここでは20nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0072】
MOCVD法の具体例としては、鉛(Pb)供給用の有機ソースとして、Pb(DPM)2(Pb(C11H19O2)2)をTHF(Tetra Hydro Furan:C4H8O)液に溶かした材が用いられる。また、ジルコニウム(Zr)供給用の有機ソースとして、Zr(DMHD)4(Zr((C9H15O2)4)をTHF液に溶かした材料が用いられる。チタン(Ti)供給用の有機ソースとして、Ti(O−iPr)2(DPM)2(Ti(C3H7O)2(C11H19O2)2)をTHF液に溶かした材料が用いられる。イリジウム(Ir)供給用の有機ソースとして、Ir(DMP)3(Ir(C11H19O2)3)をTHF液に溶かした材料が用いられる。
【0073】
強誘電体膜125bの膜厚は、厚すぎるとキャパシタ構造のスイッチング電荷量が低下し易くなるため、30nm以下が望ましく、ここでは20nm程度とする。また、Ir元素の含有量は0.01〜3.00%程度が望ましい。Ir元素の含有量が多くなると、その後の熱処理より、第2の強誘電体膜125b中の結晶粒界に蓄積されてしまい、キャパシタ構造のリークパスが形成される。ここでは、1%程度のIrを含有する原料を用いて、第2の強誘電体膜125bを形成することが望ましい。
なお、MOCVD法の代わりに、例えばスパッタ法により第2の強誘電体膜125bを形成しても良い。
【0074】
Irを添加する第2の強誘電体膜125bの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
【0075】
次に、第2の強誘電体膜125bを熱処理する。ここではRTA(Rapid Thermal Annealing)法により、酸化性雰囲気、ここでは酸素を含む雰囲気(不活性ガスと酸素の混合雰囲気)中にて熱処理を行う。例えば、熱処理温度を550℃〜800℃、ここでは例えば580℃とし、流量50sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を30秒間〜120秒間、ここでは60秒間とする。適切な熱処理温度は、強誘電体材料の種類により異なる。例えば、PZTや微量添加するPZTの熱処理温度は600℃以下、BLTは700℃以下、SBTは800℃以下が望ましい。
【0076】
この熱処理により、第2の強誘電体膜125bが結晶化するとともに、第2の強誘電体膜125b中のIrが第1の強誘電体膜125a内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜125a及び第2の強誘電体膜125bにより、キャパシタ膜となる強誘電体膜125が形成される。
【0077】
次に、例えばスパッタ法又はMOCVD法により、例えば膜厚が10nm〜100nm程度、ここでは50nm程度のIrOx膜(0<x<2)126aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0078】
次に、IrOx膜126aが形成された状態で、第2の強誘電体膜125bを熱処理、
ここではRTA(Rapid Thermal Annealing)法により、不活性ガスと酸素の混合雰囲気中にて熱処理を行う。例えば、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を60秒間とする。
【0079】
この熱処理により、第2の強誘電体膜125bが完全に結晶化するとともに、IrOx膜126aのプラズマダメージを回復させることができ、第2の強誘電体膜125b中の酸素欠損が補償される。
【0080】
次に、IrOx膜126a上に膜厚が100nm〜300nm程度のIrOy膜(0<y≦2)126bを堆積する(Ar雰囲気中、0.8Paの圧力下、1.0kWのスパッタパワーで79秒間堆積すると200nmとなる)。この際、続く諸工程によるキャパシタ構造の劣化を抑えるために、IrOy膜126bの酸素の組成比Yを、IrOx膜126aの酸素の組成比Xよりも高くなるようにする。IrOy膜126bを、IrO2の化学量論組成に近い組成に形成することにより、水素に対して触媒作用を生じることがなく、強誘電体膜が水素ラジカルにより還元されてしまう問題が抑制され、キャパシタ構造の水素耐性が向上する。なお、IrOx膜126a及びIrOy膜126bの代わりに、Irや、Ru、Rh、Re、Os、Pd、これらの酸化物、及びSrRuO3等の導電性酸化物やこれらの積層構造としても良い。
【0081】
次に、IrOy膜126b上に、水素バリア膜として機能するIr膜126cを例えばスパッタ法により、Ar雰囲気中、1Paの圧力下、1.0kWのスパッタパワーで100nmの厚さに堆積する。このとき、IrOx膜126a、IrOy膜126b、及びIr膜126cが積層されてなる上部電極層126が形成される。なお、Ir膜126cの代わりに、他にPt膜やSrRuO3膜を形成しても良い。
【0082】
続いて、半導体基板110を背面洗浄した後、図8Aに示すように、TiN膜128及びシリコン酸化膜129を形成する。
詳細には、TiN膜128については、上部電極層126上にスパッタ法等により膜厚200nm程度に堆積形成する。シリコン酸化膜129については、TiN膜128上に、例えばTEOSを用いたCVD法により膜厚1000nm程度に堆積形成する。ここで、TEOS膜の代わりにHDP膜を形成しても良い。なお、シリコン酸化膜129上に更にシリコン窒化膜を形成しても好適である。
【0083】
続いて、図8Bに示すように、レジストマスク101を形成する。
詳細には、シリコン酸化膜129上にレジストを塗布し、このレジストをリソグラフィーにより電極形状に加工して、レジストマスク101を形成する。
【0084】
続いて、図8Cに示すように、シリコン酸化膜129を加工する。
詳細には、レジストマスク101をマスクとしてシリコン酸化膜129をドライエッチングする。このとき、レジストマスク101の電極形状に倣ってシリコン酸化膜129がパターニングされ、ハードマスク129aが形成される。また、レジストマスク101はエッチングされて厚みが減少する。
【0085】
続いて、図8Dに示すように、TiN膜128を加工する。
詳細には、レジストマスク101及びハードマスク129aをマスクとして、TiN膜128をドライエッチングする。このとき、ハードマスク129aの電極形状に倣ってTiN膜128がパターニングされ、ハードマスク128aが形成される。また、レジストマスク101は、当該エッチング中に自身がエッチングされて薄くなる。その後、灰化処理等によりレジストマスク101を除去する。
【0086】
続いて、図9Aに示すように、上部電極層126、キャパシタ膜125、下部電極層124、酸素バリア膜123c、及び配向性向上膜123bを加工する。
詳細には、ハードマスク128a,129aをマスクとし、上部絶縁膜123をエッチングストッパーとして、上部電極層126、キャパシタ膜125、下部電極層124、酸素バリア膜123c、及び配向性向上膜123bをドライエッチングする。このとき、ハードマスク128aの電極形状に倣って、上部電極層126、キャパシタ膜125、下部電極層124、酸素バリア膜123c、及び配向性向上膜123bがパターニングされる。また、ハードマスク129aは、当該エッチング中に自身がエッチングされて薄くなる。その後、ハードマスク129aを全面ドライエッチング(エッチバック)によりエッチング除去する。
【0087】
続いて、図9Bに示すように、強誘電体キャパシタ構造130を完成させる。
詳細には、マスクとして用いられたハードマスク128aをウェットエッチングにより除去する。このとき、下部電極131上にキャパシタ膜125、上部電極132が順次積層され、キャパシタ膜125を介して下部電極131と上部電極132とが容量結合する強誘電体キャパシタ構造130を完成させる。この強誘電体キャパシタ構造130においては、下部電極131が導電性の配向性向上膜123b及び酸素バリア膜123cを介してプラグ119と接続され、当該プラグ119、配向性向上膜123b、及び酸素バリア膜123cを介してソース/ドレイン118と下部電極131とが電気的に接続される。
【0088】
本実施形態による強誘電体キャパシタ構造130では、強誘電体膜125は、その内部にイリジウムを含有しており、上層領域から下層領域へ向かうほどイリジウム濃度が低くなるイリジウム濃度分布を有している。
詳細には、図12に示すように、強誘電体膜125の上層領域、即ち第2の強誘電体膜125bの部分が均一な高いイリジウム濃度であるとともに、強誘電体膜125の下層領域、即ち第1の強誘電体膜125aの部分が下方へ向かうほどイリジウム濃度が低くなる、イリジウム濃度分布が形成されている。
【0089】
続いて、図9Cに示すように、保護膜133及び層間絶縁膜134を形成する。
詳細には、先ず、強誘電体キャパシタ構造130の全面を覆うように、アルミナ(Al2O3)を材料として、スパッタ法により膜厚20nm〜50nm程度に堆積し、保護膜1
33を形成する。その後、保護膜133をアニール処理する。
【0090】
次に、強誘電体キャパシタ構造130を保護膜133を介して覆うように、層間絶縁膜234を形成する。ここで、層間絶縁膜134としては、例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚1500nm〜2500nm程度に堆積した後、CMPにより例えば膜厚が1000nm程度となるまで研磨して形成する。CMPの後に、層間絶縁膜134の脱水を目的として、例えばN2Oのプラズマアニール処理を施す。
【0091】
続いて、図10Aに示すように、強誘電体キャパシタ構造130の上部電極132へのビア孔135aを形成する。
詳細には、リソグラフィー及びそれに続くドライエッチングにより層間絶縁膜134及び保護膜133をパターニングし、上部電極132の表面の一部を露出させるビア孔135aを形成する。
【0092】
続いて、図10Bに示すように、強誘電体キャパシタ構造130との上部電極132と接続されるプラグ135を形成する。
詳細には、先ず、ビア孔135aの壁面を覆うように下地膜(グルー膜)135bを形成した後、CVD法によりグルー膜135bを介してビア孔135aを埋め込むようにW膜を形成する。そして、層間絶縁膜134をストッパーとして例えばW膜及びグルー膜135bをCMPにより研磨し、ビア孔135a内をグルー膜135bを介してWで埋め込むプラグ135を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0093】
続いて、図11Aに示すように、プラグ135とそれぞれ接続される第1の配線145を形成する。
詳細には、先ず、層間絶縁膜134上の全面にスパッタ法等によりバリアメタル膜142、配線膜143及びバリアメタル膜144を堆積する。バリアメタル膜142としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜143としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜144としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜143の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0094】
次に、反射防止膜として例えばSiON膜または反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜144、配線膜143及びバリアメタル膜142を配線形状に加工し、プラグ135と接続される第1の配線145をパターン形成する。なお、配線膜143としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第1の配線145としてCu配線を形成しても良い。
【0095】
続いて、図11Bに示すように、第1の配線145と接続される第2の配線154を形成する。
詳細には、先ず、第1の配線145を覆うように層間絶縁膜146を形成する。層間絶縁膜146としては、シリコン酸化膜を膜厚700nm程度に成膜し、プラズマTEOS膜を形成して膜厚を全体で1100nm程度とした後に、CMPにより表面を研磨して、膜厚を750nm程度に形成する。
【0096】
次に、第1の配線145と接続されるプラグ147を形成する。
第1の配線145の表面の一部が露出するまで、層間絶縁膜146をリソグラフィー及びそれに続くドライエッチングにより加工して、例えば約0.25μm径のビア孔147aを形成する。次に、このビア孔147aの壁面を覆うように下地膜(グルー膜)148を形成した後、CVD法によりグルー膜148を介してビア孔147aを埋め込むようにW膜を形成する。そして、層間絶縁膜146をストッパーとして例えばW膜及びグルー膜148を研磨し、ビア孔147a内をグルー膜148を介してWで埋め込むプラグ147を形成する。
【0097】
次に、プラグ147とそれぞれ接続される第2の配線154を形成する。
先ず、全面にスパッタ法等によりバリアメタル膜151、配線膜152及びバリアメタル膜153を堆積する。バリアメタル膜151としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜152としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜153としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜152の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0098】
次に、反射防止膜として例えばSiON膜または反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜153、配線膜152及びバリアメタル膜151を配線形状に加工し、第2の配線154をパターン形成する。なお、配線膜152としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第2の配線154としてCu配線を形成しても良い。
【0099】
しかる後、層間絶縁膜や更なる上層配線の形成等の諸工程を経て、本実施形態によるスタック型のFeRAMを完成させる。
【0100】
以上説明したように、本実施形態によれば、強誘電体キャパシタ構造130の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することができる、信頼性の高いスタック型のFeRAMを実現することができる。
【0101】
(第3の実施形態)
本実施形態では、第1の実施形態に適用可能な他の諸実施例について説明する。なお、ここでは第1の実施形態をベースにして説明するが、第2の実施形態にも同様に適用することができる。なお、図13A〜図13C,図14A〜図14Cの各図では、図1Dに相当する構成物のみを示す。
【0102】
[実施例1]
図13Aは、実施例1の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず第1の実施形態において、下部電極層24上に、第1の強誘電体膜として、低温、例えば10℃〜100℃、ここでは50℃でスパッタ法により形成し、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。
【0103】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
その後、RTA法で第1の強誘電体膜61及び第2の強誘電体膜25bを結晶化させる。第1の強誘電体膜61及び第2の強誘電体膜25bがPZT膜の場合には、トータルでPZT膜の厚さが150nm程度の場合、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。更にこの熱処理に加えて、700℃〜750℃にて酸素の雰囲気中で、60秒間の熱処理を行うことが望ましい。
【0104】
この熱処理により、第1の強誘電体膜61及び第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様に上部電極層26を形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0105】
[実施例2]
図13Bは、実施例2の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず実施例1と同様に、下部電極層24上に、第1の強誘電体膜として、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。その後、RTA法で第1の強誘電体膜61を結晶化させる。第1の強誘電体膜61がPZT膜の場合には、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。
【0106】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
その後、RTA法で第1の強誘電体膜61及び第2の強誘電体膜25bを結晶化させる。第1の強誘電体膜61及び第2の強誘電体膜25bがPZT膜の場合には、トータルでPZT膜の厚さが150nm程度の場合、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。更にこの熱処理に加えて、700℃〜750℃にて酸素の雰囲気中で、60秒間の熱処理を行うことが望ましい。
【0107】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様に上部電極層26を形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0108】
ここで、異常分散法を用いて、IrがPZTの結晶格子中にドーピングされていることを確認した。異常分散は、X線の振動数が原子の吸収端の振動数に近い状態で共鳴効果により屈折率や散乱能が大きく変化する現象である。即ち、ある物質のX線回折強度を測定する際に、その物質の構成元素の吸収端に近いエネルギーを物質に照射すると、X線回折強度が大きく変化することになる。この現象を利用して、特定ピークの回折強度のエネルギー依存性を調べれば、そのピークの構成元素を明らかにすることができる。
【0109】
IrのPZT膜中へのドーピングを調べるために、IrのLIII吸収端近傍のエネルギーを利用した。なお、LIIIは、Ir原子における電子軌道である。
【0110】
図15に、Ptからなる下部電極層上に積層成膜したPZTをアニール処理した後、PZT(111)配向強度のピークのX線入射エネルギー依存性を調べた結果を示す。
X線として、IrのLIII吸収端近傍の波長を用いた。IrのLIII吸収端エネルギーが11.21eVで強度の低下が大きくなっている。これは、IrがドープされたPZTの結晶格子中にIrが含まれていることを明確に示しており、IrがドープされたPZTは、IrがPZT膜中に単に拡散しているのではなく、IrをPZTの結晶構成元素として含んでいることが判る。即ち、当該PZTが、そのABO3型ペロブスカイト構造のAサイト及びBサイトの少なくとも一方にIr元素を含む結晶構成とされている。
【0111】
[実施例3]
図13Cは、実施例3の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず実施例1と同様に、下部電極層24上に、第1の強誘電体膜として、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。その後、RTA法で第1の強誘電体膜61を結晶化させる。第1の強誘電体膜61がPZT膜の場合には、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。
【0112】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
続いて、第1の実施形態と同様に、膜厚50nm程度のIrOx膜(0<x<2)26aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0113】
その後、RTA法で第2の強誘電体膜25bを結晶化させる。第2の強誘電体膜25bがPZT膜の場合には、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる混合雰囲気中で、熱処理時間を60秒間とする。
【0114】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。更に、IrOx膜26aのプラズマダメージを回復させることができ、第2の強誘電体膜25b中の酸素欠損が補償される。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0115】
[実施例4]
図14Aは、実施例4の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず第1の実施形態と同様に、下部電極層24上に、第1の強誘電体膜として、第1の強誘電体膜25aを形成する。
【0116】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
続いて、第1の実施形態と同様に、膜厚50nm程度のIrOx膜(0<x<2)26aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0117】
その後、RTA法で第2の強誘電体膜25bを結晶化させる。第2の強誘電体膜25bがPZT膜の場合には、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を60秒間とする。
【0118】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜25a内部の結晶粒のAサイトやBサイトに結合する。更に、IrOx膜26aのプラズマダメージを回復させることができ、第2の強誘電体膜25b中の酸素欠損が補償される。ここで、第1の強誘電体膜25a及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0119】
[実施例5]
図14Bは、実施例5の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず実施例1と同様に、下部電極層24上に、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。なお、第1の実施形態と同様に、第1の強誘電体膜25aを形成しても良い。
【0120】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
その後、RTA法で第1の強誘電体膜61及び第2の強誘電体膜25bを結晶化させる。第1の強誘電体膜61及び第2の強誘電体膜25bがPZT膜の場合には、トータルでPZT膜の厚さが150nm程度の場合、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。
【0121】
この熱処理により、第1の強誘電体膜61及び第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
【0122】
続いて、第1の実施形態と同様に、膜厚50nm程度のIrOx膜(0<x<2)26aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0123】
その後、RTA法を行う。第2の強誘電体膜25bがPZT膜の場合には、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を120秒間とする。
【0124】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。更に、IrOx膜26aのプラズマダメージを回復させることができ、第2の強誘電体膜25b中の酸素欠損が補償される。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0125】
[実施例6]
図14Cは、実施例6の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では先ず、下部電極層24上に、キャパシタ膜となる強誘電体膜として、低温、例えば20℃〜100℃、ここでは50℃でスパッタ法により形成し、アモルファス状態の強誘電体膜62を膜厚140nm程度に形成する。
【0126】
続いて、RTA法で熱処理を行う。この熱処理の温度をコントロールし、強誘電体膜62を下部電極層24上の部分(強誘電体膜62の下層部分)では完全に結晶化し、表層がアモルファス状となるようにする。このとき、強誘電体膜62の膜厚は結晶状況に影響を与える。
【0127】
一般的に、強誘電体膜の結晶過程は下部電極上の部分から結晶化が進行する。熱処理温度が高い場合には結晶化速度が速くなる。図17A,図17Bは、Ptからなる下部電極層上に形成した膜厚140nmのPZT膜に、RTA法で553℃及び573℃で90秒間の熱処理を施した後の様子を示す断面の写真である。アニール温度が低いと表面付近で柱状結晶の粒界が見えなくなり、結晶になっていないと思われる。一方、アニール温度が高いと柱状結晶の粒界が明確になっているように見える(膜厚120nmのPZT膜の場合、568℃で90秒間の熱処理を行うと、表面付近で柱状結晶の粒界が見える。)。
【0128】
続いて、強誘電体膜62上に、例えばスパッタ法又はMOCVD法により、膜厚20nm〜80nm程度、ここでは50nm程度のIrOx膜(0<x<2)26cを形成する。ここで、IrOx膜26cのxの値をコントロールするために、流量50〜58sccmの酸素及び流量100sccmのArによる雰囲気中で、半導体基板10に印加するパワーを2.0kWとする。成膜されたIrOx膜26cのxの値は例えば1.4程度となる。
【0129】
続いて、RTA法で熱処理を行う。具体的には、725℃の処理温度、酸化性雰囲気、ここでは酸素を含む雰囲気(流量20sccmの酸素及び流量2000sccmのArによる混合雰囲気)中で、熱処理時間を120秒間とする。
【0130】
この熱処理により、強誘電体膜62が完全に結晶化するとともに、IrOx膜26c中のIrが強誘電体膜62の内部へ拡散する。更に、IrOx膜26cのプラズマダメージが回復され、強誘電体膜62中の酸素欠損が補償される。しかも、強誘電体膜62とIrOx膜26cとの界面は平坦となる(低電圧動作に非常に有利である。)。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0131】
本例による強誘電体キャパシタ構造30では、図16に示すように、強誘電体膜62は、その内部にイリジウムを含有しており、上面から下面へ向かうほどイリジウム濃度が低くなるイリジウム濃度分布を有している。
【0132】
以下、下部電極となるPt層、キャパシタ膜となるアモルファスPZT膜、及び上部電極の一部となるIrOx膜(x=1.4:以下、IrO1.4膜とする)からなる構造体を用いて、本発明のメカニズムを説明する。
【0133】
Pt下部電極層は、(111)面に配向している。その上に、アモルファスPZT膜を150nmに成膜する。その後、RTA法で、流量25sccmの酸素及び流量2000sccmのArによる雰囲気中で90秒間、熱処理を行う。
【0134】
各熱処理の温度に起因するキャパシタの断面図への影響を図18A,図18B,図18Cに示す。
PZT膜の結晶成長は、Pt下部電極層の(111)結晶粒間から成長する。熱処理の温度が低い場合、PZT膜の結晶成長は、ばらつきが大きく、柱状のPZT結晶粒子の大きさも非常に大きなばらつきが見られる。PZT膜の表面はアモルファス状である。
【0135】
その後、IrO1.4膜を形成し、さらに、RTA法で725℃、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で20秒間の熱処理を行う。このとき、IrO1.4膜は不飽和な膜であるため、IrO1.4膜中のIrがPZT膜中へ拡散し、PZT膜中のPbがIrO1.4膜中へ拡散する。このとき、PZT膜中の結晶粒子はばらつきが大きいので、IrがPZT膜の結晶粒の中(AサイトやBサイト)にドーピングされると共に、IrがPZT膜の結晶粒子間の隙間にも多く残存してしまう。これらのIrは、キャパシタのリークパスを形成すると判断できる。しかしながら、PZT膜中とIrO1.4膜との界面層(常誘電体層)は、PbとIrとの間における相互拡散の影響により薄くなる。即ち、キャパシタ構造の低電圧動作に有利である。
【0136】
一方、上記のPZT膜の成膜後の熱処理温度が適当であれば、PZT膜の結晶粒子はほ
ぼ均一となるとともに、PZT膜の表層はアモルファス状態となる。その後、IrO1.4膜の形成及び熱処理を行うと、Pb及びIrの拡散をコントロールでき、PZT膜とIrO1.4膜との間の界面層も薄くすることができる。それと同時に、PZT膜の結晶粒子はほぼ均一になるので、IrがPZT膜の結晶粒界に殆ど溜まることがなく、キャパシタ構造のリーク電流も低くなる。
【0137】
更に、上記のPZT成膜後の熱処理が高くなると、PZTの結晶成長は速くなり、結晶成長にある程度のばらつきが生じる。このとき、PZT膜の表層はアモルファス状態ではなく、PZT膜は完全に結晶化される。その後、IrO1.4膜の形成及び熱処理を行うと、Pb及びIrの相互拡散が発生する。但し、PZT膜は結晶化されているため、Irは殆どPZT膜の結晶粒子中に拡散できず、Irは結晶粒子間及びPZT膜とIrO1.4膜との間に溜まる。PZT膜とIrO1.4膜との間の界面層も厚くなる。
【0138】
上記の各実施形態では、以上の基本発想を基に案出された。即ち、強誘電体膜中に微量のIrをドーピングすることにより、強誘電体膜中の欠陥を補償する上に、強誘電体膜の結晶性が均一となり、しかも強誘電体膜の結晶粒間にIrが溜まることなく、強誘電体膜と上部電極との界面層を薄くすることができる手法である。
【0139】
ここで、実施例6の手法で以下の実験を行う。
キャパシタ構造の下部電極としては、Pt(膜厚150nm、350℃、0.3kW成膜パワーで成膜)とする。強誘電体膜としては、Ca、Sr、Laを微量添加したPZTのターゲットを用いて、RFスパッタ法で150nmを上記の下部電極上にアモルファス状のCSPLZT膜を成膜する。このアモルファス状のCSPLZT膜をRTA法で熱処理する。流量25sccmの酸素及び流量2000sccmのArによる混合雰囲気中で、熱処理時間を90秒間とする。熱処理温度として、533℃から588℃まで調査した。IrO1.4膜としては、流量50〜58sccmの酸素及び流量100sccmのArによる混合雰囲気中で、半導体基板に印加するパワーを2.0kW、基板温度を20℃とし、8秒間成膜する。これにより、膜厚47nm程度のIrO1.4膜が形成される。その後、RTA法で725℃、流量20sccmの酸素及び流量2000sccmのArによる混合雰囲気中で20秒間の熱処理を行う。
【0140】
上記のように熱処理したCSPLZT膜の結晶性を測定した結果を図19A,図19B,図20A,図20Bに示す。
図示のように、各条件のCSPLZT膜の(101)面は殆ど配向しない(バックグランドレベルの影響)。熱処理温度が低い場合には、(100)面の配向は強くなり、熱処理温度が高くなると、(222)面の配向強度は強くなる。一方、熱処理温度が低い場合、CSPLZT膜の(222)面の配向率(=(222)/[(222)+(100)+(101)])は低い。熱処理温度を548℃以上とすると、(222)面の配向率はほぼ飽和する。以上の結果より、CSPLZT膜の結晶性はほとんど強誘電体成膜後の熱処理条件に依存することが判る。即ち、熱処理温度が低くなると、CSPLZT膜の結晶性は悪く、結晶粒子の大きさがばらつく。熱処理温度を548℃以上とすると、CSPLZT膜の結晶粒子の大きさがほぼ均一となる。
【0141】
一方、CSPLZT膜の結晶性は、膜厚及び熱処理温度に依存する。CSPLZTの膜厚が120nmの場合の熱処理温度がCSPLZT膜の結晶性へ与える影響を図21A,図21Bに示す。熱処理温度が低い場合、(100)面の配向強度は強くなり、(222)面の配向率は低くなる。543℃程度以上になると、配向率はほぼ飽和する。この結果より、強誘電体膜は、膜厚が薄くなると、最適な熱処理温度が低くなる。即ち、強誘電体膜の表層をアモルファス状態とするに際して、強誘電体の結晶粒の大きさ及び配向を揃える熱処理条件は、PZTの膜厚にも依存する。
【0142】
CSPLZT膜をキャパシタ膜、IrO1.4膜及びIrO2膜(膜厚200nm程度)を上部電極とした強誘電体キャパシタ構造を形成し、配線を3層まで形成し、1トランジスタ−1キャパシタ(1T1C)のFeRAMを完成させる。次に、完成した1T1CのFeRAMのモニタ特性及びPT歩留まりを調査した。
【0143】
先ず、平面形状が、一辺の長さが50μmである正方形の強誘電体キャパシタ(ディスクリート)、及び平面形状が、長辺の長さが1.50μm、短辺の長さが1.15μmである1428個の長方形の強誘電体キャパシタ(セルキャパシタ)を形成し、その反転電荷量QSWを測定した。
【0144】
印加電圧を3.0Vとして反転電荷量QSWを測定した結果を図22A,図22Bに示す。
この結果は、基板面内の56点における平均値である。図示のように、CSPLZT膜の熱処理温度が538℃以下になると、ディスクリートのQSWは低くなる。543〜558℃まではほぼ最高値であり、更に熱処理温度が高くなると、QSWは低くなる。セルキャパシタでも同じ傾向が見られる。
【0145】
一方、セルキャパシタにおける印加電圧の依存性を図23Aに、分極反転の抗電圧Vcを図23Bにそれぞれ示す。
このVcは、印加電圧の変化に対する値Pの変化の割合が最も大きい印加電圧を抗電圧Vcとした。なお、◆は変化の割合が負の場合の抗電圧Vc(−)を示し、▲は変化の割合が正の場合の抗電圧Vc(+)を示す。Vcが低い場合、低電圧から飽和電圧にわたって、高い反転電荷量QSWが得られると共に、勾配が大きくなった。このことは、低電圧動作の強誘電体メモリに極めて好適であることを意味している。
【0146】
図23A及び図23Bに示すように、543℃及び558℃のセルキャパシタは、低電圧に立ち上がりが速くなり、飽和QSWも高くなり、Vcが小さくなる。熱処理温度は高くなると、低電圧に立ち上がりが遅くなり、飽和QSWが低くなり、Vcが高くなる。
【0147】
熱処理温度が560℃以下の場合、CSPLZT膜の表面はアモルファス状であり、その後、IrO1.4膜を形成した後、熱処理を行うと、IrがCSPLZT膜へ拡散する上に、CSPLZT膜とIrO1.4膜との界面は平坦であり、薄い界面層が生成される。一方、熱処理温度が563℃以上になると、CSPLZT膜の表層が結晶化される。より高い温度になると、CSPLZT膜はより完全に結晶化する。この場合、IrO1.4膜の形成後の熱処理は、IrがCSPLZT膜へ拡散するが、CSPLZT膜の結晶粒子内に殆ど入らず、結晶粒界に玉ってしまう。しかも、CSPLZT膜とIrO1.4膜との間の界面層も厚くなる。この状況では、分極反転電荷量が小さくなり、抗電圧も高くなる。
【0148】
次に、上記の強誘電体キャパシタ構造(ディスクリート及びセルアレイ)のリーク電流を測定した。この結果を図24A,図24Bに示す。
なお、印加電圧は、上部電極を基準とした下部電極の電位に相当し、±5Vとした。L−CAPFはディスクリートのリーク電流であり、L−CAPはセルアレイのリーク電流である。L−CAPF−2はディスクリートに印加電圧+5Vのリーク電流である。図示のように、PZTの熱処理温度が543℃以下になると、各リーク電流は急増する。548〜558℃間のリーク電流が最も低くなる。更に、熱処理温度が高くなると、リーク電流が増加するという結果が得られた。この現象は、以下のようにで説明できる。
【0149】
熱処理温度が低い場合、PZTの結晶粒径はばらつきが大きく、粒界の欠陥も多いので、IrがPZTへ拡散すると、これらの空位に先に充填される。充填された空位のIrはキャパシタ構造のリークパスを形成し、キャパシタ構造のリーク電流も急増する。熱処理温度が適当である場合、CSPLZT膜の結晶粒界に欠陥は少なく、Irが結晶粒内へ拡散するため、キャパシタのリークパスは形成されない。熱処理温度が高くなると、PZTの結晶粒が完全に形成され、Irが殆ど結晶粒中に入らないため、そのまま結晶粒界に溜まってしまい、リークパスが形成される。
【0150】
図25A,図25Bは、強誘電体キャパシタ構造(1T1C型のセルアレイ)における歩留りの測定結果を示す特性図である。
歩留りの測定においては、動作電圧を3Vとした。PT1は、書き込みを行った後に読み出しを行ったときの歩留りを示す。PT2は、読み出し前に250℃での熱処理を行ったときの歩留りを示す。PT3は、PT2に対し熱処理後にデータを反転したときの歩留りを示す。PTは、PT1、PT2、PT3の総合歩留まりを示す。PTレシオはPT/PT1である。
【0151】
図示のように、PZT(CSPLZT)の熱処理温度はデバイスの歩留まりに大きな影響を与える。PZTの熱処理温度が低いとき、キャパシタのリーク電流が大きいため、キャパシタ構造に高電圧を印加できず、PT1の歩留まりは非常に低くなる。一方、PZTの熱処理温度が高くなると、キャパシタ構造は低電圧で動作し難くなり、リテンション(SS:Same State不良)及びインプリント(OS:Opposite State不良)し易くなり、PTは低くなる。同様に、PTレシオも低くなる。PT歩留まりのRET不良(SS&OS)の結果を図26に示す。
【0152】
以上の結果より、PZT(CSPLZT)膜の熱処理温度は543℃〜573℃とすることが望ましい。最適温度は553℃である。更に、548℃〜558℃の熱処理では、90%のデバイス歩留まり及び98%以上の歩留まり率が得られる。
一方、PZTの膜厚が120nmの場合では、最適な熱処理温度は543℃〜553℃であると考えられる。
【技術分野】
【0001】
本発明は、下部電極と上部電極との間に誘電体材料からなるキャパシタ膜が挟持されてなるキャパシタ構造を有する半導体装置の製造方法に関し、特にキャパシタ膜が強誘電体材料からなる強誘電体キャパシタ構造に適用して好適である。
【背景技術】
【0002】
近年、強誘電体の分極反転を利用して情報を強誘電体キャパシタ構造に保持する強誘電体メモリ(FeRAM:Ferro-electricRandomAccessMemory)の開発が進められている。強誘電体メモリは、電源を断っても保持された情報が消失しない不揮発メモリであり、高集積度、高速駆動、高耐久性、及び低消費電力の実現が期待できることから特に注目されている。
【0003】
FeRAMのメモリセルに使用されるキャパシタの構造は、下記の特許文献1〜3に記載されているように、強誘電体膜として例えばSBT膜やPZT膜を用いるとともに、強誘電体膜を下部電極と上部電極とにより挟んだ構造を有している。下部電極としては例えばプラチナ膜が用いられ、また上部電極としては例えばプラチナ膜、酸化イリジウム膜等が用いられている。
【0004】
特許文献1には、強誘電体膜の構成元素の離脱及び相互拡散を抑制するために、強誘電体膜を完全に結晶化する工程からキャパシタ構造の保護膜を成膜する工程までの間に、高温熱処理を行わない手法が開示されている。詳細には、先ず強誘電体であるPZTを材料としてキャパシタ膜を形成した後、RTA(RapidThermalAnnealing)法で結晶化させ
る。続いて、IrOx(0<x<2)を材料として上部電極を形成し、更にRTA法を行い、キャパシタ膜を完全に結晶化させると同時に、上部電極のイリジウム(Ir)をPZT内へ拡散させる。この手法によれば、電極と強誘電体膜との間の相互拡散及び強誘電体膜の構成元素の離脱を防止できる。
【0005】
特許文献2には、スタック型キャパシタ構造の強誘電体膜の結晶性を向上するために、イリジウム膜及び酸化イリジウム膜を積層して下部電極を形成した後、第1のPZT膜を形成し、更に第1のPZT膜より厚い第2のPZT膜を形成する手法が開示されている。
【0006】
特許文献3には、650℃以下の低温で結晶化が促進する強誘電体膜を形成するために、SBTやPZT等の有機金属化合物塗布液にヘテロポリ酸を添加する手法が開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2005−183841号公報
【特許文献2】特開2003−68991号公報
【特許文献3】特開2003−128419号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特許文献1に特に明示されているように、従来のFeRAMの製造方法では、強誘電体材料からなるキャパシタ膜上にIrOx(0<x<2)から上部電極を形成した後、アニール処理を行うことによりイリジウムをキャパシタ膜内に拡散される技術が提案されてい
る。
【0009】
イリジウムがキャパシタ膜へ拡散すると、強誘電体の結晶粒の中(ABO3型ペロブスカイト構造の場合、AサイトやBサイト)へ結合し、キャパシタ構造の反転電化量は高くなり、リーク電流は微増の状態となる。しかしながら、イリジウムが強誘電体の結晶粒に結合しない場合、結晶粒界に溜まって、リークパスを形成し、キャパシタのリーク電流は急増する。それと同時に、上部電極とキャパシタ膜との界面部分(強誘電性なし)は厚くなり、反転電荷量が低下し、抗電界が高くなる。更には、キャパシタ膜に結晶欠陥(空孔)が多く発生していた場合、イリジウムが結晶欠陥を充填し、リーク電流が激増する。その結果、FeRAMの歩留まりが著しく低下するという問題がある。
【0010】
本発明は、上記の課題に鑑みてなされたものであり、キャパシタ構造の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することができる信頼性の高い半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0011】
本発明の半導体装置の製造方法は、半導体基板の上方に、下部電極と上部電極とにより誘電体材料からなるキャパシタ膜を挟持してなるキャパシタ構造を備えた半導体装置の製造方法であって、前記キャパシタ構造を形成するに際して、下部電極層を形成する工程と、前記下部電極層上にアモルファス状の誘電体膜を形成する工程と、酸化性雰囲気で前記誘電体膜に第1の熱処理を施し、前記誘電体膜を結晶化する工程と、前記誘電体膜上に、内部にイリジウムを含有する上部電極層を形成する工程と、酸化性雰囲気で前記上部電極層に第2の熱処理を施し、前記上部電極層中のイリジウムを前記誘電体膜の内部に拡散させる工程と、前記上部電極層、前記誘電体膜、及び前記下部電極層をそれぞれ加工して、前記キャパシタ構造を形成する工程とを含み、前記誘電体膜は、ABO3型ペロブスカイト構造の強誘電体材料からなり、前記第1の熱処理は、前記誘電体膜の下層部分が結晶化し、上層部分がアモルファス状を維持するように処理温度を制御する。
【発明の効果】
【0012】
本発明によれば、キャパシタ構造の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することが可能となり、信頼性の高い半導体装置が実現する。
【図面の簡単な説明】
【0013】
【図1A】図1Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図1B】図1Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図1C】図1Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図1D】図1Dは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2A】図2Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2B】図2Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2C】図2Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図2D】図2Dは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図3A】図3Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図3B】図3Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図3C】図3Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図4A】図4Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図4B】図4Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図4C】図4Cは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図5A】図5Aは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図5B】図5Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図6】図6は、第1の実施形態によるFeRAMのキャパシタ構成を示す概略断面図である。
【図7A】図7Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図7B】図7Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図7C】図7Cは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図7D】図7Dは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8A】図8Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8B】図8Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8C】図8Cは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図8D】図8Dは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図9A】図9Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図9B】図9Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図9C】図9Cは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図10A】図10Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図10B】図10Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図11A】図11Aは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図11B】図11Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【図12】図12は、第2の実施形態によるFeRAMのキャパシタ構成を示す概略断面図である。
【図13A】図13Aは、第3の実施形態による実施例1の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図13B】図13Bは、第3の実施形態による実施例2の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図13C】図13Cは、第3の実施形態による実施例3の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図14A】図14Aは、第3の実施形態による実施例4の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図14B】図14Bは、第3の実施形態による実施例5の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図14C】図14Cは、第3の実施形態による実施例6の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
【図15】図15は、PZT(111)配向強度のピークのX線入射エネルギー依存性を調べた結果を示す特性図である。
【図16】図16は、第3の実施形態による実施例6のFeRAMのキャパシタ構成を示す概略断面図である。
【図17A】図17Aは、Ptからなる下部電極層上に形成した膜厚140nmのPZT膜に、RTA法で553℃で90秒間の熱処理を施した後の様子を示す断面の写真である。
【図17B】図17Bは、Ptからなる下部電極層上に形成した膜厚140nmのPZT膜に、RTA法で573℃で90秒間の熱処理を施した後の様子を示す断面の写真である。
【図18A】図18Aは、各熱処理の温度に起因するキャパシタの断面図への影響を示す概略断面図である。
【図18B】図18Bは、各熱処理の温度に起因するキャパシタの断面図への影響を示す概略断面図である。
【図18C】図18Cは、各熱処理の温度に起因するキャパシタの断面図への影響を示す概略断面図である。
【図19A】図19Aは、熱処理したCSPLZT膜の結晶性を測定した結果を示す特性図である。
【図19B】図19Bは、熱処理したCSPLZT膜の結晶性を測定した結果を示す 特性図である。
【図20A】図20Aは、熱処理したCSPLZT膜の結晶性を測定した結果を示す特性図である。
【図20B】図20Bは、熱処理したCSPLZT膜の結晶性を測定した結果を示す特性図である。
【図21A】図21Aは、CSPLZTの膜厚が120nmの場合の熱処理温度がCSPLZT膜の結晶性へ与える影響を示す特性図である。
【図21B】図21Bは、CSPLZTの膜厚が120nmの場合の熱処理温度がCSPLZT膜の結晶性へ与える影響を示す特性図である。
【図22A】図22Aは、印加電圧を3.0Vとして反転電荷量QSWを測定した結果を示す特性図である。
【図22B】図22Bは、印加電圧を3.0Vとして反転電荷量QSWを測定した結果を示す特性図である。
【図23A】図23Aは、セルキャパシタにおける印加電圧の依存性を示す特性図である。
【図23B】図23Bは、セルキャパシタにおける分極反転の抗電圧Vcを示す特性図である。
【図24A】図24Aは、強誘電体キャパシタ構造(ディスクリート)のリーク電流を測定した結果を示す特性図である。
【図24B】図24Bは、強誘電体キャパシタ構造(セルアレイ)のリーク電流を測定した結果を示す特性図である。
【図25A】図25Aは、強誘電体キャパシタ構造(1T1C型のセルアレイ)における歩留りの測定結果を示す特性図である。
【図25B】図25Bは、強誘電体キャパシタ構造(1T1C型のセルアレイ)における歩留りの測定結果を示す特性図である。
【図26】図26は、PT歩留まりのRET不良(SS&OS)の結果を示す特性図である。
【発明を実施するための形態】
【0014】
−本発明を適用した具体的な諸実施形態−
以下、本発明を適用した具体的な諸実施形態について、図面を参照しながら詳細に説明する。以下の諸実施形態では、本発明をFeRAMに適用した場合について例示するが、キャパシタ構造に通常の誘電体膜を用いた半導体メモリにも適用可能である。
【0015】
(第1の実施形態)
本実施形態では、強誘電体キャパシタ構造の下部電極及び上部電極の導通を強誘電体キャパシタ構造の上方でとる、いわゆるプレーナ型のFeRAMを例示する。なお、説明の便宜上、FeRAMの構造をその製造方法と共に説明する。
図1A〜図5Bは、第1の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【0016】
先ず、図1Aに示すように、シリコン半導体基板10上に選択トランジスタとして機能するMOSトランジスタ20を形成する。
詳細には、シリコン半導体基板10の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造11を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではBを例えばドーズ量3.0×1013/cm2、加速エネルギー300keVの条件でイオン注入し、ウェル12を形成する。
【0017】
次に、素子活性領域に熱酸化等により膜厚3.0nm程度の薄いゲート絶縁膜13を形成し、ゲート絶縁膜13上にCVD法により膜厚180nm程度の多結晶シリコン膜及び膜厚29nm程度の例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜13をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜13上にゲート電極14をパターン形成する。このとき同時に、ゲート電極14上にはシリコン窒化膜からなるキャップ膜15がパターン形成される。
【0018】
次に、キャップ膜15をマスクとして素子活性領域に不純物、ここではAsを例えばドーズ量5.0×1014/cm2、加速エネルギー10keVの条件でイオン注入し、いわゆるLDD領域16を形成する。
【0019】
次に、全面に例えばシリコン酸化膜をCVD法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極14及びキャップ膜15の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜17を形成する。
【0020】
次に、キャップ膜15及びサイドウォール絶縁膜17をマスクとして素子活性領域に不純物、ここではPをLDD領域16よりも不純物濃度が高くなる条件でイオン注入し、LDD領域16と重畳されるソース/ドレイン領域18を形成して、MOSトランジスタ20を完成させる。
【0021】
続いて、図1Bに示すように、MOSトランジスタ20の保護膜21及び層間絶縁膜22aを順次形成する。
詳細には、MOSトランジスタ20を覆うように、保護膜21及び層間絶縁膜22aを順次堆積する。ここで、保護膜21としては、シリコン酸化膜を材料とし、CVD法により膜厚20nm程度に堆積する。層間絶縁膜22aとしては、例えばプラズマSiO膜(膜厚20nm程度)、プラズマSiN膜(膜厚80nm程度)及びプラズマTEOS膜(膜厚1000nm程度)を順次成膜した積層構造を形成し、積層後、CMPにより膜厚が700nm程度となるまで研磨する。
【0022】
続いて、図1Cに示すように、層間絶縁膜22b及び保護膜23を順次形成する。なお、図1C以下の各図では、図示の便宜上、層間絶縁膜22aから上部の構成のみを示し、シリコン半導体基板10やMOSトランジスタ20等の図示を省略する。
詳細には、先ず、層間絶縁膜22a上に例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚100nm程度に堆積し、層間絶縁膜22bを形成する。その後、層間絶縁膜22bをアニール処理する。このアニール処理の条件としては、N2ガスを20リットル/分の流量で供給しながら、例えば650℃で20分間〜45分間実行する。
【0023】
次に、層間絶縁膜22b上に、後述する強誘電体キャパシタ構造の密着膜として機能するとともに、強誘電体膜への水素・水の浸入を防止するための保護膜23を形成する。保護膜23としては、アルミナ(Al2O3)を材料として、スパッタ法により膜厚20nm〜50nm程度に堆積する。保護膜23としては、アルミナの代わりに、窒化アルミニウム、酸化タンタル、酸化チタン、酸化ジルコニウムなどの膜やこれらの積層構造としても良い。その後、強誘電体キャパシタ構造の下部電極の結晶性を向上させるために、保護膜23をアニール処理する。このアニール処理の条件としては、O2ガスを2リットル/分の流量で供給しながら、例えば650℃で30秒間〜120秒間、例えば60秒間実行する。
【0024】
続いて、図1Dに示すように、下部電極層24、強誘電体膜25及び上部電極層26を順次形成する。
詳細には、先ず、スパッタ法により例えば膜厚が150nm〜200nm程度、ここでは150nm程度にPt膜を堆積し、下部電極層24を形成する。Pt(111)の結晶性向上するために、例えば基板温度350℃以上、0.3kWの高温低パワーで成膜することが望ましい。なお、下部電極層24の材料としては、Ptの代わりにIr、Ru、Rh、Re、Os、Pd、これらの酸化物、及びSrRuO3、その他の導電性酸化物やこれらの積層構造としても良い。
【0025】
次に、下部電極層24の全面に、例えばスパッタ法により、第1の強誘電体膜25aを形成する。第1の強誘電体膜25aは、ABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚70nm〜250nm程度、ここでは120nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0026】
第1の強誘電体膜25aの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
また、強誘電体材料の他に、酸化Zr、Pb系材料等の高誘電体材料を堆積しても良い。
【0027】
次に、第1の強誘電体膜25aの全面に、例えばスパッタ法により、アモルファス状態の第2の強誘電体膜25bを形成する。第2の強誘電体膜25bは、Aサイト及びBサイトの少なくとも一方にIr元素を含むABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚1nm〜30nm程度、ここでは20nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0028】
強誘電体膜25bの膜厚は、厚すぎるとキャパシタ構造のスイッチング電荷量が低下し易くなるため、30nm以下が望ましく、ここでは20nm程度とする。また、Ir元素の含有量は0.01〜3.00%程度が望ましい。Ir元素の含有量が多くなると、その後の熱処理より、第2の強誘電体膜25b中の結晶粒界に蓄積されてしまい、キャパシタ構造のリークパスが形成される。ここでは、1%程度のIrを添加するPZTターゲットを用いて、第2の強誘電体膜25bを形成することが望ましい。
【0029】
Irを添加する第2の強誘電体膜25bの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
【0030】
次に、第2の強誘電体膜25bを熱処理する。ここではRTA(Rapid Thermal Annealing)法により、酸化性雰囲気、ここでは酸素を含む雰囲気(不活性ガスと酸素の混合雰囲気)中にて熱処理を行う。例えば、熱処理温度を550℃〜800℃、ここでは例えば580℃とし、流量50sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を30秒間〜120秒間、ここでは60秒間とする。適切な熱処理温度は、強誘電体材料の種類により異なる。例えば、PZTや微量添加するPZTの熱処理温度は600℃以下、BLTは700℃以下、SBTは800℃以下が望ましい。
【0031】
この熱処理により、第2の強誘電体膜25bが結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜25a内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜25a及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
【0032】
次に、例えばスパッタ法又はMOCVD法により、例えば膜厚が10nm〜100nm程度、ここでは50nm程度のIrOx膜(0<x<2)26aと、膜厚が100nm〜300nm程度のIrOy膜(0<y≦2)26bを逐次堆積し、上部電極層26を形成する。この際、続く諸工程によるキャパシタ構造の劣化を抑えるために、IrOy膜26bの酸素の組成比Yを、IrOx膜26aの酸素の組成比Xよりも高くなるようにする。IrOy膜26bを、IrO2の化学量論組成に近い組成に形成することにより、水素に対して触媒作用を生じることがなく、強誘電体膜が水素ラジカルにより還元されてしまう問題が抑制され、キャパシタ構造の水素耐性が向上する。なお、上部電極層26の材料として、イリジウム酸化物の代わりに、Irや、Ru、Rh、Re、Os、Pd、これらの酸化物、及びSrRuO3等の導電性酸化物やこれらの積層構造としても良い。
【0033】
続いて、図2Aに示すように、上部電極31をパターン形成する。
詳細には、半導体基板10を背面洗浄した後、上部電極層26をリソグラフィー及びそれに続くドライエッチングにより複数の電極形状に加工して、上部電極31をパターン形成する。
【0034】
続いて、図2Bに示すように、強誘電体膜25を加工する。
詳細には、強誘電体膜25を上部電極31に整合させて、リソグラフィー及びそれに続くドライエッチングにより加工する。この強誘電体膜25のパターニングの後に、強誘電体膜25をアニール処理して当該強誘電体膜25の機能回復を図る。
【0035】
続いて、図2Cに示すように、強誘電体膜25への水素・水の浸入を防止するための保護膜27を形成する。
詳細には、強誘電体膜25及び上部電極31を覆うように下部電極層24上に、アルミナ(Al2O3)を材料として、スパッタ法により膜厚50nm程度に堆積し、保護膜27を形成する。その後、保護膜27をアニール処理する。
【0036】
続いて、図2Dに示すように、保護膜27と共に下部電極層24を加工し、強誘電体キャパシタ構造30を完成させる。
詳細には、保護膜27及び下部電極層24を、加工された強誘電体膜25に整合させて下部電極層24が強誘電体膜25よりも大きいサイズに残るように、リソグラフィー及びそれに続くドライエッチングにより加工し、下部電極32をパターン形成する。これにより、下部電極32上に強誘電体膜25、上部電極31が順次積層され、強誘電体膜25を介して下部電極32と上部電極31とが容量結合する強誘電体キャパシタ構造30を完成させる。このとき同時に、上部電極31の上面から上部電極31及び強誘電体膜25の側面、下部電極層24の上面にかけて覆うように保護膜27が残る。その後、保護膜27をアニール処理する。
【0037】
本実施形態による強誘電体キャパシタ構造30では、強誘電体膜25は、その内部にイリジウムを含有しており、上層領域から下層領域へ向かうほどイリジウム濃度が低くなるイリジウム濃度分布を有している。
詳細には、図6に示すように、強誘電体膜25の上層領域、即ち第2の強誘電体膜25bの部分が均一な高いイリジウム濃度であるとともに、強誘電体膜25の下層領域、即ち第1の強誘電体膜25aの部分が下方へ向かうほどイリジウム濃度が低くなる、イリジウム濃度分布が形成されている。
【0038】
続いて、図3Aに示すように、保護膜28を形成する。
詳細には、強誘電体キャパシタ構造30の全面を覆うように、アルミナ(Al2O3)を材料として、スパッタ法により膜厚20nm〜50nm程度に堆積し、保護膜28を形成する。その後、保護膜28をアニール処理する。
【0039】
続いて、図3Bに示すように、層間絶縁膜33を成膜する。
詳細には、強誘電体キャパシタ構造30を保護膜27,28を介して覆うように、層間絶縁膜33を形成する。ここで、層間絶縁膜33としては、例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚1500nm〜2500nm程度に堆積した後、CMPにより例えば膜厚が1000nm程度となるまで研磨して形成する。CMPの後に、層間絶縁膜33の脱水を目的として、例えばN2Oのプラズマアニール処理を施す。
【0040】
続いて、図3Cに示すように、トランジスタ構造20のソース/ドレイン領域18と接続されるプラグ36を形成する。
詳細には、先ず、ソース/ドレイン領域18をエッチングストッパーとして、当該ソース/ドレイン領域18の表面の一部が露出するまで層間絶縁膜33、保護膜28,27、層間絶縁膜22b,22a、及び保護膜21をリソグラフィー及びそれに続くドライエッチングにより加工し、例えば約0.3μm径のビア孔36aを形成する。
【0041】
次に、ビア孔36aの壁面を覆うように、スパッタ法により例えばTi膜及びTiN膜を膜厚20nm程度及びに膜厚50nm程度に順次堆積して、下地膜(グルー膜)36bを形成する。そして、CVD法によりグルー膜36bを介してビア孔36aを埋め込むように例えばW膜を形成する。その後、CMPにより層間絶縁膜33をストッパーとしてW膜及びグルー膜36bを研磨し、ビア孔36a内をグルー膜36bを介してWで埋め込むプラグ36を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0042】
続いて、図4Aに示すように、ハードマスク37及びレジストマスク38を形成した後、強誘電体キャパシタ構造30へのビア孔34a,35aを形成する。
詳細には、先ず、CVD法により、層間絶縁膜33上にシリコン窒化膜を膜厚100nm程度に堆積し、ハードマスク37を形成する。次に、ハードマスク37上にレジストを塗布し、リソグラフィーにより当該レジストを加工して、開口38a,38bを有するレジストマスク38を形成する。
【0043】
次に、レジストマスク38を用いてハードマスク37をドライエッチングし、ハードマスク37の開口38a,38bに整合する部位に開口37a,37bを形成する。
そして、主にハードマスク37を用い、上部電極31及び下部電極32をそれぞれエッチングストッパーとして、層間絶縁膜33及び保護膜28,27をドライエッチングする。このドライエッチングでは、上部電極31の表面の一部が露出するまで層間絶縁膜33及び保護膜28,27に施す加工と、下部電極32の表面の一部が露出するまで層間絶縁膜33及び保護膜28,27に施す加工とが同時に実行され、それぞれの部位に例えば約0.5μm径のビア孔34a,35aが同時形成される。
【0044】
続いて、図4Bに示すように、レジストマスク38及びハードマスク37を除去する。
詳細には、先ず、残存したレジストマスク38を灰化処理等により除去する。その後、強誘電体キャパシタ構造30の形成後の諸工程により強誘電体キャパシタ構造30の受けたダメージを回復するためのアニール処理を行う。そして、全面異方性エッチング、いわゆるエッチバックにより、ハードマスク37を除去する。
【0045】
続いて、図4Cに示すように、強誘電体キャパシタ構造30と接続されるプラグ34,35を形成する。
詳細には、先ず、ビア孔34a,35aの壁面を覆うように下地膜(グルー膜)34b,35bを形成した後、CVD法によりグルー膜34b,35bを介してビア孔34a,35aを埋め込むようにW膜を形成する。そして、層間絶縁膜33をストッパーとして例えばW膜及びグルー膜34b,35bをCMPにより研磨し、ビア孔34a,35a内をグルー膜34b,35bを介してWで埋め込むプラグ34,35を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0046】
続いて、図5Aに示すように、プラグ34,35,36とそれぞれ接続される第1の配線45を形成する。
詳細には、先ず、層間絶縁膜33上の全面にスパッタ法等によりバリアメタル膜42、配線膜43及びバリアメタル膜44を堆積する。バリアメタル膜42としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜43としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜44としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜43の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0047】
次に、反射防止膜として例えばSiON膜または反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜44、配線膜43及びバリアメタル膜42を配線形状に加工し、プラグ34,35,36とそれぞれ接続される各第1の配線45をパターン形成する。なお、配線膜43としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第1の配線45としてCu配線を形成しても良い。
【0048】
続いて、図5Bに示すように、第1の配線45と接続される第2の配線54を形成する。
詳細には、先ず、第1の配線45を覆うように層間絶縁膜46を形成する。層間絶縁膜46としては、シリコン酸化膜を膜厚700nm程度に成膜し、プラズマTEOS膜を形成して膜厚を全体で1100nm程度とした後に、CMPにより表面を研磨して、膜厚を750nm程度に形成する。
【0049】
次に、第1の配線45と接続されるプラグ47を形成する。
先ず、第1の配線45の表面の一部が露出するまで、層間絶縁膜46をリソグラフィー及びそれに続くドライエッチングにより加工して、例えば約0.25μm径のビア孔47aを形成する。
次に、このビア孔47aの壁面を覆うように下地膜(グルー膜)48を形成した後、CVD法によりグルー膜48を介してビア孔47aを埋め込むようにW膜を形成する。そして、層間絶縁膜46をストッパーとして例えばW膜及びグルー膜48を研磨し、ビア孔47a内をグルー膜48を介してWで埋め込むプラグ47を形成する。
【0050】
次に、プラグ47とそれぞれ接続される第2の配線54を形成する。
先ず、全面にスパッタ法等によりバリアメタル膜51、配線膜52及びバリアメタル膜53を堆積する。バリアメタル膜51としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜52としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜53としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜52の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0051】
次に、反射防止膜として例えばSiON膜又は反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜53、配線膜52及びバリアメタル膜51を配線形状に加工し、第2の配線54をパターン形成する。なお、配線膜52としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第2の配線54としてCu配線を形成しても良い。
【0052】
しかる後、層間絶縁膜や更なる上層配線の形成等の諸工程を経て、本実施形態によるプレーナ型のFeRAMを完成させる。
【0053】
以上説明したように、本実施形態によれば、強誘電体キャパシタ構造30の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することができる、信頼性の高いプレーナ型のFeRAMを実現することができる。
【0054】
(第2の実施形態)
本実施形態では、強誘電体キャパシタ構造の下部電極の導通を強誘電体キャパシタ構造の下方で、上部電極の導通を強誘電体キャパシタ構造の上方でそれぞれとる、いわゆるスタック型のFeRAMを例示する。なお、説明の便宜上、FeRAMの構造をその製造方法と共に説明する。
図7A〜図11Bは、第2の実施形態によるFeRAMの構成をその製造方法と共に工程順に示す概略断面図である。
【0055】
先ず、図7Aに示すように、シリコン半導体基板110上に選択トランジスタとして機能するMOSトランジスタ120を形成する。
詳細には、シリコン半導体基板110の表層に例えばSTI(Shallow Trench Isolation)法により素子分離構造111を形成し、素子活性領域を確定する。
次に、素子活性領域に不純物、ここではBを例えばドーズ量3.0×1013/cm2、加速エネルギー300keVの条件でイオン注入し、ウェル112を形成する。
【0056】
次に、素子活性領域に熱酸化等により膜厚3.0nm程度の薄いゲート絶縁膜113を形成し、ゲート絶縁膜113上にCVD法により膜厚180nm程度の多結晶シリコン膜及び膜厚29nm程度の例えばシリコン窒化膜を堆積し、シリコン窒化膜、多結晶シリコン膜、及びゲート絶縁膜113をリソグラフィー及びそれに続くドライエッチングにより電極形状に加工することにより、ゲート絶縁膜113上にゲート電極114をパターン形成する。このとき同時に、ゲート電極114上にはシリコン窒化膜からなるキャップ膜115がパターン形成される。
【0057】
次に、キャップ膜115をマスクとして素子活性領域に不純物、ここではAsを例えばドーズ量5.0×1014/cm2、加速エネルギー10keVの条件でイオン注入し、いわゆるLDD領域116を形成する。
【0058】
次に、全面に例えばシリコン酸化膜をCVD法により堆積し、このシリコン酸化膜をいわゆるエッチバックすることにより、ゲート電極114及びキャップ膜115の側面のみにシリコン酸化膜を残してサイドウォール絶縁膜117を形成する。
【0059】
次に、キャップ膜115及びサイドウォール絶縁膜117をマスクとして素子活性領域に不純物、ここではPをLDD領域116よりも不純物濃度が高くなる条件でイオン注入し、LDD領域116と重畳されるソース/ドレイン領域118を形成して、MOSトランジスタ120を完成させる。
【0060】
続いて、図7Bに示すように、MOSトランジスタ120の保護膜121、層間絶縁膜122、及び上部絶縁膜123を順次形成する。
詳細には、MOSトランジスタ120を覆うように、保護膜121、層間絶縁膜122、及び上部絶縁膜123aを順次形成する。ここで、保護膜121としては、シリコン酸化膜を材料とし、CVD法により膜厚20nm程度に堆積する。層間絶縁膜122としては、例えばプラズマSiO膜(膜厚20nm程度)、プラズマSiN膜(膜厚80nm程度)及びプラズマTEOS膜(膜厚1000nm程度)を順次成膜した積層構造を形成し、積層後、CMPにより膜厚が700nm程度となるまで研磨する。上部絶縁膜123aとしては、シリコン窒化膜を材料とし、CVD法により膜厚100nm程度に堆積する。
【0061】
続いて、図7Cに示すように、トランジスタ構造120のソース/ドレイン領域118と接続されるプラグ119を形成する。なお、図8C以下の各図では、図示の便宜上、層間絶縁膜122から上部の構成のみを示し、シリコン半導体基板110やMOSトランジスタ120等の図示を省略する。
詳細には、先ず、ソース/ドレイン領域118をエッチングストッパーとして、当該ソース/ドレイン領域118の表面の一部が露出するまで上部絶縁膜123a、層間絶縁膜122、及び保護膜121をリソグラフィー及びそれに続くドライエッチングにより加工し、例えば約0.3μm径のビア孔119aを形成する。
【0062】
次に、ビア孔119aの壁面を覆うように、スパッタ法により例えばTi膜及びTiN膜を膜厚20nm程度及びに膜厚50nm程度に順次堆積して、下地膜(グルー膜)119bを形成する。そして、CVD法によりグルー膜119bを介してビア孔119aを埋め込むように例えばW膜を形成する。その後、CMPにより上部絶縁膜123aをストッパーとしてW膜及びグルー膜119bを研磨し、ビア孔119a内をグルー膜119bを介してWで埋め込むプラグ119を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0063】
続いて、図7Dに示すように、配向性向上膜123b、酸素バリア膜123c、下部電極層124、強誘電体膜125、及び上部電極層126を順次形成する。
【0064】
詳細には、先ず、強誘電体キャパシタ構造の配向性を向上させるため、例えばTiを膜厚20nm程度に堆積した後、N2雰囲気で650℃の急速アニール(RTA)処理によりTiを窒化してTiNとし、導電性の配向性向上膜123bを形成する。
具体的には、半導体基板110とターゲットの間の距離を60mmに設定したスパッタ装置中で、0.15PaのAr雰囲気下、20℃の基板温度で2.6kWのスパッタDCパワーを7秒間供給することにより、強いTi(002)配向のTi膜が得られる。そして、このTi膜にRTA法で窒素雰囲気中、650℃で60秒間の熱処理を行い、(111)配向のTiN膜が得られる。
【0065】
次に、例えばTiAlNを膜厚100nm程度に堆積し、導電性の酸素バリア膜123cを形成する。
具体的には、Ti及びAlの合金化したターゲットを用いた反応性スパッタにより、流量40sccmのArと流量10sccmの窒素との混合雰囲気中、253.3Paの圧力下、400℃の基板温度で、1.0kWのスパッタパワーで100nmの厚さにTiAlNが形成される。
【0066】
次に、スパッタ法により例えば膜厚が100nm程度にIr膜を堆積し、下部電極層124を形成する。
具体的には、Ar雰囲気中、0.11Paの圧力下、500℃の基板温度で、0.5kWのスパッタパワーでIr膜が形成される。なお、下部電極層124としては、Ir膜の代わりに、Pt等の白金族の金属、あるいはPtO,IrOx,SrRuO3等の導電性酸化物を用いても良い。また上記の金属あるいは金属酸化物の積層膜とすることもできる。
【0067】
次に、下部電極層124の全面に、例えばMOCVD法により、第1の強誘電体膜25aを形成する。第1の強誘電体膜25aは、ABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚70nm〜250nm程度、ここでは120nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0068】
MOCVD法の具体例としては、Pb(DPM)2,Zr(dmhd)4,及びTi(O−iOr)2(DPM)2をTHF溶媒中に、いずれも0.3mol/lの濃度で溶解し、Pb,Zr,及びTiの各液体原料を形成する。更にこれらの液体原料を、MOCVD装置の気化器に、流量が0.474ml/分のTHF溶媒と共に、それぞれ0.326ml/分、0.200ml/分、及び0.200ml/分の流量で供給し、気化させることにより、Pb,Zr,及びTiの原料ガスを形成する。
【0069】
更に、MOCVD装置中に、665Pa(5Torr)の圧力下、620℃の基板温度で保持し、このようにして形成されたPb,Zr,及びTiの原料ガスを、MOCVD装置中に対し620秒間作用させる。これにより、下部電極層124上には、所望のPZT膜が例えば100nm程度の膜厚に形成される。
なお、MOCVD法の代わりに、例えばスパッタ法により第1の強誘電体膜25aを形成しても良い。
【0070】
第1の強誘電体膜25aの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
また、強誘電体材料の他に、酸化Zr、Pb系材料等の高誘電体材料を堆積しても良い。
【0071】
次に、第1の強誘電体膜125aの全面に、例えばMOCVD法により、アモルファス状態の第2の強誘電体膜125bを形成する。第2の強誘電体膜125bは、Aサイト及びBサイトの少なくとも一方にIr元素を含むABO3型ペロブスカイト構造(A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種)の強誘電体材料、例えばPZTを材料として、膜厚1nm〜30nm程度、ここでは20nm程度に形成される。なお、1単位のペロブスカイト構造には複数のA原子が存在しているが、それらは各単位で全て同一とは限らず、B原子の場合も同様である。
【0072】
MOCVD法の具体例としては、鉛(Pb)供給用の有機ソースとして、Pb(DPM)2(Pb(C11H19O2)2)をTHF(Tetra Hydro Furan:C4H8O)液に溶かした材が用いられる。また、ジルコニウム(Zr)供給用の有機ソースとして、Zr(DMHD)4(Zr((C9H15O2)4)をTHF液に溶かした材料が用いられる。チタン(Ti)供給用の有機ソースとして、Ti(O−iPr)2(DPM)2(Ti(C3H7O)2(C11H19O2)2)をTHF液に溶かした材料が用いられる。イリジウム(Ir)供給用の有機ソースとして、Ir(DMP)3(Ir(C11H19O2)3)をTHF液に溶かした材料が用いられる。
【0073】
強誘電体膜125bの膜厚は、厚すぎるとキャパシタ構造のスイッチング電荷量が低下し易くなるため、30nm以下が望ましく、ここでは20nm程度とする。また、Ir元素の含有量は0.01〜3.00%程度が望ましい。Ir元素の含有量が多くなると、その後の熱処理より、第2の強誘電体膜125b中の結晶粒界に蓄積されてしまい、キャパシタ構造のリークパスが形成される。ここでは、1%程度のIrを含有する原料を用いて、第2の強誘電体膜125bを形成することが望ましい。
なお、MOCVD法の代わりに、例えばスパッタ法により第2の強誘電体膜125bを形成しても良い。
【0074】
Irを添加する第2の強誘電体膜125bの材料としては、PZTの代わりに、La,Ca,Sr,及びSiから選ばれた少なくとも1種がドープされたPZT、PLZT、BLT、SBT、及びBi層状構造(例えば、(Bi1-xRx)Ti3O12(Rは希土類元素:0<x<1)、SrBi2Ta2O9、及びSrBi4Ti4O15のうちから選ばれた1種)から選ばれた1種を用いても良い。これらの誘電体材料は、1単位としてみればABO3型ペロブスカイト構造となる。
【0075】
次に、第2の強誘電体膜125bを熱処理する。ここではRTA(Rapid Thermal Annealing)法により、酸化性雰囲気、ここでは酸素を含む雰囲気(不活性ガスと酸素の混合雰囲気)中にて熱処理を行う。例えば、熱処理温度を550℃〜800℃、ここでは例えば580℃とし、流量50sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を30秒間〜120秒間、ここでは60秒間とする。適切な熱処理温度は、強誘電体材料の種類により異なる。例えば、PZTや微量添加するPZTの熱処理温度は600℃以下、BLTは700℃以下、SBTは800℃以下が望ましい。
【0076】
この熱処理により、第2の強誘電体膜125bが結晶化するとともに、第2の強誘電体膜125b中のIrが第1の強誘電体膜125a内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜125a及び第2の強誘電体膜125bにより、キャパシタ膜となる強誘電体膜125が形成される。
【0077】
次に、例えばスパッタ法又はMOCVD法により、例えば膜厚が10nm〜100nm程度、ここでは50nm程度のIrOx膜(0<x<2)126aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0078】
次に、IrOx膜126aが形成された状態で、第2の強誘電体膜125bを熱処理、
ここではRTA(Rapid Thermal Annealing)法により、不活性ガスと酸素の混合雰囲気中にて熱処理を行う。例えば、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を60秒間とする。
【0079】
この熱処理により、第2の強誘電体膜125bが完全に結晶化するとともに、IrOx膜126aのプラズマダメージを回復させることができ、第2の強誘電体膜125b中の酸素欠損が補償される。
【0080】
次に、IrOx膜126a上に膜厚が100nm〜300nm程度のIrOy膜(0<y≦2)126bを堆積する(Ar雰囲気中、0.8Paの圧力下、1.0kWのスパッタパワーで79秒間堆積すると200nmとなる)。この際、続く諸工程によるキャパシタ構造の劣化を抑えるために、IrOy膜126bの酸素の組成比Yを、IrOx膜126aの酸素の組成比Xよりも高くなるようにする。IrOy膜126bを、IrO2の化学量論組成に近い組成に形成することにより、水素に対して触媒作用を生じることがなく、強誘電体膜が水素ラジカルにより還元されてしまう問題が抑制され、キャパシタ構造の水素耐性が向上する。なお、IrOx膜126a及びIrOy膜126bの代わりに、Irや、Ru、Rh、Re、Os、Pd、これらの酸化物、及びSrRuO3等の導電性酸化物やこれらの積層構造としても良い。
【0081】
次に、IrOy膜126b上に、水素バリア膜として機能するIr膜126cを例えばスパッタ法により、Ar雰囲気中、1Paの圧力下、1.0kWのスパッタパワーで100nmの厚さに堆積する。このとき、IrOx膜126a、IrOy膜126b、及びIr膜126cが積層されてなる上部電極層126が形成される。なお、Ir膜126cの代わりに、他にPt膜やSrRuO3膜を形成しても良い。
【0082】
続いて、半導体基板110を背面洗浄した後、図8Aに示すように、TiN膜128及びシリコン酸化膜129を形成する。
詳細には、TiN膜128については、上部電極層126上にスパッタ法等により膜厚200nm程度に堆積形成する。シリコン酸化膜129については、TiN膜128上に、例えばTEOSを用いたCVD法により膜厚1000nm程度に堆積形成する。ここで、TEOS膜の代わりにHDP膜を形成しても良い。なお、シリコン酸化膜129上に更にシリコン窒化膜を形成しても好適である。
【0083】
続いて、図8Bに示すように、レジストマスク101を形成する。
詳細には、シリコン酸化膜129上にレジストを塗布し、このレジストをリソグラフィーにより電極形状に加工して、レジストマスク101を形成する。
【0084】
続いて、図8Cに示すように、シリコン酸化膜129を加工する。
詳細には、レジストマスク101をマスクとしてシリコン酸化膜129をドライエッチングする。このとき、レジストマスク101の電極形状に倣ってシリコン酸化膜129がパターニングされ、ハードマスク129aが形成される。また、レジストマスク101はエッチングされて厚みが減少する。
【0085】
続いて、図8Dに示すように、TiN膜128を加工する。
詳細には、レジストマスク101及びハードマスク129aをマスクとして、TiN膜128をドライエッチングする。このとき、ハードマスク129aの電極形状に倣ってTiN膜128がパターニングされ、ハードマスク128aが形成される。また、レジストマスク101は、当該エッチング中に自身がエッチングされて薄くなる。その後、灰化処理等によりレジストマスク101を除去する。
【0086】
続いて、図9Aに示すように、上部電極層126、キャパシタ膜125、下部電極層124、酸素バリア膜123c、及び配向性向上膜123bを加工する。
詳細には、ハードマスク128a,129aをマスクとし、上部絶縁膜123をエッチングストッパーとして、上部電極層126、キャパシタ膜125、下部電極層124、酸素バリア膜123c、及び配向性向上膜123bをドライエッチングする。このとき、ハードマスク128aの電極形状に倣って、上部電極層126、キャパシタ膜125、下部電極層124、酸素バリア膜123c、及び配向性向上膜123bがパターニングされる。また、ハードマスク129aは、当該エッチング中に自身がエッチングされて薄くなる。その後、ハードマスク129aを全面ドライエッチング(エッチバック)によりエッチング除去する。
【0087】
続いて、図9Bに示すように、強誘電体キャパシタ構造130を完成させる。
詳細には、マスクとして用いられたハードマスク128aをウェットエッチングにより除去する。このとき、下部電極131上にキャパシタ膜125、上部電極132が順次積層され、キャパシタ膜125を介して下部電極131と上部電極132とが容量結合する強誘電体キャパシタ構造130を完成させる。この強誘電体キャパシタ構造130においては、下部電極131が導電性の配向性向上膜123b及び酸素バリア膜123cを介してプラグ119と接続され、当該プラグ119、配向性向上膜123b、及び酸素バリア膜123cを介してソース/ドレイン118と下部電極131とが電気的に接続される。
【0088】
本実施形態による強誘電体キャパシタ構造130では、強誘電体膜125は、その内部にイリジウムを含有しており、上層領域から下層領域へ向かうほどイリジウム濃度が低くなるイリジウム濃度分布を有している。
詳細には、図12に示すように、強誘電体膜125の上層領域、即ち第2の強誘電体膜125bの部分が均一な高いイリジウム濃度であるとともに、強誘電体膜125の下層領域、即ち第1の強誘電体膜125aの部分が下方へ向かうほどイリジウム濃度が低くなる、イリジウム濃度分布が形成されている。
【0089】
続いて、図9Cに示すように、保護膜133及び層間絶縁膜134を形成する。
詳細には、先ず、強誘電体キャパシタ構造130の全面を覆うように、アルミナ(Al2O3)を材料として、スパッタ法により膜厚20nm〜50nm程度に堆積し、保護膜1
33を形成する。その後、保護膜133をアニール処理する。
【0090】
次に、強誘電体キャパシタ構造130を保護膜133を介して覆うように、層間絶縁膜234を形成する。ここで、層間絶縁膜134としては、例えばTEOSを用いたプラズマCVD法により、シリコン酸化膜を膜厚1500nm〜2500nm程度に堆積した後、CMPにより例えば膜厚が1000nm程度となるまで研磨して形成する。CMPの後に、層間絶縁膜134の脱水を目的として、例えばN2Oのプラズマアニール処理を施す。
【0091】
続いて、図10Aに示すように、強誘電体キャパシタ構造130の上部電極132へのビア孔135aを形成する。
詳細には、リソグラフィー及びそれに続くドライエッチングにより層間絶縁膜134及び保護膜133をパターニングし、上部電極132の表面の一部を露出させるビア孔135aを形成する。
【0092】
続いて、図10Bに示すように、強誘電体キャパシタ構造130との上部電極132と接続されるプラグ135を形成する。
詳細には、先ず、ビア孔135aの壁面を覆うように下地膜(グルー膜)135bを形成した後、CVD法によりグルー膜135bを介してビア孔135aを埋め込むようにW膜を形成する。そして、層間絶縁膜134をストッパーとして例えばW膜及びグルー膜135bをCMPにより研磨し、ビア孔135a内をグルー膜135bを介してWで埋め込むプラグ135を形成する。CMPの後に、例えばN2Oのプラズマアニール処理を施す。
【0093】
続いて、図11Aに示すように、プラグ135とそれぞれ接続される第1の配線145を形成する。
詳細には、先ず、層間絶縁膜134上の全面にスパッタ法等によりバリアメタル膜142、配線膜143及びバリアメタル膜144を堆積する。バリアメタル膜142としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜143としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜144としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜143の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0094】
次に、反射防止膜として例えばSiON膜または反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜144、配線膜143及びバリアメタル膜142を配線形状に加工し、プラグ135と接続される第1の配線145をパターン形成する。なお、配線膜143としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第1の配線145としてCu配線を形成しても良い。
【0095】
続いて、図11Bに示すように、第1の配線145と接続される第2の配線154を形成する。
詳細には、先ず、第1の配線145を覆うように層間絶縁膜146を形成する。層間絶縁膜146としては、シリコン酸化膜を膜厚700nm程度に成膜し、プラズマTEOS膜を形成して膜厚を全体で1100nm程度とした後に、CMPにより表面を研磨して、膜厚を750nm程度に形成する。
【0096】
次に、第1の配線145と接続されるプラグ147を形成する。
第1の配線145の表面の一部が露出するまで、層間絶縁膜146をリソグラフィー及びそれに続くドライエッチングにより加工して、例えば約0.25μm径のビア孔147aを形成する。次に、このビア孔147aの壁面を覆うように下地膜(グルー膜)148を形成した後、CVD法によりグルー膜148を介してビア孔147aを埋め込むようにW膜を形成する。そして、層間絶縁膜146をストッパーとして例えばW膜及びグルー膜148を研磨し、ビア孔147a内をグルー膜148を介してWで埋め込むプラグ147を形成する。
【0097】
次に、プラグ147とそれぞれ接続される第2の配線154を形成する。
先ず、全面にスパッタ法等によりバリアメタル膜151、配線膜152及びバリアメタル膜153を堆積する。バリアメタル膜151としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。配線膜152としては、例えばAl合金膜(ここではAl−Cu膜)を膜厚350nm程度に成膜する。バリアメタル膜153としては、スパッタ法により例えばTi膜を膜厚5nm程度及びTiN膜を膜厚150nm程度に積層成膜する。ここで、配線膜152の構造は、同一ルールのFeRAM以外のロジック部と同じ構造とされているため、配線の加工や信頼性上の問題はない。
【0098】
次に、反射防止膜として例えばSiON膜または反射防止膜(不図示)を成膜した後、リソグラフィー及びそれに続くドライエッチングにより反射防止膜、バリアメタル膜153、配線膜152及びバリアメタル膜151を配線形状に加工し、第2の配線154をパターン形成する。なお、配線膜152としてAl合金膜を形成する代わりに、いわゆるダマシン法等を利用してCu膜(又はCu合金膜)を形成し、第2の配線154としてCu配線を形成しても良い。
【0099】
しかる後、層間絶縁膜や更なる上層配線の形成等の諸工程を経て、本実施形態によるスタック型のFeRAMを完成させる。
【0100】
以上説明したように、本実施形態によれば、強誘電体キャパシタ構造130の反転電化量を向上させるも、リーク電流を徒に増加させることなく、高い歩留まりを確保することができる、信頼性の高いスタック型のFeRAMを実現することができる。
【0101】
(第3の実施形態)
本実施形態では、第1の実施形態に適用可能な他の諸実施例について説明する。なお、ここでは第1の実施形態をベースにして説明するが、第2の実施形態にも同様に適用することができる。なお、図13A〜図13C,図14A〜図14Cの各図では、図1Dに相当する構成物のみを示す。
【0102】
[実施例1]
図13Aは、実施例1の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず第1の実施形態において、下部電極層24上に、第1の強誘電体膜として、低温、例えば10℃〜100℃、ここでは50℃でスパッタ法により形成し、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。
【0103】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
その後、RTA法で第1の強誘電体膜61及び第2の強誘電体膜25bを結晶化させる。第1の強誘電体膜61及び第2の強誘電体膜25bがPZT膜の場合には、トータルでPZT膜の厚さが150nm程度の場合、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。更にこの熱処理に加えて、700℃〜750℃にて酸素の雰囲気中で、60秒間の熱処理を行うことが望ましい。
【0104】
この熱処理により、第1の強誘電体膜61及び第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様に上部電極層26を形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0105】
[実施例2]
図13Bは、実施例2の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず実施例1と同様に、下部電極層24上に、第1の強誘電体膜として、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。その後、RTA法で第1の強誘電体膜61を結晶化させる。第1の強誘電体膜61がPZT膜の場合には、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。
【0106】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
その後、RTA法で第1の強誘電体膜61及び第2の強誘電体膜25bを結晶化させる。第1の強誘電体膜61及び第2の強誘電体膜25bがPZT膜の場合には、トータルでPZT膜の厚さが150nm程度の場合、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。更にこの熱処理に加えて、700℃〜750℃にて酸素の雰囲気中で、60秒間の熱処理を行うことが望ましい。
【0107】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様に上部電極層26を形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0108】
ここで、異常分散法を用いて、IrがPZTの結晶格子中にドーピングされていることを確認した。異常分散は、X線の振動数が原子の吸収端の振動数に近い状態で共鳴効果により屈折率や散乱能が大きく変化する現象である。即ち、ある物質のX線回折強度を測定する際に、その物質の構成元素の吸収端に近いエネルギーを物質に照射すると、X線回折強度が大きく変化することになる。この現象を利用して、特定ピークの回折強度のエネルギー依存性を調べれば、そのピークの構成元素を明らかにすることができる。
【0109】
IrのPZT膜中へのドーピングを調べるために、IrのLIII吸収端近傍のエネルギーを利用した。なお、LIIIは、Ir原子における電子軌道である。
【0110】
図15に、Ptからなる下部電極層上に積層成膜したPZTをアニール処理した後、PZT(111)配向強度のピークのX線入射エネルギー依存性を調べた結果を示す。
X線として、IrのLIII吸収端近傍の波長を用いた。IrのLIII吸収端エネルギーが11.21eVで強度の低下が大きくなっている。これは、IrがドープされたPZTの結晶格子中にIrが含まれていることを明確に示しており、IrがドープされたPZTは、IrがPZT膜中に単に拡散しているのではなく、IrをPZTの結晶構成元素として含んでいることが判る。即ち、当該PZTが、そのABO3型ペロブスカイト構造のAサイト及びBサイトの少なくとも一方にIr元素を含む結晶構成とされている。
【0111】
[実施例3]
図13Cは、実施例3の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず実施例1と同様に、下部電極層24上に、第1の強誘電体膜として、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。その後、RTA法で第1の強誘電体膜61を結晶化させる。第1の強誘電体膜61がPZT膜の場合には、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。
【0112】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
続いて、第1の実施形態と同様に、膜厚50nm程度のIrOx膜(0<x<2)26aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0113】
その後、RTA法で第2の強誘電体膜25bを結晶化させる。第2の強誘電体膜25bがPZT膜の場合には、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる混合雰囲気中で、熱処理時間を60秒間とする。
【0114】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。更に、IrOx膜26aのプラズマダメージを回復させることができ、第2の強誘電体膜25b中の酸素欠損が補償される。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0115】
[実施例4]
図14Aは、実施例4の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず第1の実施形態と同様に、下部電極層24上に、第1の強誘電体膜として、第1の強誘電体膜25aを形成する。
【0116】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
続いて、第1の実施形態と同様に、膜厚50nm程度のIrOx膜(0<x<2)26aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0117】
その後、RTA法で第2の強誘電体膜25bを結晶化させる。第2の強誘電体膜25bがPZT膜の場合には、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を60秒間とする。
【0118】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜25a内部の結晶粒のAサイトやBサイトに結合する。更に、IrOx膜26aのプラズマダメージを回復させることができ、第2の強誘電体膜25b中の酸素欠損が補償される。ここで、第1の強誘電体膜25a及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0119】
[実施例5]
図14Bは、実施例5の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では、先ず実施例1と同様に、下部電極層24上に、アモルファス状態の第1の強誘電体膜61を形成する。膜厚等は第1の強誘電体膜25aと同様とする。なお、第1の実施形態と同様に、第1の強誘電体膜25aを形成しても良い。
【0120】
続いて、第1の実施形態と同様に、Irを添加したターゲットを用いて、第2の強誘電体膜25bをスパッタ法で形成する。
その後、RTA法で第1の強誘電体膜61及び第2の強誘電体膜25bを結晶化させる。第1の強誘電体膜61及び第2の強誘電体膜25bがPZT膜の場合には、トータルでPZT膜の厚さが150nm程度の場合、560℃〜580℃にて流量が2slmのAr及び流量が25sccmのO2の混合雰囲気中で、90秒間の熱処理を行う。
【0121】
この熱処理により、第1の強誘電体膜61及び第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
【0122】
続いて、第1の実施形態と同様に、膜厚50nm程度のIrOx膜(0<x<2)26aを形成する。なお、IrOx膜の代わりにPt膜を形成しても良い。
【0123】
その後、RTA法を行う。第2の強誘電体膜25bがPZT膜の場合には、熱処理温度を725℃とし、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で、熱処理時間を120秒間とする。
【0124】
この熱処理により、第2の強誘電体膜25bが完全に結晶化するとともに、第2の強誘電体膜25b中のIrが第1の強誘電体膜61内部の結晶粒のAサイトやBサイトに結合する。更に、IrOx膜26aのプラズマダメージを回復させることができ、第2の強誘電体膜25b中の酸素欠損が補償される。ここで、第1の強誘電体膜61及び第2の強誘電体膜25bにより、キャパシタ膜となる強誘電体膜25が形成される。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0125】
[実施例6]
図14Cは、実施例6の主要構成として、図1Dに相当する構成物のみを示す概略断面図である。
本例では先ず、下部電極層24上に、キャパシタ膜となる強誘電体膜として、低温、例えば20℃〜100℃、ここでは50℃でスパッタ法により形成し、アモルファス状態の強誘電体膜62を膜厚140nm程度に形成する。
【0126】
続いて、RTA法で熱処理を行う。この熱処理の温度をコントロールし、強誘電体膜62を下部電極層24上の部分(強誘電体膜62の下層部分)では完全に結晶化し、表層がアモルファス状となるようにする。このとき、強誘電体膜62の膜厚は結晶状況に影響を与える。
【0127】
一般的に、強誘電体膜の結晶過程は下部電極上の部分から結晶化が進行する。熱処理温度が高い場合には結晶化速度が速くなる。図17A,図17Bは、Ptからなる下部電極層上に形成した膜厚140nmのPZT膜に、RTA法で553℃及び573℃で90秒間の熱処理を施した後の様子を示す断面の写真である。アニール温度が低いと表面付近で柱状結晶の粒界が見えなくなり、結晶になっていないと思われる。一方、アニール温度が高いと柱状結晶の粒界が明確になっているように見える(膜厚120nmのPZT膜の場合、568℃で90秒間の熱処理を行うと、表面付近で柱状結晶の粒界が見える。)。
【0128】
続いて、強誘電体膜62上に、例えばスパッタ法又はMOCVD法により、膜厚20nm〜80nm程度、ここでは50nm程度のIrOx膜(0<x<2)26cを形成する。ここで、IrOx膜26cのxの値をコントロールするために、流量50〜58sccmの酸素及び流量100sccmのArによる雰囲気中で、半導体基板10に印加するパワーを2.0kWとする。成膜されたIrOx膜26cのxの値は例えば1.4程度となる。
【0129】
続いて、RTA法で熱処理を行う。具体的には、725℃の処理温度、酸化性雰囲気、ここでは酸素を含む雰囲気(流量20sccmの酸素及び流量2000sccmのArによる混合雰囲気)中で、熱処理時間を120秒間とする。
【0130】
この熱処理により、強誘電体膜62が完全に結晶化するとともに、IrOx膜26c中のIrが強誘電体膜62の内部へ拡散する。更に、IrOx膜26cのプラズマダメージが回復され、強誘電体膜62中の酸素欠損が補償される。しかも、強誘電体膜62とIrOx膜26cとの界面は平坦となる(低電圧動作に非常に有利である。)。
その後、第1の実施形態と同様にIrOy膜26bを形成し、パターニングすることにより、強誘電体キャパシタ構造30を形成する。
【0131】
本例による強誘電体キャパシタ構造30では、図16に示すように、強誘電体膜62は、その内部にイリジウムを含有しており、上面から下面へ向かうほどイリジウム濃度が低くなるイリジウム濃度分布を有している。
【0132】
以下、下部電極となるPt層、キャパシタ膜となるアモルファスPZT膜、及び上部電極の一部となるIrOx膜(x=1.4:以下、IrO1.4膜とする)からなる構造体を用いて、本発明のメカニズムを説明する。
【0133】
Pt下部電極層は、(111)面に配向している。その上に、アモルファスPZT膜を150nmに成膜する。その後、RTA法で、流量25sccmの酸素及び流量2000sccmのArによる雰囲気中で90秒間、熱処理を行う。
【0134】
各熱処理の温度に起因するキャパシタの断面図への影響を図18A,図18B,図18Cに示す。
PZT膜の結晶成長は、Pt下部電極層の(111)結晶粒間から成長する。熱処理の温度が低い場合、PZT膜の結晶成長は、ばらつきが大きく、柱状のPZT結晶粒子の大きさも非常に大きなばらつきが見られる。PZT膜の表面はアモルファス状である。
【0135】
その後、IrO1.4膜を形成し、さらに、RTA法で725℃、流量20sccmの酸素及び流量2000sccmのArによる雰囲気中で20秒間の熱処理を行う。このとき、IrO1.4膜は不飽和な膜であるため、IrO1.4膜中のIrがPZT膜中へ拡散し、PZT膜中のPbがIrO1.4膜中へ拡散する。このとき、PZT膜中の結晶粒子はばらつきが大きいので、IrがPZT膜の結晶粒の中(AサイトやBサイト)にドーピングされると共に、IrがPZT膜の結晶粒子間の隙間にも多く残存してしまう。これらのIrは、キャパシタのリークパスを形成すると判断できる。しかしながら、PZT膜中とIrO1.4膜との界面層(常誘電体層)は、PbとIrとの間における相互拡散の影響により薄くなる。即ち、キャパシタ構造の低電圧動作に有利である。
【0136】
一方、上記のPZT膜の成膜後の熱処理温度が適当であれば、PZT膜の結晶粒子はほ
ぼ均一となるとともに、PZT膜の表層はアモルファス状態となる。その後、IrO1.4膜の形成及び熱処理を行うと、Pb及びIrの拡散をコントロールでき、PZT膜とIrO1.4膜との間の界面層も薄くすることができる。それと同時に、PZT膜の結晶粒子はほぼ均一になるので、IrがPZT膜の結晶粒界に殆ど溜まることがなく、キャパシタ構造のリーク電流も低くなる。
【0137】
更に、上記のPZT成膜後の熱処理が高くなると、PZTの結晶成長は速くなり、結晶成長にある程度のばらつきが生じる。このとき、PZT膜の表層はアモルファス状態ではなく、PZT膜は完全に結晶化される。その後、IrO1.4膜の形成及び熱処理を行うと、Pb及びIrの相互拡散が発生する。但し、PZT膜は結晶化されているため、Irは殆どPZT膜の結晶粒子中に拡散できず、Irは結晶粒子間及びPZT膜とIrO1.4膜との間に溜まる。PZT膜とIrO1.4膜との間の界面層も厚くなる。
【0138】
上記の各実施形態では、以上の基本発想を基に案出された。即ち、強誘電体膜中に微量のIrをドーピングすることにより、強誘電体膜中の欠陥を補償する上に、強誘電体膜の結晶性が均一となり、しかも強誘電体膜の結晶粒間にIrが溜まることなく、強誘電体膜と上部電極との界面層を薄くすることができる手法である。
【0139】
ここで、実施例6の手法で以下の実験を行う。
キャパシタ構造の下部電極としては、Pt(膜厚150nm、350℃、0.3kW成膜パワーで成膜)とする。強誘電体膜としては、Ca、Sr、Laを微量添加したPZTのターゲットを用いて、RFスパッタ法で150nmを上記の下部電極上にアモルファス状のCSPLZT膜を成膜する。このアモルファス状のCSPLZT膜をRTA法で熱処理する。流量25sccmの酸素及び流量2000sccmのArによる混合雰囲気中で、熱処理時間を90秒間とする。熱処理温度として、533℃から588℃まで調査した。IrO1.4膜としては、流量50〜58sccmの酸素及び流量100sccmのArによる混合雰囲気中で、半導体基板に印加するパワーを2.0kW、基板温度を20℃とし、8秒間成膜する。これにより、膜厚47nm程度のIrO1.4膜が形成される。その後、RTA法で725℃、流量20sccmの酸素及び流量2000sccmのArによる混合雰囲気中で20秒間の熱処理を行う。
【0140】
上記のように熱処理したCSPLZT膜の結晶性を測定した結果を図19A,図19B,図20A,図20Bに示す。
図示のように、各条件のCSPLZT膜の(101)面は殆ど配向しない(バックグランドレベルの影響)。熱処理温度が低い場合には、(100)面の配向は強くなり、熱処理温度が高くなると、(222)面の配向強度は強くなる。一方、熱処理温度が低い場合、CSPLZT膜の(222)面の配向率(=(222)/[(222)+(100)+(101)])は低い。熱処理温度を548℃以上とすると、(222)面の配向率はほぼ飽和する。以上の結果より、CSPLZT膜の結晶性はほとんど強誘電体成膜後の熱処理条件に依存することが判る。即ち、熱処理温度が低くなると、CSPLZT膜の結晶性は悪く、結晶粒子の大きさがばらつく。熱処理温度を548℃以上とすると、CSPLZT膜の結晶粒子の大きさがほぼ均一となる。
【0141】
一方、CSPLZT膜の結晶性は、膜厚及び熱処理温度に依存する。CSPLZTの膜厚が120nmの場合の熱処理温度がCSPLZT膜の結晶性へ与える影響を図21A,図21Bに示す。熱処理温度が低い場合、(100)面の配向強度は強くなり、(222)面の配向率は低くなる。543℃程度以上になると、配向率はほぼ飽和する。この結果より、強誘電体膜は、膜厚が薄くなると、最適な熱処理温度が低くなる。即ち、強誘電体膜の表層をアモルファス状態とするに際して、強誘電体の結晶粒の大きさ及び配向を揃える熱処理条件は、PZTの膜厚にも依存する。
【0142】
CSPLZT膜をキャパシタ膜、IrO1.4膜及びIrO2膜(膜厚200nm程度)を上部電極とした強誘電体キャパシタ構造を形成し、配線を3層まで形成し、1トランジスタ−1キャパシタ(1T1C)のFeRAMを完成させる。次に、完成した1T1CのFeRAMのモニタ特性及びPT歩留まりを調査した。
【0143】
先ず、平面形状が、一辺の長さが50μmである正方形の強誘電体キャパシタ(ディスクリート)、及び平面形状が、長辺の長さが1.50μm、短辺の長さが1.15μmである1428個の長方形の強誘電体キャパシタ(セルキャパシタ)を形成し、その反転電荷量QSWを測定した。
【0144】
印加電圧を3.0Vとして反転電荷量QSWを測定した結果を図22A,図22Bに示す。
この結果は、基板面内の56点における平均値である。図示のように、CSPLZT膜の熱処理温度が538℃以下になると、ディスクリートのQSWは低くなる。543〜558℃まではほぼ最高値であり、更に熱処理温度が高くなると、QSWは低くなる。セルキャパシタでも同じ傾向が見られる。
【0145】
一方、セルキャパシタにおける印加電圧の依存性を図23Aに、分極反転の抗電圧Vcを図23Bにそれぞれ示す。
このVcは、印加電圧の変化に対する値Pの変化の割合が最も大きい印加電圧を抗電圧Vcとした。なお、◆は変化の割合が負の場合の抗電圧Vc(−)を示し、▲は変化の割合が正の場合の抗電圧Vc(+)を示す。Vcが低い場合、低電圧から飽和電圧にわたって、高い反転電荷量QSWが得られると共に、勾配が大きくなった。このことは、低電圧動作の強誘電体メモリに極めて好適であることを意味している。
【0146】
図23A及び図23Bに示すように、543℃及び558℃のセルキャパシタは、低電圧に立ち上がりが速くなり、飽和QSWも高くなり、Vcが小さくなる。熱処理温度は高くなると、低電圧に立ち上がりが遅くなり、飽和QSWが低くなり、Vcが高くなる。
【0147】
熱処理温度が560℃以下の場合、CSPLZT膜の表面はアモルファス状であり、その後、IrO1.4膜を形成した後、熱処理を行うと、IrがCSPLZT膜へ拡散する上に、CSPLZT膜とIrO1.4膜との界面は平坦であり、薄い界面層が生成される。一方、熱処理温度が563℃以上になると、CSPLZT膜の表層が結晶化される。より高い温度になると、CSPLZT膜はより完全に結晶化する。この場合、IrO1.4膜の形成後の熱処理は、IrがCSPLZT膜へ拡散するが、CSPLZT膜の結晶粒子内に殆ど入らず、結晶粒界に玉ってしまう。しかも、CSPLZT膜とIrO1.4膜との間の界面層も厚くなる。この状況では、分極反転電荷量が小さくなり、抗電圧も高くなる。
【0148】
次に、上記の強誘電体キャパシタ構造(ディスクリート及びセルアレイ)のリーク電流を測定した。この結果を図24A,図24Bに示す。
なお、印加電圧は、上部電極を基準とした下部電極の電位に相当し、±5Vとした。L−CAPFはディスクリートのリーク電流であり、L−CAPはセルアレイのリーク電流である。L−CAPF−2はディスクリートに印加電圧+5Vのリーク電流である。図示のように、PZTの熱処理温度が543℃以下になると、各リーク電流は急増する。548〜558℃間のリーク電流が最も低くなる。更に、熱処理温度が高くなると、リーク電流が増加するという結果が得られた。この現象は、以下のようにで説明できる。
【0149】
熱処理温度が低い場合、PZTの結晶粒径はばらつきが大きく、粒界の欠陥も多いので、IrがPZTへ拡散すると、これらの空位に先に充填される。充填された空位のIrはキャパシタ構造のリークパスを形成し、キャパシタ構造のリーク電流も急増する。熱処理温度が適当である場合、CSPLZT膜の結晶粒界に欠陥は少なく、Irが結晶粒内へ拡散するため、キャパシタのリークパスは形成されない。熱処理温度が高くなると、PZTの結晶粒が完全に形成され、Irが殆ど結晶粒中に入らないため、そのまま結晶粒界に溜まってしまい、リークパスが形成される。
【0150】
図25A,図25Bは、強誘電体キャパシタ構造(1T1C型のセルアレイ)における歩留りの測定結果を示す特性図である。
歩留りの測定においては、動作電圧を3Vとした。PT1は、書き込みを行った後に読み出しを行ったときの歩留りを示す。PT2は、読み出し前に250℃での熱処理を行ったときの歩留りを示す。PT3は、PT2に対し熱処理後にデータを反転したときの歩留りを示す。PTは、PT1、PT2、PT3の総合歩留まりを示す。PTレシオはPT/PT1である。
【0151】
図示のように、PZT(CSPLZT)の熱処理温度はデバイスの歩留まりに大きな影響を与える。PZTの熱処理温度が低いとき、キャパシタのリーク電流が大きいため、キャパシタ構造に高電圧を印加できず、PT1の歩留まりは非常に低くなる。一方、PZTの熱処理温度が高くなると、キャパシタ構造は低電圧で動作し難くなり、リテンション(SS:Same State不良)及びインプリント(OS:Opposite State不良)し易くなり、PTは低くなる。同様に、PTレシオも低くなる。PT歩留まりのRET不良(SS&OS)の結果を図26に示す。
【0152】
以上の結果より、PZT(CSPLZT)膜の熱処理温度は543℃〜573℃とすることが望ましい。最適温度は553℃である。更に、548℃〜558℃の熱処理では、90%のデバイス歩留まり及び98%以上の歩留まり率が得られる。
一方、PZTの膜厚が120nmの場合では、最適な熱処理温度は543℃〜553℃であると考えられる。
【特許請求の範囲】
【請求項1】
半導体基板の上方に、下部電極と上部電極とにより誘電体材料からなるキャパシタ膜を挟持してなるキャパシタ構造を備えた半導体装置の製造方法であって、
前記キャパシタ構造を形成するに際して、
下部電極層を形成する工程と、
前記下部電極層上にアモルファス状の誘電体膜を形成する工程と、
酸化性雰囲気で前記誘電体膜に第1の熱処理を施し、前記誘電体膜を結晶化する工程と、
前記誘電体膜上に、内部にイリジウムを含有する上部電極層を形成する工程と、
酸化性雰囲気で前記上部電極層に第2の熱処理を施し、前記上部電極層中のイリジウムを前記誘電体膜の内部に拡散させる工程と、
前記上部電極層、前記誘電体膜、及び前記下部電極層をそれぞれ加工して、前記キャパシタ構造を形成する工程と
を含み、
前記誘電体膜は、ABO3型ペロブスカイト構造の強誘電体材料からなり、
前記第1の熱処理は、前記誘電体膜の下層部分が結晶化し、上層部分がアモルファス状を維持するように処理温度を制御することを特徴とする半導体装置の製造方法。
【請求項2】
前記上部電極層を複数層構造とし、
前記誘電体膜上に、IrOx(0<x<2)の組成に前記上部電極層の最下層を形成し、
前記最下層に前記第2の熱処理を施し、前記最下層中のイリジウムを前記誘電体膜の内部に拡散させた後、
前記最下層上に前記上部電極層の残りの層を形成し、前記上部電極層を完成させることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記ABO3型ペロブスカイト構造は、A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種の強誘電体材料からなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項1】
半導体基板の上方に、下部電極と上部電極とにより誘電体材料からなるキャパシタ膜を挟持してなるキャパシタ構造を備えた半導体装置の製造方法であって、
前記キャパシタ構造を形成するに際して、
下部電極層を形成する工程と、
前記下部電極層上にアモルファス状の誘電体膜を形成する工程と、
酸化性雰囲気で前記誘電体膜に第1の熱処理を施し、前記誘電体膜を結晶化する工程と、
前記誘電体膜上に、内部にイリジウムを含有する上部電極層を形成する工程と、
酸化性雰囲気で前記上部電極層に第2の熱処理を施し、前記上部電極層中のイリジウムを前記誘電体膜の内部に拡散させる工程と、
前記上部電極層、前記誘電体膜、及び前記下部電極層をそれぞれ加工して、前記キャパシタ構造を形成する工程と
を含み、
前記誘電体膜は、ABO3型ペロブスカイト構造の強誘電体材料からなり、
前記第1の熱処理は、前記誘電体膜の下層部分が結晶化し、上層部分がアモルファス状を維持するように処理温度を制御することを特徴とする半導体装置の製造方法。
【請求項2】
前記上部電極層を複数層構造とし、
前記誘電体膜上に、IrOx(0<x<2)の組成に前記上部電極層の最下層を形成し、
前記最下層に前記第2の熱処理を施し、前記最下層中のイリジウムを前記誘電体膜の内部に拡散させた後、
前記最下層上に前記上部電極層の残りの層を形成し、前記上部電極層を完成させることを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記ABO3型ペロブスカイト構造は、A=Bi,Pb,Ba,Sr,Ca,Na,K,及び希土類元素から選ばれた少なくとも1種、B=Ti,Zr,Nb,Ta,W,Mn,Fe,Co,Crから選ばれた少なくとも1種の強誘電体材料からなることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図11A】
【図11B】
【図12】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15】
【図16】
【図17A】
【図17B】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【図23A】
【図23B】
【図24A】
【図24B】
【図25A】
【図25B】
【図26】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図4A】
【図4B】
【図4C】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図7C】
【図7D】
【図8A】
【図8B】
【図8C】
【図8D】
【図9A】
【図9B】
【図9C】
【図10A】
【図10B】
【図11A】
【図11B】
【図12】
【図13A】
【図13B】
【図13C】
【図14A】
【図14B】
【図14C】
【図15】
【図16】
【図17A】
【図17B】
【図18A】
【図18B】
【図18C】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【図23A】
【図23B】
【図24A】
【図24B】
【図25A】
【図25B】
【図26】
【公開番号】特開2012−151497(P2012−151497A)
【公開日】平成24年8月9日(2012.8.9)
【国際特許分類】
【出願番号】特願2012−70297(P2012−70297)
【出願日】平成24年3月26日(2012.3.26)
【分割の表示】特願2008−509594(P2008−509594)の分割
【原出願日】平成18年3月30日(2006.3.30)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
【公開日】平成24年8月9日(2012.8.9)
【国際特許分類】
【出願日】平成24年3月26日(2012.3.26)
【分割の表示】特願2008−509594(P2008−509594)の分割
【原出願日】平成18年3月30日(2006.3.30)
【出願人】(308014341)富士通セミコンダクター株式会社 (2,507)
【Fターム(参考)】
[ Back to top ]