【課題】データの書き込みと消去を低電圧で実行可能な半導体装置およびその製造方法を提供する。
【解決手段】Ｓｉ基板１上に絶縁膜３を介して形成されたＳｉ層５と、Ｓｉ層５上に絶縁膜７を介して形成されたＳｉ層９と、Ｓｉ層５の少なくとも一つの側面に形成されたＰＭＯＳ２０と、Ｓｉ層９の少なくとも一つの側面に形成されたＮＭＯＳ３０と、を備え、ＰＭＯＳ２０及びＮＭＯＳ３０は、共通のコントロール・ゲート１７及び共通のフローティング・ゲート８を有する。また、共通のフローティング・ゲートは、Ｓｉ層５とＳｉ層９との間に配置されている。本発明によれば、共通のフローティング・ゲート８に対する書き込みと消去とを、電子とホールのふたつのキャリア供給によって実現することができる。 （もっと読む）

【課題】微細化によるメモリセル間の干渉を低減し、かつ、オフ状態でのリーク電流を抑制した不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０と、半導体基板に形成された複数の素子分離領域ＳＴＩと、隣り合う素子分離領域間に設けられた素子形成領域ＡＡであって、素子分離領域の隣接方向の断面において素子形成領域の側部の一部分の幅が該素子形成領域の上面の幅よりも狭い窪みＣを有する素子形成領域と、素子形成領域上に設けられた第1のゲート絶縁膜２０と、第1のゲート絶縁膜上に設けられたフローティングゲート電極ＦＧと、フローティングゲート電極上に設けられた第２のゲート絶縁膜３０と、第２のゲート絶縁膜上に設けられたコントロールゲート電極ＣＧとを備え、素子分離領域の隣接方向の断面においてフローティングゲート電極の上辺の幅がフローティングゲート電極の下辺の幅よりも狭い。 （もっと読む）

【課題】ゲート電極中に含まれる不純物の拡散を防止することができ、さらに、ゲート絶縁膜の信頼性及びホットキャリア耐性を向上させることができる半導体装置及びその製造方法を得る。
【解決手段】Ｎ型シリコン基板１上にゲート酸化膜３６およびＰ+型ゲート電極３５を形成する。Ｐ+型ゲート電極３５の両側にソース／ドレイン領域６を形成する。ゲート酸化膜３６およびＰ+型ゲート電極３５中には窒素がドープされ、窒素ドーピング領域３０が形成される。 （もっと読む）

【課題】ゲート絶縁膜の膜厚が薄くなった部分、即ち、段差部による半導体素子特性への影響を低減し、半導体素子の信頼性を向上させることを目的とする。また、そのような半導体素子を有する半導体装置を実現するための作製方法を提供する。
【解決手段】半導体層と、半導体層の端部を覆うゲート電極と、当該半導体層及びゲート電極を絶縁する絶縁層を有し、半導体層の端部及びゲート電極が重なる領域を絶縁する絶縁層の膜厚が、半導体層の中央部を覆う絶縁層の膜厚より厚い半導体装置である。 （もっと読む）

【課題】ランタンアルミニウム酸化物を絶縁膜として用いた半導体装置において、この絶縁膜に積層する電極として必要な特性を満たすと共に、各種半導体装置製造過程を経てもその絶縁膜特性を劣化させることのないゲート電極を見出し、微細化に対応可能なスタック構造を有する半導体装置を提供する。
【解決手段】本発明の一実施形態に係るＣＭＯＳ回路は、ｎＭＩＳは、ランタンアルミニウム酸化物を用いたゲート絶縁膜１９、ＬａｘＡｌ１−ｘ（但し０．２１≦ｘ≦０．３３）で表されるランタンアルミニウム合金を用いたゲート電極２１、及びソース及びドレイン領域３５とを具備し、ｐＭＩＳは、ランタンアルミニウム酸化物を用いたゲート絶縁膜１９、ＬａｘＡｌ１−ｘＮｙＨｚ（但し０．２１≦ｘ≦０．３３、０．１５≦ｙ≦０．５、０≦ｚ≦０．１）で表されるランタンアルミニウム合金を用いたゲート電極２１を具備する。 （もっと読む）

【課題】しきい値電圧の制御性が良く、しきい値電圧のバラツキが抑制され、２種類を超えるしきい値電圧の実現と低電源電圧化との両立を図ることのできる高性能な不揮発性半導体記憶素子及び不揮発性半導体記憶装置を提供することを可能にする。
【解決手段】不揮発性半導体記憶素子のチャネルを板状に形成し、チャネル領域の一方の面上には絶縁膜を介して電荷蓄積層を形成し、その上に絶縁膜を介して制御ゲート電極を形成する。チャネル領域の他方の面上には絶縁膜を介して制御ゲート電極を形成する。板状半導体領域の厚さは、その不純物濃度で決まる最大空乏層の厚さの二倍よりも薄く形成する。この様にすると、制御ゲート電極の電圧を変化させる事に伴うしきい値電圧の変動量を、従来素子に於ける限界値を超えて小さくする事が可能となる。その結果としてしきい値電圧の制御性を向上させ、低電源電圧化の可能な、その結果として低消費電力化の可能な不揮発性半導体記憶素子を得ることができる。 （もっと読む）

【課題】不揮発性メモリセル、並びに薄膜トランジスタ及びそれらを含む回路を様々な基板上に作成する方法を提供する。
【解決手段】この不揮発性メモリセルは、同一水平レベルにおいて所定の距離で離間している第１及び第２の半導体アイランドであって、第１の半導体アイランドが制御ゲート２を構成し、第２の半導体アイランドがソース端子及びドレイン端子を構成する、当該第１及び第２の半導体アイランドと、第１の半導体アイランドの少なくとも一部の上のゲート誘電体層と、第２半導体アイランドの少なくとも一部の上のトンネリング誘電体５層と、ゲート誘電体４層とトンネリング誘電体層の少なくとも一部の上のフローティングゲート７と、制御ゲート２並びにソース端子及びドレイン端子に電気的に接触する金属層と、を備える。一つの効果的な実施形態では、不揮発性メモリセルを、「全プリント」加工技術を使用して製造することができる。 （もっと読む）

【課題】単純化された構造により集積度及び信頼性が向上したＥＥＰＲＯＭ装置及びその製造方法を提供する。
【解決手段】基板上にトンネル絶縁膜を形成した後、トンネル絶縁膜上に互いに離隔し、実質的に同じ構造を有する第１及び第２ゲート構造物を形成する。第１及び第２ゲート構造物間の基板に共通ソース領域を形成した後、第１及び第２ゲート構造物にそれぞれ隣接する基板の第１及び第２部分にそれぞれ第１及び第２ドレイン領域を形成する。従って、信号の印加によってメモリトランジスタと選択トランジスタの機能を互いに交互に行い、実質的に同じ構造を有する第１トランジスタ及び第２トランジスタを有するＥＥＰＲＯＭ装置が具現される。 （もっと読む）

【課題】ＩＰＤリークの抑制によりメモリセルの微細化を実現する。
【解決手段】本発明の例に関わる不揮発性半導体メモリは、半導体基板１１と、半導体基板上１１の第１絶縁層１３と、第１絶縁層１３上のフローティングゲート電極ＦＧと、フローティングゲート電極ＦＧ上の第２絶縁層１５と、第２絶縁層１５上のコントロールゲート電極ＣＧとを備え、フローティングゲート電極ＦＧは、第１絶縁層１３に接触する第１金属層１４ａと、第２絶縁層１５に接触する第２金属層１４ｂと、第１及び第２金属層１４ａ，１４ｂの間の半導体層１４ｃとから構成される。 （もっと読む）

【課題】絶縁耐圧の良好な絶縁層を製造する技術を提供することを目的とする。また、絶縁耐圧の良好な絶縁層を有する半導体装置を製造する技術を提供することを目的とする。
【解決手段】シリコンを主成分とする半導体層若しくは半導体基板に対して高密度プラズマ処理を行うことにより、半導体層の表面若しくは半導体基板の上面に絶縁層を形成する。このとき、供給ガスを希ガス、酸素及び水素を含むガスから希ガス及び酸素を含むガスに途中で切り替えて高密度プラズマ処理を行う。 （もっと読む）

【課題】非常に小さい幾何学的特徴をもつナノ構造のデバイスを製作することができる改善された方法を提供すること。
【解決手段】予め決められた形状をもつ一又はそれより多い電気的に帯電された部位を、半導体基板の表面又は半導体基板の不動態化表面である第一の表面上に形成する工程であって、その際、前記一又はそれより多い部位に対応する前記第一の表面の部分と固体材料の道具(9)とを、前記道具と前記第一の表面との間で電荷を移動させるように接触させる工程；
第二の材料の粒子(7)を、前記一又はそれより多い電気的に帯電された部位の近くに流れるようにし、該電気的に帯電された部位の極性に対する該電荷の極性により、該粒子(7)を前記一又はそれより多い電気的に帯電された部位にひきつけるか又は反発させることによって、該粒子(7)を上記形成工程において提供された電気的に帯電された部位に一致させて第一の表面上に堆積させる工程；及び
該堆積させた粒子を使用して、ナノメートルサイズのフィラメント若しくは粒子の鎖(148)、カーボンナノチューブのアレイ若しくはフィラメント(158)、又は半導体性材料若しくは磁性材料のフィラメント若しくはナノロッド(168)をつくる工程、
を含む方法によって、半導体基板の表面又は半導体基板の不動態化表面上にナノ構造を形成する。 （もっと読む）

【課題】膜特性に優れる絶縁膜を製造する技術を提供することを目的とする。特に、緻密で高耐圧な絶縁膜を製造する技術を提供することを目的とする。また、電子トラップの少ない絶縁膜を製造する技術を提供することを目的とする。
【解決手段】酸素を含む絶縁膜に対して、高周波を用いて電子密度が１×１０^１１ｃｍ^−３以上、且つ電子温度が１．５ｅＶ以下の条件でプラズマ処理を行う。また、プラズマ処理は、酸素を含む雰囲気下で行う。 （もっと読む）

【課題】半導体膜のチャネル形成領域の端部の特性がトランジスタの特性へ及ぼす影響を低減することを課題とする。
【解決手段】基板上に半導体膜とゲート絶縁膜と第１の導電膜を順に積層した積層体を形成し、積層体を除去することによって、島状に設けられた複数の積層体とし、島状に設けられた積層体を覆うように絶縁膜を形成し、第１の導電膜の表面と高さが概略一致するように絶縁膜の一部を除去して第１の導電膜の表面を露出させ、第１の導電膜上及び残存した第１の絶縁膜上に第２の導電膜を形成し、第２の導電膜上にレジストを形成し、レジストをマスクとして、第１の導電膜及び第２の導電膜を選択的に除去する。 （もっと読む）

【課題】ゲート絶縁膜の被覆不良によるゲート電極と半導体層とのショート及びリーク電流などの不良が防止された信頼性の高い半導体装置、及びそのような半導体装置の作製方法を提供することを目的とする。
【解決手段】絶縁表面上に複数の半導体素子を形成するために、連続した半導体層中に半導体素子として機能する素子領域と、抵抗が高く素子領域間を電気的に分離する機能を有する素子分離領域を形成する。素子分離領域は、連続した半導体層において、素子間を電気的に分離するために、選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を添加して形成する。 （もっと読む）

【課題】絶縁層の被覆不良によるゲート電極層と半導体層とのショート及びリーク電流などの不良が防止された信頼性の高い半導体装置、及びそのような半導体装置の作製方法を提供することを目的とする。
【解決手段】絶縁表面上に複数の半導体素子を形成するために、半導体層を複数の島状の半導体層に分離せず、連続した半導体層中に半導体素子として機能する複数の素子領域を電気的に絶縁分離する素子分離領域として、高い抵抗を有する第１の素子分離領域及び素子領域と接し素子領域の有するソース領域及びドレイン領域と逆導電型を有する第２の素子分離領域を形成する。 （もっと読む）

【課題】半導体装置において、絶縁膜を高品質化することにより、素子特性や信頼性の向上をはかる半導体装置及びその製造方法を提供することである。
【解決手段】不揮発性半導体装置における浮遊ゲート電極と制御ゲート電極間のインターポリ絶縁膜として、酸化アルミニウム及びシリコン窒化膜から選ばれる第３の絶縁膜と、前記第３の絶縁膜上に形成された希土類金属の酸化物及び４Ａ族金属の酸化物から選ばれる第４の絶縁膜との二層構造を用いる半導体メモリ装置。 （もっと読む）

【課題】書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置を提供することを目的とする。
【解決手段】互いに離間して形成された一対の不純物領域の間にチャネル形成領域を有する半導体層と、その上層部に、第１の絶縁層、浮遊ゲート電極、第２の絶縁層、制御ゲート電極を設ける。浮遊ゲートは少なくとも二層構造とし、第１の絶縁層に接する第１層は、半導体層のバンドギャップより小さいことが好ましい。また浮遊ゲート電極の第２層は、金属若しくは合金又は金属化合物材料で形成することで、該第１層の安定性を向上させている。このような浮遊ゲート電極の構成により、書き込み時のキャリアの注入性を向上させ、電荷保持特性を向上させることができる。 （もっと読む）

【課題】低消費電力の不揮発性半導体記憶装置を提供する。
【解決手段】直列に接続された複数の不揮発性メモリ素子を有する不揮発性半導体記憶装置であって、前記不揮発性メモリ素子は互いに離間して形成された一対の不純物領域の間にチャネル形成領域を有する半導体層と、前記半導体層の上層部であって、前記チャネル形成領域と略重なる位置に、第１の絶縁層、浮遊ゲート、第２の絶縁層、制御ゲートとを有し、前記不揮発性メモリ素子へのデータの書き込み、消去、第１の読み出し及びベリファイ機能における第２の読み出しは当該不揮発性メモリ素子の制御ゲートに印加される電圧を変化させることにより行われ、前記消去に伴うベリファイ機能における第２の読み出しは前記複数の不揮発性メモリ素子のうち選択された前記不揮発性メモリ素子の制御ゲートの電位のみを変動することにより行われ、当該電位には第１の読み出し電位とは異なる電位を供給する。 （もっと読む）

【課題】書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置を提供することを目的とする。
【解決手段】一対の不純物領域の間にチャネル形成領域を形成する半導体基板と、その上層部に、第１の絶縁層、浮遊ゲート電極、第２の絶縁層、制御ゲート電極を設ける。浮遊ゲート電極は少なくとも二層構造とし、第１の絶縁層に接する第１の浮遊ゲート電極は、半導体基板のバンドギャップより小さいことが好ましい。また、第２の浮遊ゲート電極は、金属材料若しくは合金材料又は金属化合物材料で形成されていることが好ましい。半導体基板のチャネル形成領域の伝導帯の底のエネルギーレベルより、浮遊ゲート電極の伝導帯底のエネルギーレベルを低くすることにより、キャリアの注入性を向上させ、電荷保持特性を向上させるためである。 （もっと読む）

【課題】ＮＡＮＤ型不揮発性メモリの消去動作として、ＰウェルやＮウェルなどの基板端子を用いないで、不揮発性メモリ素子における電荷蓄積部に注入された電荷を放出する、すなわちＮＡＮＤ型不揮発性メモリのデータの消去動作する方法を提供することを課題とする。
【解決手段】ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。そして、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出を、電荷を放出する不揮発性メモリ素子のソース端子、ドレイン端子、及び制御ゲートに電位を印加することにより行う。 （もっと読む）