【課題】読み出しマージンを大きくとることができ、且つ、スタンバイ状態において記憶トランジスタに電圧ストレスが印加されない書き換え可能な不揮発性半導体記憶素子を提供する。
【解決手段】ＴＲＵＥ側記憶トランジスタおよびＢＡＲ側記憶トランジスタと、両記憶トランジスタのドレインと対応するビット線との間に接続された選択トランジスタと、２つの選択トランジスタのゲートに接続されたワード線と、２つのＣＭＯＳインバータをクロス接続して構成されたフリップフロップと、各記憶トランジスタのドレインとフリップフロップの対応する入出力部との間に接続された２つのゲートトランジスタとを備える。 （もっと読む）

【課題】不揮発性メモリ素子の動作方法を提供する。
【解決手段】不揮発性メモリ素子の動作方法において、不揮発性メモリ素子の一つ以上の層に電荷を注入して不揮発性メモリ素子をリセッティングするステップと、不揮発性メモリ素子の一つ以上の層から前記電荷の少なくとも一部を除去して不揮発性メモリ素子をセッティングするステップと、を含む不揮発性メモリ素子の動作方法である。前記不揮発性メモリ素子は、複数のメモリセルの電荷保存層に電荷を注入してリセッティングされ、前記不揮発性メモリ素子は、前記複数のメモリセルのうち一つ以上の選択されたメモリセルの前記電荷保存層から前記電荷の少なくとも一部を除去してセッティングされる。 （もっと読む）

【課題】電荷トラップ型の不揮発性半導体メモリにおいて、消費電流を低減すること。
【解決手段】不揮発性半導体メモリは、半導体基板１、第１ゲート電極ＷＧ、第２ゲート電極ＣＧ、電荷トラップ膜２２、及びトンネル絶縁膜２３を備える。第１ゲート電極ＷＧは、半導体基板１の表面上に第１ゲート絶縁膜１０を介して形成される。第２ゲート電極ＣＧは、半導体基板１の表面上に第２ゲート絶縁膜２０を介して形成され、第１ゲート電極ＷＧと絶縁膜２０を介して隣接する。電荷トラップ膜２２は、半導体基板１と第１ゲート電極ＷＧと第２ゲート電極ＣＧとに囲まれたトラップ領域ＲＴ中に少なくとも形成される。トンネル絶縁膜２３は、電荷トラップ膜２２と第２ゲート電極ＣＧとの間に形成される。プログラムあるいは消去において、ＦＮトンネル方式により、第２ゲート電極ＣＧから電荷トラップ膜２２へトンネル絶縁膜２３を通して電子が注入される （もっと読む）

【課題】半導体基板上にポリシリコン膜を形成した後、熱処理工程条件を調節して実施することにより、ポリシリコン膜の粒子サイズの増加を抑制することができるフラッシュメモリ素子等の半導体メモリ素子の形成方法を提供する。
【解決手段】半導体基板３００上にトンネル絶縁膜３０２を形成する段階と、トンネル絶縁膜３０２上に、高融点の金属物質を含むシリコン膜３０４を形成する段階とを含む。シリコン膜３０４に高融点の異種金属を混合することにより、後続で行う熱処理工程の際に、シリコン膜３０４内の応力を減少させて粒子成長を抑制することができるので、ナノサイズの粒子を形成して、半導体メモリ素子の電気的特性を向上させることができる。 （もっと読む）

【課題】電極間絶縁膜に含有される窒素や炭素が塗布型素子分離絶縁膜を介してゲート絶縁膜直下の活性領域脇に拡散して固定電荷を発生し、デバイスの電気的特性に悪影響を及ぼすことを抑制する。
【解決手段】塗布型絶縁膜４ｂが素子分離溝３の内側に形成されている。塩素が５×１０^１８［ｃｍ^−３］以上含有されたシリコン酸化膜４ｃが塗布型絶縁膜４ｂ上を覆うように形成されている。このシリコン酸化膜４ｃが電極間絶縁膜７に含有される窒素や炭素の塗布型絶縁膜４ｂへの侵入を抑制する。 （もっと読む）

【課題】高速な書込み及び消去動作を比較的低電圧で行い、かつ書換え劣化を抑えることで、メモリウインドウが大きく信頼性の高いメモリ素子を、低コストで提供する。
【解決手段】メモリ素子は、絶縁基板上に設けられた半導体層と、Ｐ型の導電型を有する第１の拡散層領域及び第２の拡散層領域と、第１の拡散層領域と第２の拡散層領域との間のチャネル領域を覆い、チャネル領域より電荷を注入され得る電荷蓄積膜と、電荷蓄積膜をはさんでチャネル領域とは反対側に位置するゲート電極とを有する。 （もっと読む）

【課題】不揮発性メモリ素子のプログラム方法を提供する。
【解決手段】（イ）メモリセルにプログラム電圧を印加し、次いで、第１検証電圧で検証する第１プログラミングステップと、（ロ）第１検証電圧を利用した検証を通過したメモリセルに電荷の安定化を促進するための摂動パルスを印加するステップと、
（ハ）摂動パルスの印加後に第１検証電圧より高い第２検証電圧で検証するステップと、を含むことを特徴とする不揮発性メモリ素子のプログラム方法である。 （もっと読む）

【課題】電荷蓄積層、ブロック絶縁層、及び制御ゲート電極の特性が劣化するのを防ぐ。
【解決手段】不揮発性半導体記憶素子は、半導体基板１１と、半導体基板１１内に離間して設けられたソース領域１６Ａ及びドレイン領域１６Ｂと、ソース領域１６Ａ及びドレイン領域１６Ｂ間で半導体基板１１上に設けられたトンネル絶縁層１２と、トンネル絶縁層１２上に設けられた電荷蓄積層１３と、電荷蓄積層１３上に設けられ、かつ結晶化したアルミン酸ランタン層を含むブロック絶縁層１４と、ブロック絶縁層１４上に設けられた制御ゲート電極１５とを含む。 （もっと読む）

【課題】読み出しアクセス時に発生する充放電電流及びノイズを低減し、ＮＡＮＤ型フラッシュメモリの動作を安定化させる。
【解決手段】一対の選択ゲート電極４、６と、前記一対の選択ゲート電極４、６の間の複数のフローティングゲート電極８と、各フローティングゲート電極８の間及び前記フローティングゲート電極８と前記選択ゲート電極４、６との間にそれぞれ設けられた複数のコントロールゲート電極２と、を備え、第１の読み出しアクセス時に、前記複数のフローティングゲート電極８のうち選択される第１のフローティングゲート電極８の両側の一対のコントロールゲート電極２に所定の読み出し電圧を印し、前記第1の読み出しアクセスに続く第２の読み出しアクセス時に、前記第１のフローティングゲート電極８から２ｎ（ｎは自然数）番目の第２のフローティングゲート電極８の両側の一対のコントロールゲート電極２に前記所定の読み出し電圧を印加する。 （もっと読む）

【課題】書き換え可能な不揮発性メモリトランジスタであって、書き換えの繰り返しによる閾値電圧特性の変化が抑制された信頼性の高い不揮発性メモリトランジスタを提供する。
【解決手段】第１導電型の半導体基板３１の表層部に、第２導電型のソース領域３２とドレイン領域３３が形成され、トンネル酸化膜４１を介して、半導体基板３１上でドレイン領域３３に部分的に重なるようにして、浮遊ゲート電極５１が設けられてなる書き換え可能な不揮発性メモリトランジスタ１００であって、ソース領域３２とドレイン領域３３を最短距離で結ぶ断面において、ドレイン領域３３と浮遊ゲート電極５１の重なり寸法Ｌが、０．１５μｍ以上、０．５μｍ以下、である不揮発性メモリトランジスタ１００とする。 （もっと読む）

【課題】 プログラム特性の良好なプログラマブル素子及びそのプログラマブル素子を有する半導体装置の製造方法を提供することを目的とする。
【解決手段】 半導体基板１００と、半導体基板１００表面に離間して形成されたソース／ドレイン層１０３と、ソース／ドレイン層１０３間の半導体基板１００上に形成されたＨｆを含有する電荷トラップ膜を有するゲート絶縁膜１０５と、ゲート絶縁膜１０５上に形成されたプログラム電位が印加されるゲート電極１０６を備えることによって、ＦＰＧＡ等のプログラマブルロジックデバイスに使用されるプログラマブル素子のプログラム特性を向上する。 （もっと読む）

【課題】浮遊ゲートをもち制御ゲートを備えていない不揮発性メモリセルを備えた半導体装置において、その不揮発性メモリセルの読出し特性を飛躍的に改善する。
【解決手段】不揮発性メモリセルは、Ｐ型半導体基板１上に形成された書込みメモリゲート酸化膜９及び書込みメモリゲート酸化膜９上に形成された電気的に浮遊状態のポリシリコンからなる書込み浮遊ゲート１１をもつＰＭＯＳ書込みトランジスタと、Ｐ型半導体基板１上に形成された読出しメモリゲート酸化膜１５及び読出しメモリゲート酸化膜１５上に形成された電気的に浮遊状態のポリシリコンからなる読出し浮遊ゲート１７をもつＮＭＯＳ読出しトランジスタを備えている。書込み浮遊ゲート１１と読出し浮遊ゲート１７は電気的に接続されている。不揮発性メモリセルへの書込みはＰＭＯＳ書込みトランジスタによって行なわれ、読出しはＮＭＯＳ読出しトランジスタによって行なわれる。 （もっと読む）

【課題】ゲート絶縁膜中に電荷蓄積部を含む不揮発性メモリセルを有する半導体装置において、不揮発性メモリ領域の面積を縮小する。
【解決手段】メモリゲート電極１１Ａに、局所的に電界が集中するコーナー部１１ｃｎを設け、メモリゲート電極１１Ａ中の電荷をＦＮトンネル動作によりゲート絶縁膜２ａ中の電荷蓄積部に注入する消去方式を用いる。ＦＮトンネルにより消去時の消費電流を低減できるため、メモリモジュールの電源回路面積を低減できる。また、書込みディスターブ耐性を向上できるために、より簡易なメモリアレイ構成を採用してメモリアレイ面積を低減できる。両者の効果を併せてメモリモジュールの面積を大幅に低減し製造コストを低減できる。また、書込み消去の注入電荷中心が一致するため書換え耐性が向上する。 （もっと読む）

【課題】不揮発性半導体記憶装置の消去電流を低減する。
【解決手段】不揮発性半導体記憶装置のメモリセルは、半導体基板に形成されたソース領域とドレイン領域を有する。そして、ソース領域とドレイン領域の間の半導体基板上にゲート絶縁膜を介して選択ゲート電極が形成されている。選択ゲート電極の側壁には、下部酸化シリコン膜と電荷蓄積膜である酸窒化シリコン膜を介してメモリゲート電極が形成されている。このように構成されたメモリセルにおいて、以下のように消去動作を行なう。メモリゲート電極への正電圧の印加によってメモリゲート電極から酸窒化シリコン膜に正孔を注入して書き込み状態のしきい値電圧から一定レベルまでしきい値電圧を下げ、その後、バンド間トンネリング現象により発生したホットホールを酸窒化シリコン膜に注入して消去動作を完了する。 （もっと読む）

【課題】セルの書き込みしきい値電圧の分布を均一にできる不揮発性メモリ素子の製造方法を提供すること。
【解決手段】ゲート導電膜２０２、ゲート絶縁膜２０１、及び基板２００の一部をエッチングしてトレンチを形成し、該トレンチを埋め込むように素子分離膜を形成する段階と、所定の深さに素子分離膜を後退させる段階と、後退した素子分離膜２０３Ａによって形成される段差に沿って、バッファ膜２０４Ａを形成する段階と、バッファ膜の内側壁に、バッファ膜に対して高いエッチング選択比を有する物質でスペーサスペーサ２０５Ａを形成する段階と、スペーサを用いて、後退した素子分離膜２０３Ａの一部をエッチングし、素子分離膜２０３Ａ内に溝を形成する段階と、スペーサ２０５Ａ及びバッファ膜２０４Ａを除去し、バッファ膜２０４Ａが除去された基板２００上の段差に沿って誘電体膜を形成し、誘電体膜上にコントロールゲートを形成する段階とを含む。 （もっと読む）

【課題】素子が微細化されたＭＯＳ型半導体記憶装置の電荷保持特性の向上と、しきい値電圧の変動の抑制とを両立させ、製造ばらつきの影響を受けにくい技術を提供する。
【解決手段】チャネル領域１３上にメモリ絶縁膜４と、ゲート絶縁膜３とが隙間なく区分けして設け、かつソース領域７とドレイン領域８とが直行する方向と対向する方向に設けている。ＭＯＮＯＳ型のメモリ絶縁膜４および第２の電流経路２を有することにより、この部分は、電気的に書き換えが可能なＭＯＳ型半導体記憶素子として機能し、ゲート絶縁膜３および電流経路１を有することにより、この部分は、通常のＭＯＳ型半導体素子として機能する。したがって、書き込み後のしきい値電圧は、ゲート絶縁膜３側が支配的となり、書き込み後のしきい値変動や電荷保持特性を考慮する必要がない。 （もっと読む）

【課題】ＮＯＲ型フラッシュメモリのドレイン外乱と過消去を防止する不揮発性メモリ素子及びその動作方法を提供する。
【解決手段】半導体基板１０５と、半導体基板１０５上の第１制御ゲート電極１３５と、半導体基板１０５と第１制御ゲート電極１３５との間に介在された第１電荷保存層１２５と、第１制御ゲート電極１３５の一側の半導体基板１０５に画定されたソース領域１４０と、第１制御ゲート電極１３５の他側に配され、半導体基板１０５の内部にリセスされて形成された第１補助ゲート電極１１５と、第１制御ゲート電極１３５の反対側の第１補助ゲート電極１１５の一側の半導体基板１０５に画定された第１ドレイン領域１４５と、第１ドレイン領域１４５に連結されたビットライン１６０と、を備える不揮発性メモリ素子である。 （もっと読む）

【課題】薄膜化しても書き込み／消去を繰り返したときの耐性（エンデュランス特性）が悪化しないトンネル絶縁膜を有する半導体記憶装置を提供することを可能にする。
【解決手段】半導体基板２と、半導体基板上に形成され、第１シリコン酸窒化層８ｂ、シリコン窒化層８ｂ、および第２シリコン酸窒化層８ｃの積層構造を有するシリコン酸窒化膜８と、シリコン酸窒化膜上に形成されたシリコンリッチなシリコン酸化膜１０とを備えた第１絶縁膜６と、第１絶縁膜上に形成された電荷蓄積層１２と、電荷蓄積層上に形成された第２絶縁膜１４と、第２絶縁膜上に形成された制御ゲート１６と、を備えている。 （もっと読む）

【課題】セル部の素子特性を劣化させずに、周辺回路部の電解集中を緩和することが可能なフラッシュメモリを提供すること。
【解決手段】フラッシュメモリは、半導体基板101の主表面上に形成された第１のゲート絶縁膜102と、前記第１のゲート絶縁膜102の上に形成された浮遊ゲート電極層103とを有するメモリセル部と、前記半導体基板101の主表面上に形成された第２のゲート絶縁膜102と、前記第２のゲート絶縁膜102上に形成されたゲート電極層103とを有する周辺回路部とを具備し、前記第１のゲート絶縁膜102の上面及び底面に接して形成されたバーズビークの侵入深さよりも、前記第２のゲート絶縁膜102の上面及び底面に接して形成されたバーズビークの侵入深さが深い。 （もっと読む）

【課題】熱電子の速度オーバーシュートを抑制することにより、書き込み効率を向上させることのできるＮＯＲ型不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】第1導電型の半導体基板１と、半導体基板表面に対峙して形成された第２導電型の不純物拡散領域である一対のソース拡散領域２及びドレイン拡散領域３と、ソース拡散領域２とドレイン拡散領域３に挟まれた半導体基板表面のチャネル領域上に順次形成された、ゲート絶縁膜４、電荷蓄積層５、層間絶縁膜６、制御ゲート７を備える積層構造とを具備し、ソース拡散領域２に溝状の段差部が形成されている。 （もっと読む）