不揮発性記憶素子の集合をソフトプログラミング目的の部分集合に分割して、ソフトプログラミング速度の遅い記憶素子をより完全にソフトプログラムする。この素子の全体集合は、ソフトプログラムされたと検証されるまで（または、これら素子の第２の部分集合を検証対象から除外された状態で第１の部分集合がソフトプログラムされたと検証されるまで）ソフトプログラムされる。この集合がソフトプログラムされたと検証されたら、素子の第１部分集合をさらにソフトプログラミングすることを禁止し、一方で、素子の第２部分集合に対して追加のソフトプログラミングを実行する。この第２部分集合には、ソフトプログラミング速度の遅い素子を含まれることがある。この場合には、第１部分集合を検証対象から除外した状態で、この第２部分集合に対してソフトプログラミングの検証を実行すればよい。第２部分集合に対するソフトプログラミングと検証の動作は、これがソフトプログラムされたと検証されるまで継続することが可能である。どちらの部分集合がソフトプログラムと検証動作を受けているかによって、さまざまなステップサイズでソフトプログラミング信号のサイズを増加させるようにすることが可能である。
（もっと読む）

【課題】
不正アクセスが検出されてから一定時間後に情報の漏洩を防止する動作状態となることで、信頼性及び利便性をより高めることができる半導体装置を提供する。
【解決手段】
半導体メモリ素子３０１と、書き込み及び消去を繰返し実行することにより自己破壊する自己破壊型トランジスタ３０３と、不正アクセスを検知する不正アクセス検出回路３０４と、半導体メモリ素子３０１及び自己破壊型トランジスタ３０３を操作する演算処理装置３０２と、を備えてなり、演算処理装置３０２は、不正アクセス検出回路３０４により不正アクセスが検出されたときに、自己破壊型トランジスタ３０３に対して書き込み及び消去を繰り返し実施し、自己破壊型トランジスタ３０３が自己破壊したときに、所定の動作状態となる。 （もっと読む）

本発明の一実施形態に従って、半導体基板（２１０）、半導体基板上に配置された第１シリコン酸化物層（２１５）、第１シリコン酸化物層上に配置された電荷格納層（２２０）、電荷格納層上に配置された第２シリコン酸化物層（２２５）、及び第２シリコン酸化物層上に配置されたゲート層（２３０）がメモリセル構造に含まれる。例示的な実施形態では、例えば、水素含有量が約０ａｔ％〜約０．５ａｔ％の範囲に減少されたシリコン窒化物が電荷格納層（２２０）に含まれる。電荷格納層（２２０）における水素含有量が減少されることで、結果として電荷損失が減少される。電荷損失が減少された電荷格納層（２２０）が、メモリデバイスにおける閾電圧シフト、プログラミングデータ損失及びプログラミング性能損失を減少する利点を有し、その結果メモリデバイスパフォーマンスを改善する。
（もっと読む）