【課題】良質な半導体−酸化物界面を有する電界効果トランジスタおよびその製造方法を提供する。
【解決手段】電界効果トランジスタ１００は、半導体基板１０１と、半導体基板１０１上に形成されたチャネル層１０２と、チャネル層１０２上に形成された電子供給層１０３と、電子供給層１０３内に形成され、Ｐｔを含む半導体層１０６と、半導体層１０６上に形成され、ゲート絶縁膜として機能するペロブスカイト型酸化物層１０７と、ペロブスカイト型酸化物層１０７上に形成されたゲート電極１０８とを備える。 （もっと読む）

【課題】高速動作が可能でかつ、ＥＳＤ耐性の高い化合物半導体素子及びその製造方法を提供すること。
【解決手段】本発明に係る化合物半導体素子は、電界効果トランジスタ又はヘテロ接合バイポーラトランジスタからなるトランジスタ部と、トランジスタ部と並列に接続されたＥＳＤ保護部１１４と、を備え、ＥＳＤ保護部１１４は、第１導電型の不純物を含有する第１及び第２の半導体層１０９、１１３と、第１及び第２の半導体層１０９、１１３の間に形成され、第１及び第２の半導体層１０９、１１３の禁制帯幅よりも禁制帯幅が広く、かつ、不純物濃度が１×１０^１７ｃｍ^−３以下である第３の半導体層１１１と、を備えるものである。 （もっと読む）

【課題】高周波帯域におけるドレイン電流の減少及びオン抵抗の増大を抑制すると共に、逆方向耐圧を向上させた電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、第１の半導体層１９と、第１の半導体層１９の上に第１の半導体層１９とショットキー接合して形成されたゲート電極２４と、第１の半導体層１９の上におけるゲート電極２４の両側方に形成されたオーミック電極２２、２３とを備えている。第１の半導体層１９の上には、ゲート電極２４の両側方にゲート電極２４の側面と接して第２の半導体層２０ｂが形成されている。第２の半導体層２０ｂは、ゲート電極２４とオーミック電極２２、２３との間隔よりもゲート長方向の幅が狭く且つ第１の半導体層１９と比べて表面準位密度が低い。 （もっと読む）

【課題】任意の動作周波数に対して、最適な抵抗値を有する抵抗体をゲート端子電極間に選択配置可能であり、ループ発振を抑制する高周波半導体装置を提供する。
【解決手段】基板１０の第１表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極２４、ソースフィンガー電極２０およびドレインフィンガー電極２２と、ゲートフィンガー電極２４、ソースフィンガー電極２０およびドレインフィンガー電極２２ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極とを有するＦＥＴセル４０と、ゲート端子電極間に配置された抵抗体３０とを備え、隣り合うＦＥＴセル４０のゲート端子電極間の距離は、抵抗体３０を配置する位置によって複数選択可能であり、ゲート端子電極は、抵抗体３０の値が、パターンサイズの変更無しに、複数選択可能となる電極パターン形状を有する。 （もっと読む）

【課題】高周波帯域で動作する半導体装置の特性の低下を抑制しつつ、製造コストを低減できる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、電界効果型トランジスタと、ヘテロ接合バイポーラトランジスタと、ヘテロ接合バイポーラトランジスタのＧａＡｓベース層７を用いて形成されたベースエピ抵抗素子２８と、電界効果型トランジスタのＩｎＧａＡｓチャネル層４を用いて形成された配線部２６と、配線部２６とベースエピ抵抗素子２８とを絶縁する高抵抗化領域２７と、配線部２６の水平方向の周囲を囲う絶縁性の素子分離領域２４とを含む。また、ベースエピ抵抗素子２８は、半絶縁性ＧａＡｓ基板１の主面に垂直な方向から見て、配線部２６と交差しているベースエピ抵抗素子領域２９を有する。 （もっと読む）

【課題】ｐ型不純物がドーピングされたバッファ層からの空乏化による影響を低減することで、特性が改善された電界効果トランジスタを提供する。
【解決手段】ダブルヘテロのＨＥＭＴ構造を有する電界効果トランジスタ１０であって、半絶縁性ＧａＡｓ基板１１と、半絶縁性ＧａＡｓ基板１１上に形成され、ｐ型不純物がドーピングされたｐ型バッファ層１０１と、ｐ型バッファ層１０１の上方に形成され、ｎ型不純物がドーピングされた下部キャリア供給層１０３と、下部キャリア供給層１０３の上方に形成されたアンドープのチャネル層１０５と、チャネル層１０５の上方に形成され、ｎ型不純物がドーピングされた上部キャリア供給層１０７と、ｐ型バッファ層１０１と下部キャリア供給層１０３との間に形成され、ｎ型不純物がドーピングされたｎ型バッファ層１０２Ｂとを備える。 （もっと読む）

【課題】良好な二次元電子ガス特性を有し、かつコンタクト特性の良好なエピタキシャル基板を提供する。
【解決手段】下地基板の上にＧａＮにてチャネル層を形成し、チャネル層の上にＡｌＮにてスペーサ層を形成し、スペーサ層の上に、障壁層を、少なくともＩｎとＡｌとＧａを含む、Ｉｎ_xＡｌ_yＧａ_zＮ（ｘ＋ｙ＋ｚ＝１）なる組成のIII族窒化物であって、ＩｎＮ、ＡｌＮ、ＧａＮを頂点とする三元状態図上において、該III族窒化物の組成に応じて定まる４つの直線にて囲まれる範囲内にあるようにする。 （もっと読む）

【課題】単一半導体基板上にＨＢＴおよびＦＥＴのような複数異なる種類のデバイスを形成するに適した半導体基板を製造する方法を提供する。
【解決手段】半導体を結晶成長させる反応容器内に第１不純物原子を構成要素として有する単体または化合物を含む第１不純物ガスを導入する段階を含む複数の段階を繰り返して、複数の半導体基板を製造する方法であって、第１不純物ガスを導入する段階の後に、製造された半導体基板を取り出す段階と、反応容器内に第１半導体を設置する段階と、反応容器内に、第１半導体内で第１不純物原子と反対の伝導型を示す第２不純物原子を構成要素として有する単体または化合物を含む第２不純物ガスを導入する段階と、第１半導体を第２不純物ガスの雰囲気中で加熱する段階と、加熱した前記第１半導体上に第２半導体を結晶成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】ＨＥＭＴ用エピタキシャル層の移動度を低下させることのない、電気特性の良いトランジスタ素子用エピタキシャルウェハを製造することができるトランジスタ素子用エピタキシャルウェハの製造方法を提供する。
【解決手段】基板２上に高電子移動度トランジスタ用エピタキシャル層３を形成し、高電子移動度トランジスタ用エピタキシャル層３上に、ヘテロバイポーラトランジスタ用エピタキシャル層４を形成するトランジスタ素子用エピタキシャルウェハ１の製造方法において、高電子移動度トランジスタ用エピタキシャル層３を、成長温度６００℃以上７５０℃以下、Ｖ／III比１０以上１５０以下で成長させ、ヘテロバイポーラトランジスタ用エピタキシャル層４を、高電子移動度トランジスタ用エピタキシャル層３の成長温度よりも低温で成長させる方法である。 （もっと読む）

【課題】電圧対電流特性の線形性が改善された高性能の化合物半導体エピタキシャル基板、その製造方法およびその判定方法を提供する。
【解決手段】２次元キャリアガスを生成する化合物半導体１１４と、当該化合物半導体１１４にキャリアを供給するキャリア供給半導体１２０と、当該化合物半導体１１４と当該キャリア供給半導体１２０との間に配置され、キャリアの移動度を当該化合物半導体におけるキャリアの移動度よりも小さくする移動度低減因子を有する移動度低減半導体１１６とを備える半導体基板。 （もっと読む）

【課題】送信時における高次高調波歪の発生を抑制することができる技術を提供する。
【解決手段】トランジスタのオフ時の電位Ｖｇｓ１を−Ｖａｎｔから−Ｖａｎｔ＋１に大きくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。言い換えれば、トランジスタのオフ時の電位Ｖｇｓ１の絶対値をＶａｎｔからＶａｎｔ−１に小さくすることにより、オフ状態からオン状態に遷移したトランジスタのオン抵抗Ｒｏｎを小さくすることができる。この結果、オンしたトランジスタから発生する高次高調波歪の増加を抑制することができる。 （もっと読む）

【課題】所定の配線間距離を確保すると共に、配線間距離を確保するために形成される絶縁膜をパターニング等によって形成する際に、下層配線の損傷を防ぐ。
【解決手段】本発明に係る半導体装置は、半導体基板１１と、半導体基板１１上に形成された第１配線１と、半導体基板１１上の第１配線１との交差部において、隙間９を介して第１配線１を跨ぐように形成された第２配線２と、交差部の第２配線２下において、少なくとも第１配線１を覆うように半導体基板１１上に形成された保護膜８と、交差部の第２配線２下の保護膜８上において、保護膜８の端部よりも内側に形成され、交差部の第１配線１を覆うように島状に形成された絶縁膜３と、備えている。 （もっと読む）

【課題】ソース電極の接続に際し、余分な引き回しが無く、構造が簡単であり、接地インダクタンスを有効に低減化可能なマイクロ波／ミリ波／サブミリ波帯の半導体装置を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、それぞれゲート電極２４およびドレイン電極２２に接続され、ゲート電極２４、ソース電極２０およびドレイン電極２２が延伸する方向の窒化物系化合物半導体層１２上に配置されたゲート端子電極ＧＬ１、ＧＬ２およびドレイン端子電極ＤＬ１、ＤＬ２と、ゲート電極２４，ソース電極２０およびドレイン電極２２が延伸する他方の方向の基板１０の端面に配置され、ソース電極２０と接続された端面電極ＳＣとを備える。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、窒化物系化合物半導体層１２上に配置され、それぞれゲート電極２４、ソース電極２０およびドレイン電極２２に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続された端面電極ＳＣ１〜ＳＣ４と、端面電極上に配置され、ダイボンディングで使用する半田層がソース端子電極ＳＥ１〜ＳＥ４に到達するのを防止する突起電極３４とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】
基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、それぞれゲート電極、ソース電極およびドレイン電極に接続されたゲート端子電極ＧＥ１〜ＧＥ３、ソース端子電極ＳＥ１〜ＳＥ４およびドレイン端子電極ＤＥと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続され、最外層のエッジが下地金属層よりも後退する３層以上の異なる多層金属を有する端面電極ＳＣ１〜ＳＣ４とを備え、ダイボンディング半田層がソース端子電極に到達するのを防止する。 （もっと読む）

【課題】構造が簡単であり、製造が容易で、接地インダクタンスを低減化可能なマイクロ波／ミリ波／サブミリ波帯の半導体装置を提供する。
【解決手段】基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層１８からなる活性領域ＡＡと、活性領域ＡＡを互いに素子分離する素子分離領域と、活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、それぞれゲート電極２４およびドレイン電極２２に接続され、ゲート電極２４およびドレイン電極２２が延伸する方向の素子分離領域上に配置されたゲート端子電極ＧＬ１〜ＧＬ３およびドレイン端子電極ＤＬ１〜ＤＬ３と、ゲート電極２４，ソース電極２０およびドレイン電極２２が配置される方向の基板１０の端面に配置され、ソース電極２０と接続された端面電極ＳＣ１〜ＳＣ４とを備える。 （もっと読む）

半導体デバイスが以下の要素を備えている：量子井戸構造を備える活性層（１）と、電荷キャリア閉じ込め層を活性層に形成するように適合された活性層の下のバッファ層（４）。バッファ層（４）は活性層（１）の歪み全体を増大させないように適合される。活性層（１）はすでに、活性層とバッファ層（４）間の格子不整合の結果として歪みをつけられている。バッファ層（４）の歪みは、歪みコントロールバッファ層（４１）を使用して、バッファ層とバッファ層が成長される基板（３）の材料および組成を適切に選択することによってコントロール可能である。
（もっと読む）

【課題】メサ上に形成されるレジストを高精度にパターニングされ、メサ上に断線し難いゲート電極を有する半導体装置およびその製造方法を提供すること。
【解決手段】オーミック電極１０を形成する前にゲート電極１２を形成することで、オーミック電極１０間の狭い領域にレジストパターンの開口部を設ける必要がなくなり、レジスト溜まりが生じにくい構造となっている。また、ゲート電極１２をメサの平坦な領域にのみ形成し、その分チャネル層３のサイドエッチング量を大きくしてチャネル層幅がゲート電極幅よりも小さくされている。ゲート電極１２を平坦な領域のみに形成することで、ゲート電極１２の厚膜化とゲート電極形成用のレジスト塗布後膜厚の均一化を両立可能にしている。ゲート電極の断線が極めて少なく、ゲート電極形成工程におけるレジストパターニング精度が改善された、ウェハ面内の特性ばらつきの少ない半導体装置を実現している。 （もっと読む）

半導体デバイスが、第１の閉じ込め層（３２）上に活性層（３１）を備える。活性層（３１）は厚さ２０ｎｍ未満のα−Ｓｎ層を備える。第１の閉じ込め層（３２）は、α−Ｓｎより広いバンドギャップの材料から形成され、α−Ｓｎとこの材料間のバンドギャップオフセットは活性層への電荷キャリアの閉じ込めを可能にし、活性層は量子井戸として作用する。類似の第２の閉じ込め層（３４）が活性層（３１）上に形成されてもよい。半導体デバイスはｐ−ＦＥＴであってもよい。このような半導体デバイスの製造方法もまた説明されている。
（もっと読む）

【課題】従来よりもゲート寸法が縮小され、高周波性能の高い電界効果トランジスタを、均一なゲート寸法でかつ低コストで提供すること。
【解決手段】ゲート電極を形成するための開口部を設ける工程において、投影露光装置を用いて、レジストを露光して前記開口部を作成する際に、露光されるレジストにおいて、該露光により形成される半導体基板上での開口部の幅が、レチクルおよび露光装置の縮小比によって規定されるウエハー上での光束寸法よりも小さな幅として形成されるように、ソース電極およびドレイン電極の厚さを、それぞれ所定の値に設定する。 （もっと読む）