本発明は、印刷可能半導体素子を製造するとともに、印刷可能半導体素子を基板表面上に組み立てるための方法及びデバイスを提供する。本発明の方法、デバイス、デバイス部品は、幅広いフレキシブル電子デバイス及び光電子デバイス並びにデバイスの配列を高分子材料を備える基板上に形成することができる。また、本発明は、伸張形態で良好な性能が得られる伸縮可能な半導体構造及び伸縮可能な電子デバイスも提供する。 （もっと読む）

トランジスタ製作は、基板上に窒化物ベースのチャネル層を形成すること、窒化物ベースのチャネル層上に障壁層を形成すること、窒化物ベースのチャネル層のコンタクト領域を露出させるように障壁層にコンタクト凹部を形成すること、例えば、低温堆積プロセスを使用して、窒化物ベースのチャネル層の露出されたコンタクト領域上にコンタクト層を形成すること、コンタクト層上にオーミックコンタクトを形成すること、及びオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトを形成すること、を含んでいる。また、高電子移動度トランジスタ（ＨＥＭＴ）及びＨＥＭＴの製作方法が提供される。ＨＥＭＴは、基板上の窒化物ベースのチャネル層と、窒化物ベースのチャネル層上の障壁層と、チャネル層の中まで延びる、障壁層のコンタクト凹部と、コンタクト凹部の中の窒化物ベースのチャネル層上の窒化物ベースのｎ型半導体材料のコンタクト領域と、窒化物ベースのコンタクト領域上のオーミックコンタクトと、このオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトと、を含んでいる。窒化物ベースのｎ型半導体材料のコンタクト領域及び窒化物ベースのチャネル層は、表面積拡大構造を含んでいる。
（もっと読む）

第１の領域に配置されるエンハンスメントモードトランジスタデバイスと、横方向にずれた第２の領域に配置されるデプレッションモードトランジスタデバイスとを備える半導体構造である。チャネル層の上に、エンハンスメントモードトランジスタデバイスＩｎＧａＰエッチストップ／ショットキーコンタクト層が配置され、ＩｎＧａＰ層の上に、ＩｎＧａＰとは異なる第１の層が配置され、第１の層の上に、デプレッションモードトランジスタデバイスエッチストップ層が配置され、デプレッションモードトランジスタデバイスエッチストップ層の上に第２の層が配置される。デプレッションモードトランジスタデバイスは、第２の層及びデプレッションモードトランジスタデバイスエッチストップ層を貫通し第１の層で終止するゲートリセスを有する。エンハンスメントモードトランジスタデバイスは、第２の層、デプレッションモードトランジスタデバイスエッチストップ層、第１の層を貫通しＩｎＧａＰ層で終止するゲートリセスを有する。
（もっと読む）

本発明の対象は、チャネル領域と、チャネル領域の一方の側に接続され、チャネル領域に電子を注入するように適合されたソースと、チャネル領域の反対側に接続され、スピン偏極した電子を検出するように適合されたドレインと、４つの磁気要素を備える磁気二重対要素を少なくとも１つ備えるゲートとを備える磁気電気電界効果トランジスタであって、各磁気要素がチャネル領域に磁界を誘導するように適合され、各磁気二重対要素の誘導された磁界の合計がほぼゼロになるように制御することが可能であり、ゲートがチャネル領域に電界を誘導するようにさらに適合された磁気電気電界効果トランジスタである。 （もっと読む）

窒化物ベースの電界効果トランジスタは、 基板と、基板の上に形成されたＩｎＡｌＧａＮを備えるチャネル層と、チャネル層と電気的に連絡しているソースおよびドレインオーミックコンタクトと、チャネル層の上に形成されたゲートコンタクトとを備える。少なくとも１つのエネルギー障壁が、チャネル層から離れるキャリアの動きに逆らう。エネルギー障壁は、チャネルから離れる方向に向けられた関連した電界を生成する正孔供給源層に近接した電子供給源層を備えることができる。いくつかの実施形態に従ったエネルギー障壁は、約０．５ｅＶを超える拡散電位障壁を実現することができる。方法の実施形態もまた開示されている。
（もっと読む）

電磁放射線を用いた一回の露光プロセスでＴ−ゲートを製造する方法が開示される。
（もっと読む）

窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成すること、および窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することによって、トランジスタが製作される。パターニングされたオーム性接触金属領域が、バリア層上に形成され、第１および第２のオーム性接触を形成するためにアニールされる。アニールは、保護層をゲート領域上に載せたままで実施される。バリア層のゲート領域上に、ゲート接点も形成される。ゲート領域内に保護層を有するトランジスタも形成され、バリア層の成長させたままのシート抵抗と実質的に同じシート抵抗をもつバリア層を有するトランジスタも同様である。
（もっと読む）

【課題】 製造コストを低減し品質の均一性および安定性を高めたモノリシック集積型エンハンスメントモード／デプリーションモードＦＥＴデバイスを提供する。
【解決手段】 単一の半導体多層構造でデプリーションモード（Ｄモード）ＦＥＴをエンハンスメントモード（Ｅモード）ＦＥＴとモノリシックに集積回路化する。上記多層構造にはチャネル層を設け、その上に障壁層をオーバーレイし、さらにその上にオームコンタクト層をオーバーレイする。これらＤモードＦＥＴおよびＥモードＦＥＴのソースコンタクトおよびドレーンコンタクトをオームコンタクト層に接続する。またＤモードＦＥＴおよびＥモードＦＥＴのゲートコンタクトを障壁層に接続する。障壁層の中のＥモードゲートコンタクトの下に非晶質化領域を設ける。この非晶質化領域が障壁層との間の埋込みＥモードSchottkyコンタクトを構成する。代わりに実施例ではＤモードＦＥＴのゲートコンタクトを障壁層にオーバーレイした第１の層に接続し、その第１の層の中にＤモード非晶質化領域を形成する。 （もっと読む）

多数キャリアが正孔であるトランジスタにおいて、少なくとも１つの狭いバンドギャップの領域または層が、ｐ型にドーピングされるかまたは過剰の正孔を含み、かつ機械的圧縮ひずみを受け、これによって、正孔の移動度がかなり増大し得る。ｐチャネル量子井戸ＦＥＴでは、量子井戸のＩｎＳｂ井戸のｐ型層５（変調ドーピングまたは直接ドーピングされている）が、Ｉｎ_１−ｘＡｌ_ｘＳｂ層４と、Ｉｎ_１−ｘＡｌ_ｘＳｂ層６との間にあるが、ここで、ｘは、軽い正孔および重い正孔が、ｋＴをはるかに超える量だけ分離されるような範囲にまで、層５中にひずみを導入するに十分な値である。ｐｎｐバイポーラデバイスを含む、本発明の範囲内にあるトランジスタは、相補型論理回路における電子が多数キャリアである従来の等価物と一緒に用いられ得る。
（もっと読む）

例示的一実施例によれば、基板上に位置するＢｉＦＥＴは、基板の上に位置するエミッタ層部分を含み、エミッタ層部分は第１のタイプの半導体を含む。ＨＢＴはエッチストップ層の第１の部分をさらに含み、エッチストップ層の第１の部分はＩｎＧａＰを含む。ＢｉＦＥＴは基板の上に位置するＦＥＴをさらに含み、ＦＥＴはソース領域およびドレイン領域を含み、エッチストップ層の第２の部分はソース領域およびドレイン領域の下に位置し、エッチストップ層の第２の部分はＩｎＧａＰを含む。ＦＥＴはエッチストップ層の第２の部分の下に位置する第２のタイプの半導体層をさらに含む。エッチストップ層はＦＥＴの線形性を増大させ、ＨＢＴの電子の流れを低下させない。
（もっと読む）

半導体部品は、半導体基板（１１０）と、半導体基板の上方のエピタキシャル半導体層（１２０）と、エピタキシャル半導体層内のバイポーラトランジスタ（７７０、８７０）と、エピタキシャル半導体層内の電界効果トランジスタ（７８０、８８０）とを含む。エピタキシャル半導体層の一部によって、バイポーラトランジスタのベースと電界効果トランジスタのゲートとが形成され、エピタキシャル半導体層のその一部は実質的に均一なドーピング濃度を有する。同じまたは他の実施形態においては、エピタキシャル半導体層の異なる部分によって、バイポーラトランジスタのエミッタと電界効果トランジスタのチャネルとが形成され、エピタキシャル半導体層のその異なる部分はエピタキシャル半導体層の一部の実質的に均一なドーピング濃度と同じかまたは異なる実質的に均一なドーピング濃度を有する。
（もっと読む）

ソース領域（９）、ドレイン領域およびソースとドレイン領域を互いに接続するチャネル層（１１）を含む電界効果トランジスタを製造する方法。該方法は半導体材料（１）の一部にソース領域（９）などの半導体材料（１）中の移植物の縁部を確定するためにその縁部が使用される犠牲層（４）を提供する手順を含み、犠牲層（４）の縁部（４ｃ）はその後ゲート（１６）の縁部を画定するために使用される。

（もっと読む）

トランジスタ構造体であって、ガリウムヒ素（ＧａＡｓ）半導体基板と、インジウムアルミニウムガリウムヒ素（ＩｎＡｌＧａＡｓ）格子整合層と、格子整合層の上に配設されるインジウムアルミニウムヒ素（ＩｎＡｌＡｓ）バリア層と、バリア層上に配設されるＩｎ_ｙＧａ_１−ｙＡｓ下部チャネル層であって、ｙは下部チャネル層のＩｎ含有量のモル分率である、Ｉｎ_ｙＧａ_１−ｙＡｓ下部チャネル層と、下部チャネル層上に配設されるＩｎ_ｘＧａ_１−ｘＡｓ上部チャネル層であって、ｘは上部チャネル層のＩｎ含有量のモル分率であり、ｘはｙと異なる、Ｉｎ_ｘＧａ_１−ｘＡｓ上部チャネル層と、Ｉｎ_ｘＧａ_１−ｘＡｓ上部チャネル層上のＩｎＡｌＡｓショットキー層とを有するトランジスタ構造体。下部チャネル層は、上部チャネル層のバンドギャップより大きいバンドギャップを有し、下部チャネル層は、上部チャネル層のバルク電子移動度より低いバルク電子移動度を有する。 （もっと読む）

【課題】ゲート長の短いゲート電極を有し、しかも低抵抗で高周波特性が優れている半導体装置およびその製造方法を提供する。
【解決手段】少なくともノンドープＩｎＧａＰ層又はノンドープＩｎＡｌＧａＰ層からなる上層半導体層１２と、この上層半導体層直下にＧａＡｓ層またはＡｌＧａＡｓ層からなる下層半導体層１１を含む半導体基板に、上層半導体層表面から上層半導体層への浸入が、下層半導体層で略停止するショットキーゲート電極１５と、このショットキーゲート電極部に接続して第１の電極の抵抗を低減する第２の電極部１６からなるＴ字型ゲート電極を形成する。 （もっと読む）

【課題】 能動層に設ける窪みの側壁部分とゲート電極との間に隙間のない埋め込みゲート電極構造を有する半導体装置およびその製造方法を提供すること。
【解決手段】 窪み２０をもつ能動層１２が形成された半導体基板１１と、この半導体基板１１の能動層１２の上方に設けられたソース電極１４およびドレイン電極１５と、能動層１２の窪み２０の部分に埋め込まれたゲート電極２１と、ソース電極１４およびドレイン電極１５間の能動層１２上に堆積された絶縁膜１７とを具備した半導体装置において、窪み２０の幅Ｗ１は、絶縁膜１７に設けられた開口１７ａの幅Ｗ２よりも小さく形成され、ゲート電極２１を構成する金属膜が能動層１２に設けた窪み２０の部分および絶縁膜１７の開口１７ａの部分に埋め込まれている。 （もっと読む）

【課題】 電界緩和を図り高耐圧化を実現することに加え、デバイスサイズの更なる減少化、正孔の引き抜きを容易にして、信頼性の高い優れた化合物半導体装置を実現する。
【解決手段】 本発明の化合物半導体装置は、ＧａＡｓ等の第１の化合物半導体層上に、電子に対する障壁が伝導帯にあり、且つ正孔に対する障壁が価電子帯にない、即ちタイプＩＩ構造のバンド構造を有する属元素と６属元素の化合物からなるアモルファス層、例えばアモルファスＧａＳ層（ａ−ＧａＳ層）を有するものである。 （もっと読む）

【課題】 マイクロストリップ線路の線路幅の狭小化を行なったとしても、導体損失が増加しないようにする。
【解決手段】 半絶縁性ＧａＡｓからなる基板１１上には、接地電極１２と、厚さが約０．５μｍのチタン酸ストロンチウムからなる誘電体層１３と、線状導体層１４とにより構成されるマイクロストリップ線路が形成されている。線状導体層１４は、幅が約０．５μｍの狭小部１４ａと、幅が約５μｍの幅広部１４ｂとにより構成されている。この線状導体層１４は、異なる材料からなる積層体であって、基板１１側から順次形成された、厚さが約０．１μｍの窒化タングステンシリコンからなる第１層１５と、厚さが約０．０５μｍのＴｉと厚さが約０．５μｍのＡｕとの積層体からなる第２層１６と、厚さが約３μｍのＡｕからなる第３層１７とから構成されている。 （もっと読む）

【課題】 コンパクトかつ電気的特性の良好な高性能・高歩留まりの高周波伝送線路およびその電気的特性の調整方法の提供を目的とする。
【解決手段】 コプラナ・ウェーブガイドのグラウンドパターン５の一部の上部に薄膜誘電体層６を選択的にパターニングして配置し、この薄膜誘電体層６の上に島状メタルパターン７を一定間隔で複数個配置する。島状メタルパターン７相互間、信号線４と島状メタルパターン７間、および島状メタルパターン７とグラウンドパターン５間の必要部分について、ボンディングワイヤ８で接続する。 （もっと読む）