スピントロニクス応用のための磁気電気電界効果トランジスタ
本発明の対象は、チャネル領域と、チャネル領域の一方の側に接続され、チャネル領域に電子を注入するように適合されたソースと、チャネル領域の反対側に接続され、スピン偏極した電子を検出するように適合されたドレインと、４つの磁気要素を備える磁気二重対要素を少なくとも１つ備えるゲートとを備える磁気電気電界効果トランジスタであって、各磁気要素がチャネル領域に磁界を誘導するように適合され、各磁気二重対要素の誘導された磁界の合計がほぼゼロになるように制御することが可能であり、ゲートがチャネル領域に電界を誘導するようにさらに適合された磁気電気電界効果トランジスタである。
【発明の詳細な説明】
【技術分野】
【０００１】
[0001]本発明は、主に電界効果素子に関する。特に、本発明は、磁気電気障壁電界効果トランジスタに関する。
【背景技術】
【０００２】
[0002]スピントロニクス（スピンエレクトロニクス）は、固体物理学における電子スピンの役割、ならびにスピン特性を活用する素子の可能性の研究を意味する。ＤａｔｔａとＤａｓによる、半導体スピントロニクス素子の最も初期の提案の１つが、スピン偏極電界効果トランジスタ（スピンＦＥＴ）［１］に関するものであり、この中では、高移動度チャネルに移動した、スピン偏極した電子を注入および検出するために、ソース端子とドレイン端子とが強磁性材料であった。スピンＦＥＴのコンダクタンスは、チャネル内の電子スピン配向によって変わり、ドレイン端子の磁化に対するゲート電圧で制御することが可能であり、これによってスピンベースモードの動作が行われる。
【０００３】
[0003]スピン偏極電流を強磁性体金属または磁性半導体から半導体に注入することを前提とした、スピントロニクスについての他の初期の試みは、非磁性体金属をスピンアライナとして用いる場合の伝導率の不一致の問題や、磁性半導体を用いる場合のキュリー温度が低い問題に直面している。
【０００４】
[0004]最近の研究［２、３］では、スピン偏極（Ｐ）が、空間的に均質でない、平面に対して垂直な磁気電気障壁の影響下で電流が二次元電子ガス（２ＤＥＧ）平面を横切ることによって達成可能であることが示されている。しかしながら、計算［４、５、６］では、反対称デルタ磁気障壁は偏極を誘導できないことが示されている。その後、Ｙｏｎｇら［７］によって、単一電子ハミルトニアンで表される対称デルタ障壁であれば小さい正味の偏極を誘導できることが示されている。偏極を増やす１つの方法は、そのような対称障壁の数を増やすことであろう。しかしながら、そのような試みは、電子が単一障壁を横切るたびに透過確率（Ｔ）が低下するために、透過確率を下げることにもつながる。これは、電子をｙ方向に偏向させると電子のｘ方向の位置エネルギーまたは運動エネルギーが減り、ｘ方向の残りの運動エネルギーが磁気障壁を突破するのに十分でない可能性があるためである。さらに、多くの障壁が横切られる場合は特に、対称障壁を実現するのが困難である。
【０００５】
[0005]［８］では、Ｒａｓｈｂａスピン軌道相互作用定数の値の探求方法が示されている。［９］では、強磁性体半導体界面でのスピン注入が観察されている。［１０］では、スピン軌道相互作用を用いて無秩序な二次元電子ガスの拡散コンダクタンステンソルを導出する方法が開示されている。［１１］では、量子井戸に印加された時間依存ゲート電圧による擬似二次元電子のスピン操作の理論が編み出されている。［１２］では、Ｒａｓｈｂａ分裂伝導帯の速度演算子を導出する方法が開示されている。［１３］では、二次元電子ガスにおいて、Ｒａｓｈｂａ型およびＤｒｅｓｓｅｌｈａｕｓ型の両方のスピン軌道相互作用の存在が異方性散乱関係およびフェルミコンターにつがなることが開示されている。［１４］では、Ｒａｓｈｂａ型およびＤｒｅｓｓｅｌｈａｕｓ型の両方のスピン軌道相互作用に基づくスピン電界効果トランジスタが提案されている。［１５］では、デジタル情報の不揮発性ストレージのメモリ素子として用いることが可能なハイブリッド磁気スピン注入ＦＥＴ構造が開示されている。［１６］では、半導体のベースとコレクタとの間に磁気的に制御可能な障壁を設けてコレクタへの電荷キャリアの拡散を制御するスピントランジスタが開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
[0006]以上の研究成果にもかかわらず、ゲートに印加される電圧を増やさずに、スピンＦＥＴのチャネル領域に注入される電子のスピン偏極を増やすスピンＦＥＴ、すなわち、電子の偏極が、ゲートに印加される電圧に対して、より高感度であるスピンＦＥＴが有用であろう。
【０００７】
[0007]本発明の対象は、
チャネル領域と、
チャネル領域の一方の側に接続され、チャネル領域に電子を注入するように適合されたソースと、
チャネル領域の反対側に接続され、スピン偏極した電子を検出するように適合されたドレインと、
４つの磁気要素を備える磁気二重対要素を少なくとも１つ備えるゲートとを備える磁気電気電界効果トランジスタであって、各磁気要素がチャネル領域に磁界を誘導するように適合され、各磁気二重対要素の誘導された磁界の合計がほぼゼロになるように制御することが可能であり、ゲートがチャネル領域に電界を誘導するようにさらに適合された磁気電気電界効果トランジスタである。
【０００８】
[0008]説明のために、本発明を、ゲート、ソース、およびドレインを備える磁気電気スピンＦＥＴの形のスピントロニクス素子として実施することが可能である。本発明の他の実施形態として、プログラマブル不揮発性メモリセル、非常に低い電圧で動作可能な電圧増幅器、スピン電流源、プログラマブルスピン論理（たとえば、磁気センサ、アナログデジタル変換器、デコーダおよび／または論理ゲート）などがあり、これらに限定されない。一般的に言えば、本発明は、ゲートされることが可能であって、弾道伝導の発生を可能にする任意のナノ素子（たとえば、高品質半導体ナノワイヤおよびカーボンナノチューブ）の形で実施可能である。スピントロニクス素子は、電流がソースからドレインに流れる際に通り抜ける二次元電子ガス（２ＤＥＧ）を生成するために用いられる高電子移動度トランジスタ（ＨＥＭＴ）のような多層に基づくことが好ましい。ソースは、電流注入装置として機能する。ドレインは、電流受取装置、電流フィルタ、スピン検出装置、または抵抗検出装置として機能する。ゲートは、チャネル領域に磁化を誘導するように適合された材料を備える。ゲートは、磁化を誘導するために、少なくとも１つの磁気二重対要素を備える。すなわち、少なくとも４つの磁気デルタ障壁がチャネル領域に誘導される。スピントロニクス素子のスピン偏極は、磁気障壁と電気障壁との組合せによって制御される。磁気障壁は、ゲート電極の磁化によって生成され、電気障壁は、ゲートに印加された電圧バイアスから発生する。ゲート電圧を変えると、電流のスピン偏極が変化する。
【０００９】
[0009]本発明においては、「磁気要素」という用語は、磁気デルタ障壁を発生させる（たとえば、スピンＦＥＴのチャネル領域に磁気デルタ障壁を誘導する）ことに好適な要素を意味する。そのような磁気要素は、単極書き込みヘッドまたは極（すなわち、磁石（たとえば、永久磁石または電磁石）のＳ極またはＮ極）であることが可能である。この定義によれば、１つの永久磁石は、２つの磁気要素（すなわち、一対の要素）を与えることが可能である。これは、永久磁石がチャネル領域に平行に並べられた場合、すなわち、永久磁石のＮ極とＳ極とをつなぐ線がチャネル領域に平行に並べられた場合に、永久磁石のＳ極およびＮ極がスピンＦＥＴのチャネル領域に磁気デルタ障壁を与えることが可能だからである。したがって、１つの磁気二重対要素が、２対の磁気要素を備え、４つのデルタ障壁を誘導する。
【００１０】
[0010]一実施形態では、誘導された磁界は、ゲートとチャネル領域との間の界面に垂直である。
【００１１】
[0011]本発明の利点の１つは、垂直磁界（垂直方向のＢ場）が存在する場合に、ゲートに印加される電圧バイアスの小変動に対するスピン偏極の感度が高いことである。スピン偏極は、数ミリボルト程度の電圧変化に対して感度が高い。
【００１２】
[0012]各磁気二重対要素によって誘導される磁界はゼロであることが好ましい。
【００１３】
[0013]本発明の実施形態によれば、磁気二重対要素によって誘導される磁気障壁は、いわゆる「正味ゼロＡ型」の磁気障壁である。「正味ゼロＡ型」は、磁気二重対要素によって誘導されるすべての磁気障壁の合計がゼロであることを意味し、「Ａ」は磁気ベクトルポテンシャルである。たとえば、磁気二重対要素が１つの場合、「正味ゼロＡ型」は、それぞれの磁界強度がＢ１、Ｂ２、Ｂ３、およびＢ４であって、磁気二重対要素によってチャネル領域に誘導される４つの磁気デルタ障壁の合計がゼロになること（すなわち、Ｂ１＋Ｂ２＋Ｂ３＋Ｂ４＝０）を意味する（ただし、Ｂ１、Ｂ２、Ｂ３、およびＢ４はｚ方向の磁界である）。
【００１４】
[0014]数値計算によれば、垂直磁界が存在する場合、スピン偏極は、ゲートに印加される電圧バイアスの小変動に対して高感度である。したがって、磁気電気スピンＦＥＴは、スピン偏極電流を発生させ、操作することが可能な低電圧トランジスタである。スピンＦＥＴ内の電流のスピン偏極を、ソース−ドレインチャネルの磁気抵抗の変化に変換することも可能である。この方法により、スピンＦＥＴは、２ＤＥＧ内の電流に対して可変かつ制御可能な抵抗を与えるので、電流増幅器として動作することが可能である。
【００１５】
[0015]本発明の実施形態によれば、二重対要素は、反対称または対称である場構成を有するように設計される。反対称の場合は、非ゼロ偏極を発生させるためにスピンＦＥＴにゲート電圧が印加され、対称の場合は、ゲート電圧を印加しなくても非ゼロ偏極が達成される。しかしながら、いずれの場合も、二重対要素は、Ａｙ（ｘ）にゼロ正味変化を有する場構成を有するように設計される。このように、二重対を用いることにより、透過しきい値をより高い電子エネルギーにシフトすることなく、注入される電子の偏極を増やすことが可能である。
【００１６】
[0016]本発明による磁気電気障壁電界効果トランジスタの別の利点は、より高い磁界を用いることによってスピン偏極を増やすことが可能なことである。スピン偏極の利得特性は、他の独立パラメータ（たとえば、ゲート材料の飽和磁化、および／または磁気二重対によって誘導される異なる磁気障壁の磁化配列）によって制御可能である。これらのパラメータは、磁気電気障壁電界効果トランジスタのセットアップからは独立しているので、磁気電気障壁電界効果トランジスタの使用にはさらなる自由度を与えられる。
【００１７】
[0017]本発明によるスピンＦＥＴを用いて、高度に偏極したスピン電流を発生させ、それを操作することが可能であり、したがって、本発明によるスピンＦＥＴは、スピン論理素子および回路の重要な要素であることが可能である。たとえば、２ＤＥＧからのスピン偏極電流は、他のスピンＦＥＴのゲート電極に供給された場合には、それらのスピンＦＥＴに対する入力信号として動作することが可能である。
【００１８】
[0018]本発明によるスピンＦＥＴはさらに、それ自体で、および／またはメモリ素子内で不揮発性メモリとして使用可能である。これは、スピンＦＥＴが発生させるスピン偏極電流を用いてメモリ素子の磁化を切り替えることが可能なためである。
【００１９】
[0019]さらに、本発明のスピンＦＥＴは、高い歳差周波数（３０ＧＨｚから１００ＧＨｚのオーダー）で動作可能であり、したがって、高い周波数の信号とともに動作することが可能である。
【００２０】
[0020]本発明のスピンＦＥＴの一実施形態では、ゲートは、複数の磁気二重対要素を備える。複数の磁気二重対要素を用いると、チャネル領域を通過する電子の偏極が増える。すべての個々の磁気二重対要素が、電子の正味偏極を増やす。複数の磁気二重対要素を用いる場合は、個々の磁気二重対要素のそれぞれが、正味ゼロＡ型である。基本的に、結果として得られる偏極が、磁気電気電界効果トランジスタのドレイン領域によって検出されるだけの十分な高さである限り、任意の好適な数の磁気二重対を用いることが可能である。たとえば、そのような偏極は、２個、４個、６個、８個、１０個、またはそれ以上の磁気二重対によって達成可能である。上限は、本発明のスピンＦＥＴの、所望の感度および／または所望のサイズに応じて選択される。したがって、１０個、１５個、２０個、２５個、または２７個のように多数の磁気二重対もスピンＦＥＴで使用可能である。
【００２１】
[0021]別の実施形態では、ソースは、非磁性体、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含むか、それで構成される。これらの材料を用いることにより、偏極した電子でも偏極していない電子でもチャネル領域に注入することが可能であり、それらの偏極を、ゲートの磁気二重対要素によって増やすことが可能である。
【００２２】
[0022]別の実施形態では、ドレインは、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含むか、それで構成される。これらの材料は、チャネル領域（すなわち、高移動度チャネル）に移動した、スピン偏極した電子を検出するのに好適である。したがって、ドレインは、電流受取装置、電流フィルタ、スピン検出装置、または抵抗検出装置として機能することが可能である。
【００２３】
[0023]さらなる実施形態では、チャネル領域は、ｎ＋ドープアルミニウムガリウムヒ素からなる第１の層と、アルミニウムガリウムヒ素からなる第２の層と、ガリウムヒ素からなる第３の層とを含む。チャネル領域としてこれらの材料の副層をそのように組み合わせることは、磁気電気電界効果トランジスタのチャネル領域に二次元電子ガス（２ＤＥＧ）を発生させるのに好適である。
【００２４】
[0024]本発明のスピンＦＥＴのさらに別の実施形態では、ゲートは、強磁性材料を含む。強磁性材料は、チャネル領域に垂直磁界を誘導するのに好適である。したがって、これらの材料は、本発明による磁気二重対要素の材料として用いられることが好ましい。本出願において使用可能な強磁性材料として、たとえば、鉄、コバルト、ニッケル、またはそのような元素を含む合金がある。一実施形態では、強磁性材料は、コバルトクロム白金および／または鉄白金および／または鉄コバルトおよび／またはコバルト白金などのような対応合金（またはそのような合金の混合物）であることが好ましい。これらの合金のような材料は、高度に磁化されることに好適であり、したがって、チャネル領域に高磁界を誘導するのに好適である。したがって、チャネル領域を通過する電子の偏極を容易に増やすことが可能である。
【００２５】
[0025]前述の説明によれば、本発明のスピンＦＥＴのいくつかの実施形態において、ゲートは、少なくとも１０個の磁気二重対要素を含む。他の実施形態では、磁気二重対要素は、極がチャネル領域にほぼ平行に並べられている磁石によって形成される。磁気二重対要素をチャネル領域に平行に並べて用いることは、磁気二重対要素のフリンジ場がほぼ垂直な磁界をチャネル領域に誘導することを保証するための好適な方法の１つである。そのような実施形態では、ほぼ平行に並んでいることは、各磁石のＮ磁極とＳ磁極との間の線がチャネル領域の方向にほぼ平行であることを意味する。そのような並びの場合、磁石に用いる強磁性材料は、鉄、コバルト、ニッケル、またはそのような元素の合金であることが好ましい。そのような並びによる例示的方法では、各磁石が２つの磁気デルタ障壁をチャネル領域に誘導することが保証される。したがって、磁気二重対要素を２つの磁石で実現することが可能である。そのような並びでは、各極、すなわち、各極の各Ｎ極および各Ｓ極は、１つの磁気デルタ障壁を誘導する。そのような並びを用いることによって、各磁気二重対の正味ゼロＡ型を容易な方法で保証することも可能である。これは、各磁石が磁気デルタ障壁の正味ゼロＡ型対を誘導することが、自動的に保証されるからである。１つの磁気二重対要素を形成している２つの磁石の磁化強度が異なる場合は、非対称磁界が発生し、これが、チャネル領域を通過する電子の正味偏極につながる。そのような並びでは、１つの磁気二重対要素が３つの磁石を含むことも可能である。
【００２６】
[0026]別の実施形態では、磁気二重対要素は、極がチャネル領域にほぼ垂直に並べられている磁石によって形成される。磁気二重対要素をチャネル領域に垂直に並べて用いることは、磁気二重対要素の場が垂直磁界をチャネル領域に誘導することを保証するための好ましい方法である。この実施形態では、ほぼ垂直に並んでいることは、各磁石のＮ磁極とＳ磁極との間の線がチャネル領域の方向にほぼ垂直であることを意味する。そのような並びでは、強磁性材料は、コバルトクロム白金および／または鉄白金および／または鉄コバルトおよび／またはコバルト白金などのような合金（またはそのような合金の混合物）であることが好ましい。このような並びによる例示的方法では、各磁石が１つの磁気デルタ障壁をチャネル領域に誘導することが保証される。したがって、磁気二重対要素を４つの磁石で実現することが可能である。そのような並びでは、各磁石（すなわち、各磁石のＮ極またはＳ極）が１つの磁気デルタ障壁を誘導する。そのような並びを用いることにより、磁化強度が同じである磁石の対を用いて正味ゼロＡ型を保証することが可能である。そのような並びでは、強度の異なる磁気デルタ障壁を誘導する磁気二重対要素を容易に発生させることが可能である。これは、各磁気二重対要素の個々の磁気デルタ障壁のそれぞれの強度を、４つの個々の磁石によって独立に設定することが可能だからである。
【００２７】
[0027]さらに別の実施形態では、ゲートは、単極書き込みヘッドを含み、これらの単極書き込みヘッドは、磁気二重対要素によってチャネル領域に誘導された垂直磁界に作用するように適合されている。単極書き込みヘッドは、ゲート電極の磁化を変化させることが可能であるようにゲート電極に垂直磁界を書き込むために用いられることが好ましい。
【００２８】
[0028]単極書き込みヘッドは、コンピュータ分野では知られている素子であり、たとえば、磁気ディスクドライブに用いられている。単極書き込みヘッドを使用することは、ほぼ垂直に並べた磁石を使用する実施形態と類似している。単極書き込みヘッドを使用することは、個々の磁気デルタ障壁のそれぞれの強度を変化させることが可能であり、したがって、スピン偏極をより細かく制御することが可能になるという、さらなる利点をもたらす。
【００２９】
[0029]好ましい実施形態では、磁気電気電界効果トランジスタは、ゲートの反対側のチャネル領域の下に軟磁性材料の層をさらに含む。
【００３０】
[0030]チャネルの下に軟磁性下層を用いることは、チャネル領域に誘導される垂直磁界の強度を高め、さらに、磁気二重対要素によって誘導される磁界の配向を高める。これは特に、極がチャネル領域にほぼ垂直に並ぶ磁石によって磁気二重対要素が形成される実施形態に当てはまる。したがって、各磁気二重対によって誘導される正味偏極が増えることにつながり、したがって、チャネル領域を通過する電子の偏極が増える。軟磁性下層は、磁界Ｂｚを強めることと、磁界Ｂｚの配向を高めることのために用いられる。すなわち、軟磁性下層は、必要に応じて、ゲートの磁気部分からのＢ場線が、２ＤＥＧを通り抜ける際に垂直な進路を維持することを保証する。軟磁性下層として好適な材料としては、鉄コバルトボロン、コバルトジルコニウムニオブ、鉄アルミニウム窒素、ニッケル鉄様パーマロイ（Ｎｉ０．８Ｆｅ０．２）またはＮｉ０．４５Ｆｅ０．５５などがあり、これらに限定されない。
【００３１】
[0031]チャネル領域は、ＨＥＭＴ様チャネル領域であることが好ましい。高電子移動度トランジスタ（ＨＥＭＴ）のチャネル領域に類似したチャネル領域を用いることは、チャネル領域の二次元電子ガスを発生させる効率的な方法である。
【００３２】
[0032]さらに別の実施形態では、第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係を有する。
｜Ｂ２｜＝｜Ｂ３｜、｜Ｂ１｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ２｜
【００３３】
[0033]個々の磁気二重対要素によって誘導される４つの磁気デルタ障壁の強度のそのような関係を用いることにより、チャネル領域に誘導される垂直磁界を誘導することが正味ゼロＡ型であることが保証され、それによって、チャネルを通過する電子の正味偏極が各磁気二重対要素によって発生することが保証される。Ｂ１、Ｂ２、Ｂ３、およびＢ４はすべて、ｚ方向（チャネル領域に垂直な方向）で測定される。
【００３４】
[0034]代替実施形態では、第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係を有する。
｜Ｂ１｜＝｜Ｂ２｜、｜Ｂ３｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ３｜
【００３５】
[0035]個々の磁気二重対要素によって誘導される４つの磁気デルタ障壁の強度のそのような関係を用いることにより、チャネル領域に誘導される垂直磁界を誘導することが正味ゼロＡ型であることが保証され、それによって、チャネルを通過する電子の正味偏極が各磁気二重対要素によって発生することが保証される。Ｂ１、Ｂ２、Ｂ３、およびＢ４はすべて、ｚ方向（チャネル領域に垂直な方向）で測定される。
【００３６】
[0036]別の代替実施形態では、第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係を有する。
｜Ｂ１｜＝｜Ｂ２｜＝｜Ｂ３｜＝｜Ｂ４｜
【００３７】
[0037]ゲートは、パターン化された層を含むことが好ましい。すなわち、ゲートは、パターン化された媒体で作られることが好ましい。このパターン化された媒体は、高いアスペクト比（たとえば、ｘ方向の長さがｚ方向の長さに比べて短いために、磁化が垂直方向に並びやすいアスペクト比）で作られることが可能な、パターン化された要素を含む。
【００３８】
[0038]別の実施形態では、誘導される磁界が、ゲートとチャネル領域との間の界面に平行であり、ソースからドレインに向かう線に垂直である。
【００３９】
[0039]本発明による磁気電気電界効果トランジスタは、増幅器またはメモリチップのかたちで実装可能である。
【００４０】
[0040]本発明による磁気電気電界効果トランジスタを含む増幅器は、小さな電圧変化に対して感度が高く、ゲート電圧に対してスピン偏極をリニアに変化させる。偏極は電圧に変換することが可能である。さらに、リニアな増加は、フェルミエネルギーのまわりに発生する。
【００４１】
[0041]まとめると、本発明の概念の態様は、少なくとも１つの磁気二重対要素を含むゲートを用いて、磁気電気障壁電界効果トランジスタの（好ましくはＨＥＭＴ様）チャネル領域に磁気デルタ障壁を誘導することに見られる。好ましくは、磁気二重対要素は、正味ゼロＡ型の垂直磁界を磁気電気障壁電界効果トランジスタのチャネル領域に誘導し、この垂直磁界は、好ましくは、極がチャネル領域の平面にほぼ垂直に並べられた磁石によって誘導され、それによって、チャネル領域の平面に垂直な磁場Ｂ２がチャネル領域に誘導される。さらに、磁気電気障壁電界効果トランジスタのゲートに電位が印加される。磁気電気障壁電界効果トランジスタの記載の構造は、チャネル領域に注入された、偏極した電子の偏極が増えることを保証する。永久磁石によって誘導される永久Ｂ場の場合でも、スピン偏極の、制御可能な柔軟性のレベルが存在する。これは、磁気電気障壁電界効果トランジスタの、一種の別々のゲートと見られる複数の磁気デルタ障壁を、別々の磁化構成で初期化することが可能なためである。
【００４２】
[0042]ある磁気二重対要素と次の磁気二重対要素との間に、非磁性磁気領域を配置することが好ましい。非磁性金属領域の機能は、ゲート電圧印加のための接点を与え、磁気二重対要素同士を互いに隔てるスペーサとして動作することである。磁気領域は、垂直場が、良好に隔てられた２つの方形障壁の理想特性に近づくことが可能なように、互いに隔てられなければならない。代替として、非磁性でない領域を、ある磁気二重対要素と次の磁気二重対要素との間に配置し、ゲート電圧を磁気二重対要素の磁性材料に印加する。磁界Ｂｚを強めることと、磁界Ｂｚの配向を高めることのために軟磁性下層を用いる。すなわち、軟磁性下層は、ゲートの磁気部分からのＢ場線が、２ＤＥＧを通り抜ける際に垂直な進路を維持することを保証する。
【００４３】
[0043]磁気デルタ障壁全体にわたる波動関数の振幅および束の連続性の要件次第で、スピンアップ電子およびスピンダウン電子の透過確率が異なり、したがって、キャリア（たとえば、電子）の２ＤＥＧ内での正味スピン偏極が結果として得られる。本発明は、従来のスピンＦＥＴより低いゲート電圧でスピン偏極を増やすことが可能なスピンＦＥＴを提供する。好ましくは、ソースは、ｘ方向、すなわち、チャネル領域の方向に偏極した電子を注入し、ドレインは、ｚ方向、すなわち、誘導された磁界の方向に偏極した電子を検出するように適合される。各磁気二重対要素の磁石は、永久磁石、単極書き込みヘッド、電磁石、および／またはこれらの組合せによって実現可能である。
【００４４】
[0044]以下では、限定ではない実施形態および図面を参照しながら、本発明を詳細に説明する。
【発明を実施するための最良の形態】
【００４５】
[0056]図１は、本発明による磁気電気障壁電界効果トランジスタ１００（スピンＦＥＴ）の全体的なレイアウトを概略的に示す図である。スピンＦＥＴ １００は、ガリウムヒ素（ＧａＡｓ）または別の好適な半導体材料（シリコンなど）からなる基板１０１を含む。ソース１０２、（高電子移動度トランジスタ（ＨＥＭＴ）様チャネル領域を形成する）ＨＥＭＴ様多層１０３、およびドレイン１０４が、基板１０１上に配置されている。
【００４６】
[0057]ソース１０２は、スピン偏極キャリア（すなわち、電子）を、ＨＥＭＴ様チャネル領域１０３に注入するように適合されている。ソースは、非磁性材料、強磁性材料、半金属、または磁気半導体から作られ、ｘ方向に磁化される。ｘ方向は、スピンＦＥＴのソース１０２からドレイン１０４に向かう方向である。ドレインは、強磁性材料、半金属、または磁気半導体、またはこれらの組合せから作られる。さらに、ドレインは、スピン偏極した電子を検出するように適合され、特に、ｚ方向に偏極した電子を検出するように適合される。ｚ方向は、二次元電子ガス（２ＤＥＧ）の二次元空間が配置される平面に垂直な方向である。
【００４７】
[0058]ＨＥＭＴ様チャネル領域１０３は、２ＤＥＧを生成し、３つの副層を含む。第１の副層１０５は、基板１０１上に配置される副層であって、ガリウムヒ素（ＧａＡｓ）からなり、バッファ層として動作する。第２の副層１０６は、第１の副層１０６の上に配置される副層であって、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）からなり、スペーサ層として動作する。第３の副層１０７は、ｎ＋ドープアルミニウムガリウムヒ素（ｎ＋ＡｌＧａＡｓ）からなり、第２の副層１０６の上に配置される。第３の副層１０７は、ドナー層として動作する。ＨＥＭＴ様チャネル領域の場合、ゲート絶縁層は不要である。これは、ＡｌＧａＡｓ−ＧａＡｓの場所に存在するバンドの曲がりが、横断方向（すなわち、ＨＥＭＴ様チャネル領域に垂直な方向）に電流が流れるのを妨げる静電障壁を発生させるからである。
【００４８】
[0059]さらに、スピンＦＥＴは、ゲート１０８を含む。ゲート１０８は、磁気二重対要素を含み、第３の副層１０７の上に配置される。好ましい実施形態では、磁気二重対要素の数は１０である。図１を明瞭にするために、２つの磁気二重対要素１０９および１１０のみを示した。各磁気二重対要素は、コバルトクロム白金および／または鉄白金の２つの永久磁石によって実現される。他の好適な材料として、鉄コバルトおよび／またはコバルトパラジウムなどがある。各永久磁石は、永久磁石の磁化が、ｘ方向にほぼ垂直であり、したがって、スピンＦＥＴのｚ方向の磁界（Ｂｚ）（すなわち、２ＤＥＧに垂直な磁界）を誘導するように磁化される。別の実施形態では、永久磁石の磁化は、ｘ方向にほぼ平行であり、したがって、スピンＦＥＴのｚ方向のフリンジ磁界（Ｂｚ）（すなわち、２ＤＥＧに垂直な磁界）を誘導する。ほぼ平行な、磁化された永久磁石を有する、本実施形態による磁気二重対要素のより詳細な図を図２に示す。図１に示すように、ある磁気二重対要素と次の磁気二重対要素との間に非磁性金属要素１１１を配置することが好ましい。非磁性金属要素の機能は、ゲート電圧印加のための接点を与え、磁気領域同士を互いに隔てるスペーサとして動作することである。磁気領域は、垂直場が、良好に隔てられた２つの方形障壁の理想特性に近づくことが可能なように、互いに隔てられなければならない。
【００４９】
[0060]さらに、スピンＦＥＴ １００は、軟磁性下層１１２を含む。軟磁性下層１１２は、基板１０１に埋め込まれ、ゲート１０８と対向して配置される。軟磁性下層は、磁界Ｂｚを強めることと、磁界Ｂｚの配向を高めることのために用いられる。すなわち、軟磁性下層は、ゲートの磁気部分からのＢ場線が、２ＤＥＧを通り抜ける際に垂直な進路を維持することを保証する。軟磁性下層として好適な材料としては、鉄コバルトボロン、コバルトジルコニウムニオブ、鉄アルミニウム窒素、ニッケル鉄様パーマロイ（Ｎｉ０．８Ｆｅ０．２）またはＮｉ０．４５Ｆｅ０．５５などがあり、これらに限定されない。軟磁性下層を用いることは、永久磁石の磁化が、ｘ方向にほぼ垂直であり、したがって、スピンＦＥＴのｚ方向の磁界（Ｂｚ）（すなわち、２ＤＥＧに垂直な磁界）を誘導する実施形態において特に有利である。さらに、２ＤＥＧ内のＤｒｅｓｓｅＩｈａｕｓ＆Ｒａｓｈｂａスピン相互作用は、面内軸のまわりでスピン歳差運動をする際の振動の形で、ｘ−ｙ平面内およびｚ方向のスピンについてのみ検出可能であることに注意されたい。
【００５０】
[0061]説明のために、磁気二重対要素によって誘導される磁界Ｂｚを、図１で概略的に描かれたスピンＦＥＴのいくつかの例示的寸法とともに、図１に示している。図１にさらに描かれたいくつかの寸法は次のとおりである。
ｔ＝２００ｎｍ（ｔは、磁性膜として形成される、磁気二重対要素の厚さである）
ｈ＝６０ｎｍ（ｈは、磁性膜（すなわち、ゲートの底部）からの２ＤＥＧの距離である）
Ｄｓｄ＝５００ｎｍ（Ｄｓｄは、ソースとドレインとの間の距離である）
ｗ＝１５０ｎｍ（ｗは、各磁気ストリップ（すなわち、各磁気二重対要素）の幅である）
【００５１】
[0062]３つの副層の厚みの合計は、５０ｎｍから１００ｎｍの範囲である。好ましくは、第１の副層１０５の厚さが３０ｎｍであり、第２の副層１０６の厚さが５ｎｍであり、第３の副層の厚さが２０ｎｍである。軟磁性下層の長さは約４４０ｎｍであり、これは、約１０ｍＴの磁界Ｂ０に対応する。さらに、図５に結果が描かれているシミュレーションのために、磁気二重対要素に対して８００ｃｍ−３の飽和磁化が選択されている。
【００５２】
[0063]磁気電気電界効果トランジスタの多層構造の別の可能な構造として、厚さ４０ｎｍのｎ＋ドープインジウムガリウムヒ素キャップ層、厚さ３０ｎｍのｎ＋ドープインジウムアルミニウムヒ素キャリア供給層、厚さ３．５ｎｍの非ドープインジウムアルミニウムヒ素スペーサ供給層、厚さ２．５ｎｍの非ドープインジウムガリウムヒ素チャネル層、厚さ４ｎｍの非ドープインジウムヒ素挿入層、およびインジウムリン基板上の厚さ約５００ｎｍの非ドープインジウムガリウムヒ素バッファ層がある。キャリア供給層およびキャップ層の場合の好適なドープは、４×１０１８／ｃｍ３の範囲であり、ドープにはシリコンを用いる。多層構造の適切な成長温度は約３００℃である。
【００５３】
[0064]磁気電気電界効果トランジスタの多層構造の可能な反転構造として、厚さ１０ｎｍのｎ＋ドープインジウムガリウムヒ素キャップ層、厚さ２０ｎｍの非ドープインジウムアルミニウムヒ素ゲートショットキー層、厚さ１３．５ｎｍの非ドープインジウムガリウムヒ素チャネル層、厚さ４ｎｍの非ドープインジウムヒ素挿入層、厚さ２．５ｎｍの非ドープインジウムガリウムヒ素チャネル層、厚さ約６ｎｍの非ドープインジウムアルミニウムヒ素スペーサ層、厚さ７ｎｍのｎ＋ドープインジウムアルミニウムヒ素キャリア供給層、およびインジウムリン基板上の厚さ約２００ｎｍの非ドープインジウムアルミニウムヒ素バッファ層がある。キャリア供給層およびキャップ層の場合の好適なドープは、４×１０１８／ｃｍ３の範囲であり、ドープにはシリコンを用いる。多層構造の適切な成長温度は約３００℃である。
【００５４】
[0065]前述の寸法および数はすべて例示のみを目的としたものであり、限定と理解されてはならない。本発明による磁気電気電界効果トランジスタにおけるパラメータの代表的な値は、おおよそ次のとおりである。
キャリア移動度：１．５×１０４ｃｍ２／Ｖｓ（３００Ｋ）および１．１１×１０５ｃｍ２／Ｖｓ（１０Ｋ）
キャリア濃度：２．３×１０１２ｃｍ２（３００Ｋおよび１０Ｋ）
ランデ因子｜ｇ｜：３．８
ゲート長：０．５μｍ（３００Ｋ）、しきい値電圧：−１Ｖ、
最大外因性相互コンダクタンス（３００Ｋ）：７００ｍＳ／ｍｍ
【００５５】
[0066]図１はさらに、例示的素子のｘ軸に沿ってシミュレートされた磁界（Ｂｚ）特性を示している。Ｂ場のピークは約１１ｍＴであり、２つのピークの間の間隔は２４０ｎｍである。しかしながら、Ｂ場が１０ｍＴ、間隔が３５０ｎｍの場合について理論的計算が行われている。今日のリソグラフィ設備では、５００ｎｍのゲート長が製造可能である（ゲート長は、ソースからドレインまでの距離に等しい）。
【００５６】
[0067]図２は、本発明の実施形態による磁気二重対要素を詳細に描いた図である。図２は、概略的なＨＥＭＴ様チャネル領域２００を示している。ＨＥＭＴ様チャネル領域は、２ＤＥＧを発生させる。ＨＥＭＴ様チャネル領域２００の上に、１つの磁気二重対要素２０１が示されている。磁気二重対要素２０１は、第１の強磁性領域２０２（たとえば、第１の永久磁石）と、第２の強磁性領域２０３（たとえば、第２の永久磁石）とを含む。第１の強磁性領域２０２と第２の強磁性領域２０３との間に、非磁性金属領域２０４を配置することが好ましい。さらに、２つの強磁性領域のそれぞれは、第１の電圧源２０５および第２の電圧源２０６として概略的に描かれた電圧源に接続されている。図２では、ｘ軸は左から右である。
【００５７】
[0068]第１の磁性領域２０２の磁化方向は、矢印２０７で概略的に示され、ｘ軸に平行である。一方、第２の磁性領域２０３の磁化方向は、矢印２０８で概略的に示され、ｘ軸に逆平行である。さらに、磁性領域のフリンジ場が描かれており、フリンジ場は垂直磁界を２ＤＥＧに誘導する。図２に示すように強磁性領域を配置することにより、磁気二重対要素の正味ゼロＡ型構成が達成されることが自動的に保証される。
【００５８】
[0069]図２ではさらに、磁気ベクトルポテンシャルＡの強度を概略的に示している。第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の強磁性領域２０２の左端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第１の強磁性領域２０２の右端によって実現される第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域２０３の左端によって実現される第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域２０３の右端によって実現される第４の磁気デルタ障壁において増える。
【００５９】
[0070]さらに、図２には電位Ｕの値が描かれている。電位Ｕは、電圧源２０５および２０６によって誘導される。第１の定義域Ｉでは、電位Ｕはゼロである。第２の定義域ＩＩでは、電位Ｕは、ゼロより高い値を有する。ただし、「ゼロより高い」とは、電位Ｕがゼロでないこと、すなわち、ゼロでない正の値または負の値を有することを意味する。電位Ｕの値は、第１の強磁性領域２０２の左端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、電位Ｕはゼロである。電位Ｕの値は、第１の強磁性領域２０２の右端によって実現される第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、電位Ｕは、ゼロより高い値を有する。電位Ｕの値は、第２の強磁性領域２０３の左端によって実現される第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、電位Ｕはゼロである。電位Ｕの値は、第２の強磁性領域２０３の右端によって実現される第４の磁気デルタ障壁において減る。
【００６０】
[0071]第２の定義域ＩＩおよび第４の定義域ＩＶのｘ方向の長さはＬであり、第３の定義域ＩＩＩのｘ方向の長さはｇである。
【００６１】
[0072]図３は、本発明の別の実施形態による磁気二重対要素を詳細に描いた図である。図３は、概略的なＨＥＭＴ様チャネル領域３００を示している。ＨＥＭＴ様チャネル領域は、２ＤＥＧを発生させる。ＨＥＭＴ様チャネル領域３００の上に、１つの磁気二重対要素３０１が示されている。磁気二重対要素３０１は、第１の強磁性領域３０２（たとえば、第１の永久磁石の一部）と、第２の強磁性領域３０３（たとえば、第２の永久磁石）と、第３の強磁性領域３０４（たとえば、第３の永久磁石の一部）とを含む。好ましくは、第１の強磁性領域３０２と第２の強磁性領域３０３との間に第１の非磁性金属領域３０５を配置し、第２の強磁性領域３０３と第３の強磁性領域３０４との間に第２の非磁性金属領域３０６を配置する。さらに、２つの非磁性領域のそれぞれは、第１の電圧源３０７および第２の電圧源３０８として概略的に描かれた電圧源に接続されている。図３では、ｘ軸は左から右である。
【００６２】
[0073]第１の強磁性領域３０２および第３の強磁性領域３０４の磁化方向は、それぞれ、矢印３０９および矢印３１０で概略的に示され、ｘ軸に対して逆平行である。一方、第２の磁性領域３０３の磁化方向は、矢印３１１で概略的に示され、ｘ軸に対して平行である。さらに、磁性領域のフリンジ場が描かれており、フリンジ場は垂直磁界を２ＤＥＧに誘導する。図３のように強磁性領域を配置する場合、磁気二重対要素の正味ゼロＡ型構成を達成するためには、第１の強磁性領域３０２および第３の強磁性領域３０４によって誘導される磁界の絶対値が等しいことを保証しなければならない。代替として、極がチャネル領域にほぼ垂直に並べられている磁石によって磁気二重対要素を形成して、垂直磁界をより直接に、２ＤＥＧに誘導することが可能である。
【００６３】
[0074]さらに図３でも、磁気ベクトルポテンシャルＡの強度を概略的に示している。第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の強磁性領域３０２の右端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より高い値まで増える。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域３０２の左端によって実現される第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩと同じ値を有する。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域３０３の右端によって実現される第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第３の強磁性領域３０４の左端によって実現される第４の磁気デルタ障壁において減る。
【００６４】
[0075]さらに、図３には電位Ｕの値が描かれている。電位Ｕは、電圧源３０７および３０８によって誘導される。第１の定義域Ｉでは、電位Ｕはゼロである。第２の定義域ＩＩでは、電位Ｕは、ゼロより高いか低い値を有する。電位Ｕの値は、第１の非磁性領域３０５の左端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、電位Ｕはゼロである。電位Ｕの値は、第１の非磁性領域３０５の右端によって実現される第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、電位Ｕは、ゼロより高いか低い値を有する。電位Ｕの値は、第２の非磁性領域３０６の左端によって実現される第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、電位Ｕはゼロである。電位Ｕの値は、第２の非磁性領域３０６の右端によって実現される第４の磁気デルタ障壁において減る。
【００６５】
[0076]第２の定義域ＩＩおよび第４の定義域ＩＶのｘ方向の長さはＬであり、第３の定義域ＩＩＩのｘ方向の長さはｇである。
【００６６】
[0077]図４では、磁気デルタ障壁のいくつかの構成を概略的に示している。図４の（ａ）〜（ｆ（では、磁気ベクトルポテンシャルＡの強度を、様々な正味ゼロＡ型構成について概略的に示している。本発明によるスピンＦＥＴでは、これらすべての構成を用いることが可能である。図４の（ａ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より高い値まで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩと同じ値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において減る。図示した正味ゼロＡ型構成は、図３に描かれた構成と同じである。
【００６７】
[0078]図４の（ｂ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで減る。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。図示した正味ゼロＡ型構成は、図２に描かれた構成と同じである。
【００６８】
[0079]図４の（ｃ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において減る。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。図示した正味ゼロＡ型構成は、図２に描かれた構成と類似している。図４の（ｃ）に示した構成は、図２に示した構成の、強磁性領域２０２の磁化方向を示す矢印２０７を反転させた構成によって達成されるであろう。
【００６９】
[0080]図４の（ｄ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において減る。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より低い値まで減る。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩと同じ値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。図示した正味ゼロＡ型構成は、図３に描かれた構成と類似している。図４の（ｄ）に示した構成は、図３に示した構成の、強磁性領域３０２、３０３、および３０４の磁化方向を示す矢印３０９、３１０、および３１１を反転させた構成によって達成されるであろう。
【００７０】
[0081]図４の（ｅ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において減る。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において減る。図示した正味ゼロＡ型構成は、図２に描かれた構成と類似している。図４の（ｅ）に示した構成は、図２に示した構成の、強磁性領域２０２および２０３の磁化方向を示す矢印２０７および２０８を反転させた構成によって達成されるであろう。
【００７１】
[0082]図４の（ｆ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで減る。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において減る。図示した正味ゼロＡ型構成は、図２に描かれた構成と類似している。図４の（ｆ）に示した構成は、図２に示した構成の、強磁性領域２０３の磁化方向を示す矢印２０８を反転させた構成によって達成されるであろう。
【００７２】
[0083]例として、図４の（ｇ）では、正味ゼロＡ型を有しない構成の磁気ベクトルポテンシャルＡを示している。したがって、図４の（ｇ）に示した構成は、本発明によるスピンＦＥＴにおいてはあまり好適ではない。それは、図４の（ｇ）に示した例に従う複数の磁気二重対要素を用いることが、透過確率が低くなることにつながるためである。図４の（ｇ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より高い値まで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第３の定義域ＩＩＩでの値より高い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡは、第４の定義域ＩＶでの値より高い。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。そのような構成は、透過確率が低下することにつながる。それは、磁気デルタ障壁を横切るごとに磁気ベクトルポテンシャルＡが増え、それが、スピンＦＥＴのチャネルを通過する電子の偏向につながり、それによって電子のｘ方向の運動エネルギーが減るからである。
【００７３】
[0084]本発明によるスピンＦＥＴのチャネル領域を通る電子の正味スピン偏極を発生させるために、図４の（ａ）〜（ｇ）で示したすべての磁気特性を用いることが可能である。図示した構成のいくつかは、電位を印加することが必要である。特に、定義域ＩＩおよびＩＶでは、電圧＋Ｕおよび−Ｕをそれぞれ印加することが必要である。これらの構成は、図４の（ａ）、（ｃ）、（ｄ）および（ｆ）に示してある。一方、図４の（ｂ）および（ｅ）に示した構成は、定義域ＩＩおよびＩＶで電圧の印加がなくてもスピン偏極を与える。
【００７４】
[0085]図５は、本発明による磁気電気障壁電界効果トランジスタのゲートの様々な構成についてのシミュレーションの結果を示している。図５の（ａ）〜（ｈ）の各図では、本発明によるスピンＦＥＴのＨＥＭＴ様チャネル領域を通過する電子の、計算された透過確率を線５００として示している。さらに、ＨＥＭＴ様チャネル領域を通過する電子の偏極を線５０１として示している。図５の（ａ）〜（ｈ）のｘ軸は、電子エネルギーを任意単位で示している。ｙ軸は、電子の透過確率および偏極を示している。図５の（ａ）〜（ｈ）に示したすべての計算結果において、磁気デルタ障壁の強度は、Ｂ１＝Ｂ２＝＋２（任意単位）、およびＢ３＝Ｂ４＝−２（任意単位）であった。
【００７５】
[0086]図５の（ａ）〜（ｄ）は、１個の磁気二重対要素を有するゲートを含むスピンＦＥＴのシミュレーションの結果を示している。図５の（ａ）は、ゲート電圧が０．１７ｍＶの場合の透過確率および偏極を示している。図５の（ｂ）は、ゲート電圧が１．１ｍＶの場合の透過確率および偏極を示している。図５の（ｃ）は、ゲート電圧が３．０ｍＶの場合の透過確率および偏極を示している。図５の（ｄ）は、ゲート電圧が６．８ｍＶの場合の透過確率および偏極を示している。これらの図は、磁気二重対要素が１個しかない場合には、ＨＥＭＴ様チャネル領域を通過する電子の偏極が非常に低いことを示している。
【００７６】
[0087]図５の（ｅ）〜（ｈ）は、２７個の磁気二重対要素を有するゲートを含むスピンＦＥＴのシミュレーションの結果を示している。２７という数字は、磁気二重対要素の任意の数の一例にすぎない。図５の（ｅ）は、ゲート電圧が０．１７ｍＶの場合の透過確率および偏極を示している。図５の（ｆ）は、ゲート電圧が１．１ｍＶの場合の透過確率および偏極を示している。図５の（ｇ）は、ゲート電圧が３．０ｍＶの場合の透過確率および偏極を示している。図５の（ｈ）は、ゲート電圧が６．８ｍＶの場合の透過確率および偏極を示している。これらの図は、磁気二重対要素が２７個の場合には、ＨＥＭＴ様チャネル領域を通過する電子の偏極が、磁気二重対要素が１個しかない場合に比べて大幅に増えることを示している。
【００７７】
[0088]いずれの場合も、すなわち、二重対要素が１個の構成の場合も、二重対要素が２７個の構成の場合も、ゲート電圧が数ｍＶ程度であっても、透過確率が大幅に変化することを示している。透過確率曲線は、ｎ＝１の場合には電子エネルギーに対する変化がわずかであるが、ｎ＝２７の場合には、変化が大きくなり、電子エネルギーが低いところで明確な共振ピークが生じている。この共振挙動は、特定の値の電子波長だけが優先的に障壁を透過するという事実によるものであり、この波長選択は、電子が横切らなければならない障壁（すなわち、二重対要素）が多くなるほど特定的になる。この共振挙動は、スピンアップ電子とスピンダウン電子とで選択される波長がわずかに異なるため、高いスピン偏極を達成するためには有利である。したがって、１つのスピンが優先的に透過し、他のスピンがブロックされる状況につながり、スピン偏極が５０％を超えることにつながる。図５は、電子エネルギーが低いところで、狭いピークの高スピン偏極を達成することが可能であることを示しており、このことは、ゲートが値のわずかなシフトでスピン偏極特性を切り替えるよう動作することが可能になるように、高スピン偏極が高透過確率の領域にも対応することを保証する。電子エネルギーが高いところでは、静電界および磁界によって生じた障壁が問題にならなくなり、高い透過確率が保証される。さらに、磁界Ｂに比例する、スピンアップエネルギーとスピンダウンエネルギーの差が問題にならなくなり、スピン偏極が低下する。
【００７８】
[0089]計算によれば、電子のスピン偏極は、非常に低い電圧により変動する。磁界を大きくしても、スピン偏極が大幅に変化する。図５は、磁気二重対要素の数（すなわち、磁気デルタ障壁）を増やすと、スピン偏極が増えることを示している。
【００７９】
[0090]以下のパラグラフでは、スピン偏極のいくつかの理論的導出を与える。２ＤＥＧ内の電子運動は、面内波動ベクトルを表すｋｘおよびｋｙにより、基底状態のフェルミ円で表すことが可能である。電子運動に対するＵおよびＢ障壁の作用を表すハミルトニアンは、次のとおりである。
【数１】
ただし、ｍ＊、ｍ０は、それぞれ電子の有効質量および実質量であり、ｇ＊は有効ランデ因子であり、σ＝＋１（スピンアップ電子）、−１（スピンダウン電子）であり、ｐｘ、ｐｙは、それぞれｘ方向およびｙ方向の電子運動量である。ｙにおける並進対称を考慮すると、電子の波動関数は
【数２】
で与えられる。古典運動では、＋ｐｘを有してＢｚ内を移動する電子は、ローレンツ力を受け、したがって、−ｙに偏向する。したがって、ｚ方向の磁界の中をｘ方向に移動する電子は、運動の方向に運動エネルギーを消費して、横のｙ方向に運動エネルギーを取得する。このシステムは、自由度１のラグランジアン
【数３】
で表すことが可能である（
【数４】
はｙ方向の速度）。ラグランジアンのルジャンドル変換
【数５】
を実行すると、式（１）のハミルトニアンにｐｙ＋ｅＡｙが加わったものが得られる。発明者らの研究では、図１の二重対を、二重対の右端で正味運動利得がゼロになるように設計している。使用可能な全エネルギーＥ−Ｕｅｆｆは、ｋｘが消えていかないことを保証するのに常に十分である。これにより、ゼロＡ二重対の数を増やすことによってＰを増やすことが可能である。計算を簡単にするために、次のように、すべてのパラメータを無次元単位まで小さくする：ｘ→ｌＢｘ、
【数６】
、
【数７】
、ωｃ＝ｅＢ０／ｍ＊。Ｂ０は、何らかの、共通に達成可能な磁界である。
【００８０】
[0091]ハミルトニアンの最初の量子化により、次式が得られる。
【数８】
【００８１】
[0092]一例として、図４の（ａ）および（ｇ）の構成の波動ベクトルは、式（２）から導出される。
【００８２】
[0093]図４の（ａ）で描かれた構成の波動ベクトルは次のとおりである。
【数９】
【００８３】
[0094]図４の（ｇ）で描かれた構成の波動ベクトルは次のとおりである。
【数１０】
【００８４】
[0095]電子波動ベクトルの一般形式は、前述の式から次のように得られる。
【数１１】
【００８５】
[0096]Ｐは、Ｔを用いて式（３）で定義される。
【数１２】
【００８６】
[0097]磁気デルタ障壁における波動関数の振幅および束の連続性のマッチングから、１つの二重対磁気電気障壁の伝送行列成分が得られる。デルタ障壁における束のマッチングは、次のように実行できる。
【数１３】
【００８７】
[0098]１つの二重対磁気電気障壁の伝送行列成分を以下に示す。
【数１４】
ただし、ｋｉ、Ｌ、およびｇは図６に示してある。
【００８８】
[0099]図６は、複数の二重障壁対の基本単位として動作する二重対を概略的に示している。各二重対の領域ＩＩおよびＩＶに電圧が印加される。各二重対の磁気障壁構成は、二重対を通過した後の、領域ＩＶにおける磁気ベクトルポテンシャル（Ａ）の正味変化が常に０であることを保証する。
【００８９】
[00100]前述の伝送行列成分は、図６に概略的に示した二重対磁気電気障壁の全体にわたる波動関数の振幅を表す。
【００９０】
[00101]さらに、透過確率およびフェルミエネルギーを用いてコンダクタンスＧが得られる。
【数１５】
【００９１】
[00102]図７は、本発明の別の実施形態による磁気電気障壁電界効果トランジスタを概略的に示している。図７ａに概略的に描かれた実施形態によれば、磁気電気障壁電界効果トランジスタ７００は、基板７０１、ソース７０２、２ＤＥＧを発生させるように適合されたチャネル領域７０３、およびドレイン７０４を含む。さらに磁気電気障壁電界効果トランジスタ７００は、６個の要素７０６、７０７、７０８、７０９、７１０、および７１１を有するパターン化された媒体を含むゲート７０５を含む。この６という数は例示を目的としたものにすぎず、この実施形態による磁気電気障壁電界効果トランジスタは６個の要素に限定されない。好ましくは、これらの要素は磁気二重対要素としてグループ化される（すなわち、要素の数は４の倍数である）。要素７０６、７０７、７０８、７０９、７１０、および７１１は、チャネル領域７０３に磁界を誘導するように適合され、その磁化方向は、ゲートとチャネル領域との間の界面に平行であって、ソースからドレインに向かう線に垂直（すなわち、電子の移動方向に垂直）な方向である。したがって、磁界は、Ｂｙ場であり、紙の表面を出入りする概略矢印によって概略的に示されている。さらに図７ｂでは、様々な電子エネルギーに対する、透過確率７１２（暗い線）を計算するシミュレーションの結果、および結果として得られるスピン偏極７１３（明るい線）を示しており、このシミュレーション結果は、図５に示したシミュレーションと類似している。
【００９２】
[00103]図８は、本発明の実施形態による磁気電気障壁電界効果トランジスタを概略的に示している。図８ａに概略的に描かれた実施形態によれば、磁気電気障壁電界効果トランジスタ８００は、基板８０１、ソース８０２、２ＤＥＧを発生させるように適合されたチャネル領域８０３、およびドレイン８０４を含む。さらに磁気電気障壁電界効果トランジスタ８００は、６個の要素８０６、８０７、８０８、８０９、８１０、および８１１を有するパターン化された媒体を含むゲート８０５を含む。この６という数は例示を目的としたものにすぎず、この実施形態による磁気電気障壁電界効果トランジスタは６個の要素に限定されない。好ましくは、これらの要素は磁気二重対要素としてグループ化される（すなわち、要素の数は４の倍数である）。要素８０６、８０７、８０８、８０９、８１０、および８１１は、チャネル領域８０３に磁界を誘導するように適合され、その磁化方向は、ゲートとチャネル領域との間の界面に垂直であって、ソースからドレインに向かう線に垂直（すなわち、電子の移動方向に垂直）な方向である。したがって、磁界は、Ｂｚ場であり、左から右、または右から左に向かう概略矢印によって概略的に示されている。
【００９３】
[00104]さらに、図８ｂでは、様々な電子エネルギーＥおよび様々なゲート電圧Ｖに対してスピン偏極Ｐを計算するシミュレーションの結果を三次元プロットで示している。この三次元プロットは、特定の電子エネルギー（たとえば、５Ｅ０および１０Ｅ０（１０Ｅ０はほぼフェルミエネルギー））の場合にスピン偏極Ｐがゲート電圧Ｖにほぼ線形依存することを示している。この、ほぼ線形な部分を、図８では、ブラケット８１２および８１３とマーキングしている。この、ほぼ線形な部分は、Ｅ＝５Ｅ０の場合にはゲート電圧の約２０から３５に延びている（ゲート電圧を表す数は任意単位である）。この、ほぼ線形な部分は、Ｅ＝１０Ｅ０の場合にはゲート電圧の約２０から４５に延びている（ゲート電圧を表す数は任意単位である）。この、ほぼ線形な依存により、電圧の小変化に対する感度が高く、ゲート電圧の増加に対してスピン偏極（この偏極は電圧に変換することが可能）のほぼ線形な増加を呈する増幅器として、磁気電気障壁電界効果トランジスタを用いることが可能である。
【００９４】
[00105]本発明による磁気電気障壁電界効果トランジスタによって実現可能な別のスピントロニクス素子として、不揮発性メモリセルがある。その概略構造を図９に示す。不揮発性メモリセルの磁気電気障壁電界効果トランジスタ９００は、基板９０１、ソース９０２、２ＤＥＧを発生させるように適合されたチャネル領域９０３、およびドレイン９０４を含む。さらに磁気電気障壁電界効果トランジスタ９００は、ゲート９０５を含み、ゲート９０５は、固定磁化をチャネル領域に誘導する第１の要素９０６と、切り換え可能磁界をチャネル領域に誘導する第２の要素９０７とを含む。第１の要素９０６および第２の要素９０７は、磁気二重対要素を構成する。ソースとドレインとの間の線に沿っての第１の要素９０６および第２の要素９０７の長さは同じであることが好ましい。
【００９５】
[00106]図９ａに示されている磁気電気障壁電界効果トランジスタ９００は高抵抗状態にある。一方、図９ｂに示されている磁気電気障壁電界効果トランジスタ９００は低抵抗状態にある。磁気電気障壁電界効果トランジスタ９００は、第２の要素９０７の磁界の方向が反転するように第２の要素９０７を切り替えることによって、それら２つの状態の間で切り替えることが可能である。磁界方向の反転は、図９ａでは左を向いている矢印９０８として概略的に描かれ、図９ｂでは矢印９０８は右を向いている。図９ｃおよび図９ｄでは、様々な電子エネルギーおよび障壁の数（すなわち、磁気二重対要素の数）に対する結果として得られるスピン偏極を示している。図９ｃは、高抵抗状態の場合に図９ａの磁気電気障壁電界効果トランジスタ９００が、電子エネルギー１０Ｅ０（ほぼフェルミエネルギー）に対してスピン偏極を呈することを示している。スピン偏極の値は、障壁の数とともに増える。図９ｄは、低抵抗状態の場合に図９ｂの磁気電気障壁電界効果トランジスタ９００が、ゼロであるスピン偏極を呈することを示している。
【００９６】
[00107]図９で概略的に描かれた不揮発性メモリセルが、チャネル領域を通過する電子のスピン偏極を変化させることに基づくのに対し、図１０で概略的に描かれた不揮発性メモリセルは、透過しきい値型である。
【００９７】
[00108]不揮発性メモリセルの磁気電気障壁電界効果トランジスタ１０００は、基板１００１、ソース１００２、２ＤＥＧを発生させるように適合されたチャネル領域１００３、およびドレイン１００４を含む。さらに磁気電気障壁電界効果トランジスタ１０００は、ゲート１００５を含み、ゲート１００５は、固定磁化をチャネル領域１００３に誘導する第１の要素１００６と、切り換え可能磁界をチャネル領域１００３に誘導する第２の要素１００７と、固定磁化をチャネル領域１００３に誘導する第３の要素１００８と、切り換え可能磁界をチャネル領域１００３に誘導する第４の要素１００９とを含む。さらに、不揮発性メモリセルは、軟磁性下層１０１０を含む。第１の要素１００６、第２の要素１００７、第３の要素１００８、および第４の要素１００９は、磁気二重対要素を構成し、この磁化は垂直型である。すなわち、要素１００６、１００７、１００８、および１００９は、個々の要素のそれぞれのＮ極およびＳ極の間の線がチャネル領域１００３の面にほぼ垂直になるように並べられる。これを、図１０に示した矢印で概略的に示した。
【００９８】
[00109]図１０ａに示した磁気電気障壁電界効果トランジスタ１０００は、低透過しきい値状態または高電流状態、すなわち、第２の要素１００７および第４の要素１００９によって誘導される磁化が、第１の要素１００６および第３の要素１００８によって誘導される磁化に対して逆平行である状態にあり、一方、図１０ｃに示した磁気電気障壁電界効果トランジスタ１０００は、高透過しきい値状態または低電流状態、すなわち、第２の要素１００７および第４の要素１００９によって誘導される磁化が、第１の要素１００６および第３の要素１００８によって誘導される磁化に対して平行である状態にある。磁気電気障壁電界効果トランジスタ１０００は、第２の要素１００７および第４の要素１００７の磁界の方向が反転するように第２の要素１００７および第４の要素１００９を切り替えることによって、それら２つの状態の間で切り替えることが可能である。図１０ｂおよび図１０ｄでは、様々な電子エネルギーおよび障壁の数（すなわち、磁気二重対要素の数）に対する結果として得られる透過確率を示している。図１０ｂは、低透過しきい値状態の場合に図１０ａの磁気電気障壁電界効果トランジスタ１０００が、約１０Ｅ０（ほぼフェルミエネルギー）のしきい値を呈することを示している。このしきい値は、障壁の数にはほとんど依存しない。図１０ｄは、高透過しきい値状態の場合に図１０ｂの磁気電気障壁電界効果トランジスタ１０００が、図１０ｂに比べて格段に高い透過しきい値を呈することを示している。透過しきい値は、障壁の数に強く依存する。
【００９９】
[00110]図１１は、本発明の実施形態によるプログラマブルＡＮＤ／ＮＡＮＤゲートを概略的に示している。ＡＮＤ／ＮＡＮＤゲートの磁気電気障壁電界効果トランジスタ１１００は、基板１１０１、ソース１１０２、２ＤＥＧを発生させるように適合されたチャネル領域１１０３、およびドレイン１１０４を含む。さらに磁気電気障壁電界効果トランジスタ１１００は、ゲート１１０５を含み、ゲート１１０５は、固定磁化をチャネル領域１１０３に誘導する第１の要素１１０６と、切り換え可能磁界をチャネル領域１１０３に誘導する第２の要素１１０７と、固定磁化をチャネル領域１１０３に誘導する第３の要素１１０８と、切り換え可能磁界をチャネル領域１１０３に誘導する第４の要素１００９とを含む。さらに、不揮発性メモリセルは、軟磁性下層１１１０を含む。第１の要素１１０６、第２の要素１１０７、第３の要素１１０８、および第４の要素１１０９は、磁気二重対要素を構成し、この磁化は垂直型である。すなわち、要素１１０６、１１０７、１１０８、および１１０９は、個々の要素のそれぞれのＮ極およびＳ極の間の線がチャネル領域１１０３の面にほぼ垂直になるように並べられる。これを、図１１に示した矢印で概略的に示した。さらに、第２の要素１１０７および第４の要素１１０９にそれぞれ接続される入力１および入力２を概略的に示した。
【０１００】
[00111]入力１および入力２に様々な信号を用いることにより、図１１のＡＮＤ／ＮＡＮＤゲートの様々な状態を実現できる。一例として、入力１および入力２の様々な信号に対して透過しきい値を用いることにより、ＡＮＤゲートを実現することが可能である。たとえば、出力、すなわち、電子のチャネル領域への透過を、入力１および入力２に信号ロー（０）が印加された場合はロー（０）、入力１に信号ローが印加され、入力２に信号ハイ（１）が印加された場合はロー（０）、入力１に信号ハイ（１）が印加され、入力２に信号ロー（０）が印加された場合はロー（０）、および入力１および入力２に信号ハイ（１）が印加された場合はハイ（１）となるように設定することが可能である。したがって、図１１に示した、本発明の実施形態によるプログラマブルＡＮＤ／ＮＡＮＤゲートによって論理ＡＮＤゲートを実現することが可能である。
【０１０１】
[00112]まとめると、本発明の概念の態様は、少なくとも１つの磁気二重対要素を含むゲートを用いて、磁気電気障壁電界効果トランジスタのＨＥＭＴ様チャネル領域に磁気デルタ障壁を誘導することに見られる。磁気二重対要素は、正味ゼロＡ型の垂直磁界を磁気電気障壁電界効果トランジスタのＨＥＭＴ様チャネル領域に誘導する。さらに、磁気電気障壁電界効果トランジスタのゲートに電位が印加される。磁気電気障壁電界効果トランジスタの記載の構造は、ＨＥＭＴ様チャネル領域に注入された、偏極した電子の偏極が増えることを保証する。永久磁石によって誘導された永久Ｂ場の場合でも、様々な磁化構成により、複数の磁気デルタ障壁を初期化および変更することが可能なので、スピン偏極の制御の自由度が存在する。さらに、ゲートの近傍に位置する書き込み線を流れる電流を用いて、ゲートの磁化を変化させることが可能である。
【０１０２】
[00113]本発明およびその利点について詳細に説明してきたが、添付の特許請求の範囲において定義される本発明の趣旨および範囲から逸脱することなく、本明細書に関して様々な変更、置換、および改変が可能であることを理解されたい。
【０１０３】
なお、本出願においては、以下の文献を引用した。
[1] Supriyo Datta, and Biswajit Das, Appl.Phys. Lett. 56 (7), 665 (1989)
[2] Amlan Majumdar, Phys. Rev. B 54, 11911(1996)
[3] Yong Guo, Binglin Gu, and Wenhui Duan,Yu Zhang, Phys. Rev. B 55,9314 (1997)
[4] G. Papp, F. M. Peeters, Appl. Phys.Lett. 78,2184 (2001)
[5] H. Z. Xu and Y. Okada, Appl. Phys.Lett. 79,3119 (2001)
[6] Y. Jiang, Jalil MBA, and T. S. Low, Appl.Phys. Lett. 80, 1673 (2002)
[7] Yong Guo, Jian-Hua Qin, Xn-Yi Chen, andBing-Lin Gu, Semicond. Sci. Technol. 18, 297-299 (2003)
[8] Takaaki Koga, Junsaku Nitta, TatsushiAkazaki, and Hideaki Takayanagi, Phys. Rev. Lett. 89, 046801-1 (2002)
[9] P. R. Hammar, B. R. Bennet, M. J. Yang,and Mark Johnson, Phys. Rev. Lett. 83,203 (1999)
[10] Jun-ichiro Inoue, Gerrit E. W. Bauer,and Laurens W. Molenkamp, Phys. Rev. B 67, 033104(2003)
[11] E. I. Rashba, and Al. L. Efros, Phys.Rev. Lett. 91, 126405 (2003)
[12] Laurens W. Molenkamp, G. Schmidt, andGerrit E. W. Bauer, Phys. Rev. B 64,121202 (R), 2001
[13] John Schliemann, and Daniel Loss,Phys. Rev. B 68, 165311 (2003)
[14] John Schliemann, J. Carlos Egues, andDaniel Loss, Phys. Rev. Lett. 90,146801-1 (2003)
[15] US patent 5,654,566
[16] US patent 6,218,718
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施形態による磁気電気障壁電界効果トランジスタ（スピンＦＥＴ）を概略的な全体レイアウトを示す図である。
【図２】本発明の別の実施形態による磁気二重対要素を詳細に描いた図である。
【図３】本発明のさらなる実施形態による磁気二重対要素を詳細に描いた図である。
【図４】正味ゼロＡ型構成の概略図である。
【図５】本発明の実施形態による磁気電気障壁電界効果トランジスタのゲートの様々な構成についてのシミュレーションの結果を示す図である。
【図６】複数の障壁対の基本単位として動作する二重対を概略的に示す図である。
【図７】本発明の別の実施形態による磁気電気障壁電界効果トランジスタを概略的に示す図である。
【図８】本発明による磁気電気障壁電界効果トランジスタを含む増幅器の概略と、様々な電子エネルギーおよびゲートに印加される様々な電圧に対する結果であるスピン偏極とを示す図である。
【図９】本発明の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ａ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ｂ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ｃ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ｄ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１１】本発明の実施形態によるプログラマブルＡＮＤ／ＮＡＮＤゲートを概略的に示す図である。
【技術分野】
【０００１】
[0001]本発明は、主に電界効果素子に関する。特に、本発明は、磁気電気障壁電界効果トランジスタに関する。
【背景技術】
【０００２】
[0002]スピントロニクス（スピンエレクトロニクス）は、固体物理学における電子スピンの役割、ならびにスピン特性を活用する素子の可能性の研究を意味する。ＤａｔｔａとＤａｓによる、半導体スピントロニクス素子の最も初期の提案の１つが、スピン偏極電界効果トランジスタ（スピンＦＥＴ）［１］に関するものであり、この中では、高移動度チャネルに移動した、スピン偏極した電子を注入および検出するために、ソース端子とドレイン端子とが強磁性材料であった。スピンＦＥＴのコンダクタンスは、チャネル内の電子スピン配向によって変わり、ドレイン端子の磁化に対するゲート電圧で制御することが可能であり、これによってスピンベースモードの動作が行われる。
【０００３】
[0003]スピン偏極電流を強磁性体金属または磁性半導体から半導体に注入することを前提とした、スピントロニクスについての他の初期の試みは、非磁性体金属をスピンアライナとして用いる場合の伝導率の不一致の問題や、磁性半導体を用いる場合のキュリー温度が低い問題に直面している。
【０００４】
[0004]最近の研究［２、３］では、スピン偏極（Ｐ）が、空間的に均質でない、平面に対して垂直な磁気電気障壁の影響下で電流が二次元電子ガス（２ＤＥＧ）平面を横切ることによって達成可能であることが示されている。しかしながら、計算［４、５、６］では、反対称デルタ磁気障壁は偏極を誘導できないことが示されている。その後、Ｙｏｎｇら［７］によって、単一電子ハミルトニアンで表される対称デルタ障壁であれば小さい正味の偏極を誘導できることが示されている。偏極を増やす１つの方法は、そのような対称障壁の数を増やすことであろう。しかしながら、そのような試みは、電子が単一障壁を横切るたびに透過確率（Ｔ）が低下するために、透過確率を下げることにもつながる。これは、電子をｙ方向に偏向させると電子のｘ方向の位置エネルギーまたは運動エネルギーが減り、ｘ方向の残りの運動エネルギーが磁気障壁を突破するのに十分でない可能性があるためである。さらに、多くの障壁が横切られる場合は特に、対称障壁を実現するのが困難である。
【０００５】
[0005]［８］では、Ｒａｓｈｂａスピン軌道相互作用定数の値の探求方法が示されている。［９］では、強磁性体半導体界面でのスピン注入が観察されている。［１０］では、スピン軌道相互作用を用いて無秩序な二次元電子ガスの拡散コンダクタンステンソルを導出する方法が開示されている。［１１］では、量子井戸に印加された時間依存ゲート電圧による擬似二次元電子のスピン操作の理論が編み出されている。［１２］では、Ｒａｓｈｂａ分裂伝導帯の速度演算子を導出する方法が開示されている。［１３］では、二次元電子ガスにおいて、Ｒａｓｈｂａ型およびＤｒｅｓｓｅｌｈａｕｓ型の両方のスピン軌道相互作用の存在が異方性散乱関係およびフェルミコンターにつがなることが開示されている。［１４］では、Ｒａｓｈｂａ型およびＤｒｅｓｓｅｌｈａｕｓ型の両方のスピン軌道相互作用に基づくスピン電界効果トランジスタが提案されている。［１５］では、デジタル情報の不揮発性ストレージのメモリ素子として用いることが可能なハイブリッド磁気スピン注入ＦＥＴ構造が開示されている。［１６］では、半導体のベースとコレクタとの間に磁気的に制御可能な障壁を設けてコレクタへの電荷キャリアの拡散を制御するスピントランジスタが開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
[0006]以上の研究成果にもかかわらず、ゲートに印加される電圧を増やさずに、スピンＦＥＴのチャネル領域に注入される電子のスピン偏極を増やすスピンＦＥＴ、すなわち、電子の偏極が、ゲートに印加される電圧に対して、より高感度であるスピンＦＥＴが有用であろう。
【０００７】
[0007]本発明の対象は、
チャネル領域と、
チャネル領域の一方の側に接続され、チャネル領域に電子を注入するように適合されたソースと、
チャネル領域の反対側に接続され、スピン偏極した電子を検出するように適合されたドレインと、
４つの磁気要素を備える磁気二重対要素を少なくとも１つ備えるゲートとを備える磁気電気電界効果トランジスタであって、各磁気要素がチャネル領域に磁界を誘導するように適合され、各磁気二重対要素の誘導された磁界の合計がほぼゼロになるように制御することが可能であり、ゲートがチャネル領域に電界を誘導するようにさらに適合された磁気電気電界効果トランジスタである。
【０００８】
[0008]説明のために、本発明を、ゲート、ソース、およびドレインを備える磁気電気スピンＦＥＴの形のスピントロニクス素子として実施することが可能である。本発明の他の実施形態として、プログラマブル不揮発性メモリセル、非常に低い電圧で動作可能な電圧増幅器、スピン電流源、プログラマブルスピン論理（たとえば、磁気センサ、アナログデジタル変換器、デコーダおよび／または論理ゲート）などがあり、これらに限定されない。一般的に言えば、本発明は、ゲートされることが可能であって、弾道伝導の発生を可能にする任意のナノ素子（たとえば、高品質半導体ナノワイヤおよびカーボンナノチューブ）の形で実施可能である。スピントロニクス素子は、電流がソースからドレインに流れる際に通り抜ける二次元電子ガス（２ＤＥＧ）を生成するために用いられる高電子移動度トランジスタ（ＨＥＭＴ）のような多層に基づくことが好ましい。ソースは、電流注入装置として機能する。ドレインは、電流受取装置、電流フィルタ、スピン検出装置、または抵抗検出装置として機能する。ゲートは、チャネル領域に磁化を誘導するように適合された材料を備える。ゲートは、磁化を誘導するために、少なくとも１つの磁気二重対要素を備える。すなわち、少なくとも４つの磁気デルタ障壁がチャネル領域に誘導される。スピントロニクス素子のスピン偏極は、磁気障壁と電気障壁との組合せによって制御される。磁気障壁は、ゲート電極の磁化によって生成され、電気障壁は、ゲートに印加された電圧バイアスから発生する。ゲート電圧を変えると、電流のスピン偏極が変化する。
【０００９】
[0009]本発明においては、「磁気要素」という用語は、磁気デルタ障壁を発生させる（たとえば、スピンＦＥＴのチャネル領域に磁気デルタ障壁を誘導する）ことに好適な要素を意味する。そのような磁気要素は、単極書き込みヘッドまたは極（すなわち、磁石（たとえば、永久磁石または電磁石）のＳ極またはＮ極）であることが可能である。この定義によれば、１つの永久磁石は、２つの磁気要素（すなわち、一対の要素）を与えることが可能である。これは、永久磁石がチャネル領域に平行に並べられた場合、すなわち、永久磁石のＮ極とＳ極とをつなぐ線がチャネル領域に平行に並べられた場合に、永久磁石のＳ極およびＮ極がスピンＦＥＴのチャネル領域に磁気デルタ障壁を与えることが可能だからである。したがって、１つの磁気二重対要素が、２対の磁気要素を備え、４つのデルタ障壁を誘導する。
【００１０】
[0010]一実施形態では、誘導された磁界は、ゲートとチャネル領域との間の界面に垂直である。
【００１１】
[0011]本発明の利点の１つは、垂直磁界（垂直方向のＢ場）が存在する場合に、ゲートに印加される電圧バイアスの小変動に対するスピン偏極の感度が高いことである。スピン偏極は、数ミリボルト程度の電圧変化に対して感度が高い。
【００１２】
[0012]各磁気二重対要素によって誘導される磁界はゼロであることが好ましい。
【００１３】
[0013]本発明の実施形態によれば、磁気二重対要素によって誘導される磁気障壁は、いわゆる「正味ゼロＡ型」の磁気障壁である。「正味ゼロＡ型」は、磁気二重対要素によって誘導されるすべての磁気障壁の合計がゼロであることを意味し、「Ａ」は磁気ベクトルポテンシャルである。たとえば、磁気二重対要素が１つの場合、「正味ゼロＡ型」は、それぞれの磁界強度がＢ１、Ｂ２、Ｂ３、およびＢ４であって、磁気二重対要素によってチャネル領域に誘導される４つの磁気デルタ障壁の合計がゼロになること（すなわち、Ｂ１＋Ｂ２＋Ｂ３＋Ｂ４＝０）を意味する（ただし、Ｂ１、Ｂ２、Ｂ３、およびＢ４はｚ方向の磁界である）。
【００１４】
[0014]数値計算によれば、垂直磁界が存在する場合、スピン偏極は、ゲートに印加される電圧バイアスの小変動に対して高感度である。したがって、磁気電気スピンＦＥＴは、スピン偏極電流を発生させ、操作することが可能な低電圧トランジスタである。スピンＦＥＴ内の電流のスピン偏極を、ソース−ドレインチャネルの磁気抵抗の変化に変換することも可能である。この方法により、スピンＦＥＴは、２ＤＥＧ内の電流に対して可変かつ制御可能な抵抗を与えるので、電流増幅器として動作することが可能である。
【００１５】
[0015]本発明の実施形態によれば、二重対要素は、反対称または対称である場構成を有するように設計される。反対称の場合は、非ゼロ偏極を発生させるためにスピンＦＥＴにゲート電圧が印加され、対称の場合は、ゲート電圧を印加しなくても非ゼロ偏極が達成される。しかしながら、いずれの場合も、二重対要素は、Ａｙ（ｘ）にゼロ正味変化を有する場構成を有するように設計される。このように、二重対を用いることにより、透過しきい値をより高い電子エネルギーにシフトすることなく、注入される電子の偏極を増やすことが可能である。
【００１６】
[0016]本発明による磁気電気障壁電界効果トランジスタの別の利点は、より高い磁界を用いることによってスピン偏極を増やすことが可能なことである。スピン偏極の利得特性は、他の独立パラメータ（たとえば、ゲート材料の飽和磁化、および／または磁気二重対によって誘導される異なる磁気障壁の磁化配列）によって制御可能である。これらのパラメータは、磁気電気障壁電界効果トランジスタのセットアップからは独立しているので、磁気電気障壁電界効果トランジスタの使用にはさらなる自由度を与えられる。
【００１７】
[0017]本発明によるスピンＦＥＴを用いて、高度に偏極したスピン電流を発生させ、それを操作することが可能であり、したがって、本発明によるスピンＦＥＴは、スピン論理素子および回路の重要な要素であることが可能である。たとえば、２ＤＥＧからのスピン偏極電流は、他のスピンＦＥＴのゲート電極に供給された場合には、それらのスピンＦＥＴに対する入力信号として動作することが可能である。
【００１８】
[0018]本発明によるスピンＦＥＴはさらに、それ自体で、および／またはメモリ素子内で不揮発性メモリとして使用可能である。これは、スピンＦＥＴが発生させるスピン偏極電流を用いてメモリ素子の磁化を切り替えることが可能なためである。
【００１９】
[0019]さらに、本発明のスピンＦＥＴは、高い歳差周波数（３０ＧＨｚから１００ＧＨｚのオーダー）で動作可能であり、したがって、高い周波数の信号とともに動作することが可能である。
【００２０】
[0020]本発明のスピンＦＥＴの一実施形態では、ゲートは、複数の磁気二重対要素を備える。複数の磁気二重対要素を用いると、チャネル領域を通過する電子の偏極が増える。すべての個々の磁気二重対要素が、電子の正味偏極を増やす。複数の磁気二重対要素を用いる場合は、個々の磁気二重対要素のそれぞれが、正味ゼロＡ型である。基本的に、結果として得られる偏極が、磁気電気電界効果トランジスタのドレイン領域によって検出されるだけの十分な高さである限り、任意の好適な数の磁気二重対を用いることが可能である。たとえば、そのような偏極は、２個、４個、６個、８個、１０個、またはそれ以上の磁気二重対によって達成可能である。上限は、本発明のスピンＦＥＴの、所望の感度および／または所望のサイズに応じて選択される。したがって、１０個、１５個、２０個、２５個、または２７個のように多数の磁気二重対もスピンＦＥＴで使用可能である。
【００２１】
[0021]別の実施形態では、ソースは、非磁性体、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含むか、それで構成される。これらの材料を用いることにより、偏極した電子でも偏極していない電子でもチャネル領域に注入することが可能であり、それらの偏極を、ゲートの磁気二重対要素によって増やすことが可能である。
【００２２】
[0022]別の実施形態では、ドレインは、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含むか、それで構成される。これらの材料は、チャネル領域（すなわち、高移動度チャネル）に移動した、スピン偏極した電子を検出するのに好適である。したがって、ドレインは、電流受取装置、電流フィルタ、スピン検出装置、または抵抗検出装置として機能することが可能である。
【００２３】
[0023]さらなる実施形態では、チャネル領域は、ｎ＋ドープアルミニウムガリウムヒ素からなる第１の層と、アルミニウムガリウムヒ素からなる第２の層と、ガリウムヒ素からなる第３の層とを含む。チャネル領域としてこれらの材料の副層をそのように組み合わせることは、磁気電気電界効果トランジスタのチャネル領域に二次元電子ガス（２ＤＥＧ）を発生させるのに好適である。
【００２４】
[0024]本発明のスピンＦＥＴのさらに別の実施形態では、ゲートは、強磁性材料を含む。強磁性材料は、チャネル領域に垂直磁界を誘導するのに好適である。したがって、これらの材料は、本発明による磁気二重対要素の材料として用いられることが好ましい。本出願において使用可能な強磁性材料として、たとえば、鉄、コバルト、ニッケル、またはそのような元素を含む合金がある。一実施形態では、強磁性材料は、コバルトクロム白金および／または鉄白金および／または鉄コバルトおよび／またはコバルト白金などのような対応合金（またはそのような合金の混合物）であることが好ましい。これらの合金のような材料は、高度に磁化されることに好適であり、したがって、チャネル領域に高磁界を誘導するのに好適である。したがって、チャネル領域を通過する電子の偏極を容易に増やすことが可能である。
【００２５】
[0025]前述の説明によれば、本発明のスピンＦＥＴのいくつかの実施形態において、ゲートは、少なくとも１０個の磁気二重対要素を含む。他の実施形態では、磁気二重対要素は、極がチャネル領域にほぼ平行に並べられている磁石によって形成される。磁気二重対要素をチャネル領域に平行に並べて用いることは、磁気二重対要素のフリンジ場がほぼ垂直な磁界をチャネル領域に誘導することを保証するための好適な方法の１つである。そのような実施形態では、ほぼ平行に並んでいることは、各磁石のＮ磁極とＳ磁極との間の線がチャネル領域の方向にほぼ平行であることを意味する。そのような並びの場合、磁石に用いる強磁性材料は、鉄、コバルト、ニッケル、またはそのような元素の合金であることが好ましい。そのような並びによる例示的方法では、各磁石が２つの磁気デルタ障壁をチャネル領域に誘導することが保証される。したがって、磁気二重対要素を２つの磁石で実現することが可能である。そのような並びでは、各極、すなわち、各極の各Ｎ極および各Ｓ極は、１つの磁気デルタ障壁を誘導する。そのような並びを用いることによって、各磁気二重対の正味ゼロＡ型を容易な方法で保証することも可能である。これは、各磁石が磁気デルタ障壁の正味ゼロＡ型対を誘導することが、自動的に保証されるからである。１つの磁気二重対要素を形成している２つの磁石の磁化強度が異なる場合は、非対称磁界が発生し、これが、チャネル領域を通過する電子の正味偏極につながる。そのような並びでは、１つの磁気二重対要素が３つの磁石を含むことも可能である。
【００２６】
[0026]別の実施形態では、磁気二重対要素は、極がチャネル領域にほぼ垂直に並べられている磁石によって形成される。磁気二重対要素をチャネル領域に垂直に並べて用いることは、磁気二重対要素の場が垂直磁界をチャネル領域に誘導することを保証するための好ましい方法である。この実施形態では、ほぼ垂直に並んでいることは、各磁石のＮ磁極とＳ磁極との間の線がチャネル領域の方向にほぼ垂直であることを意味する。そのような並びでは、強磁性材料は、コバルトクロム白金および／または鉄白金および／または鉄コバルトおよび／またはコバルト白金などのような合金（またはそのような合金の混合物）であることが好ましい。このような並びによる例示的方法では、各磁石が１つの磁気デルタ障壁をチャネル領域に誘導することが保証される。したがって、磁気二重対要素を４つの磁石で実現することが可能である。そのような並びでは、各磁石（すなわち、各磁石のＮ極またはＳ極）が１つの磁気デルタ障壁を誘導する。そのような並びを用いることにより、磁化強度が同じである磁石の対を用いて正味ゼロＡ型を保証することが可能である。そのような並びでは、強度の異なる磁気デルタ障壁を誘導する磁気二重対要素を容易に発生させることが可能である。これは、各磁気二重対要素の個々の磁気デルタ障壁のそれぞれの強度を、４つの個々の磁石によって独立に設定することが可能だからである。
【００２７】
[0027]さらに別の実施形態では、ゲートは、単極書き込みヘッドを含み、これらの単極書き込みヘッドは、磁気二重対要素によってチャネル領域に誘導された垂直磁界に作用するように適合されている。単極書き込みヘッドは、ゲート電極の磁化を変化させることが可能であるようにゲート電極に垂直磁界を書き込むために用いられることが好ましい。
【００２８】
[0028]単極書き込みヘッドは、コンピュータ分野では知られている素子であり、たとえば、磁気ディスクドライブに用いられている。単極書き込みヘッドを使用することは、ほぼ垂直に並べた磁石を使用する実施形態と類似している。単極書き込みヘッドを使用することは、個々の磁気デルタ障壁のそれぞれの強度を変化させることが可能であり、したがって、スピン偏極をより細かく制御することが可能になるという、さらなる利点をもたらす。
【００２９】
[0029]好ましい実施形態では、磁気電気電界効果トランジスタは、ゲートの反対側のチャネル領域の下に軟磁性材料の層をさらに含む。
【００３０】
[0030]チャネルの下に軟磁性下層を用いることは、チャネル領域に誘導される垂直磁界の強度を高め、さらに、磁気二重対要素によって誘導される磁界の配向を高める。これは特に、極がチャネル領域にほぼ垂直に並ぶ磁石によって磁気二重対要素が形成される実施形態に当てはまる。したがって、各磁気二重対によって誘導される正味偏極が増えることにつながり、したがって、チャネル領域を通過する電子の偏極が増える。軟磁性下層は、磁界Ｂｚを強めることと、磁界Ｂｚの配向を高めることのために用いられる。すなわち、軟磁性下層は、必要に応じて、ゲートの磁気部分からのＢ場線が、２ＤＥＧを通り抜ける際に垂直な進路を維持することを保証する。軟磁性下層として好適な材料としては、鉄コバルトボロン、コバルトジルコニウムニオブ、鉄アルミニウム窒素、ニッケル鉄様パーマロイ（Ｎｉ０．８Ｆｅ０．２）またはＮｉ０．４５Ｆｅ０．５５などがあり、これらに限定されない。
【００３１】
[0031]チャネル領域は、ＨＥＭＴ様チャネル領域であることが好ましい。高電子移動度トランジスタ（ＨＥＭＴ）のチャネル領域に類似したチャネル領域を用いることは、チャネル領域の二次元電子ガスを発生させる効率的な方法である。
【００３２】
[0032]さらに別の実施形態では、第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係を有する。
｜Ｂ２｜＝｜Ｂ３｜、｜Ｂ１｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ２｜
【００３３】
[0033]個々の磁気二重対要素によって誘導される４つの磁気デルタ障壁の強度のそのような関係を用いることにより、チャネル領域に誘導される垂直磁界を誘導することが正味ゼロＡ型であることが保証され、それによって、チャネルを通過する電子の正味偏極が各磁気二重対要素によって発生することが保証される。Ｂ１、Ｂ２、Ｂ３、およびＢ４はすべて、ｚ方向（チャネル領域に垂直な方向）で測定される。
【００３４】
[0034]代替実施形態では、第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係を有する。
｜Ｂ１｜＝｜Ｂ２｜、｜Ｂ３｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ３｜
【００３５】
[0035]個々の磁気二重対要素によって誘導される４つの磁気デルタ障壁の強度のそのような関係を用いることにより、チャネル領域に誘導される垂直磁界を誘導することが正味ゼロＡ型であることが保証され、それによって、チャネルを通過する電子の正味偏極が各磁気二重対要素によって発生することが保証される。Ｂ１、Ｂ２、Ｂ３、およびＢ４はすべて、ｚ方向（チャネル領域に垂直な方向）で測定される。
【００３６】
[0036]別の代替実施形態では、第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係を有する。
｜Ｂ１｜＝｜Ｂ２｜＝｜Ｂ３｜＝｜Ｂ４｜
【００３７】
[0037]ゲートは、パターン化された層を含むことが好ましい。すなわち、ゲートは、パターン化された媒体で作られることが好ましい。このパターン化された媒体は、高いアスペクト比（たとえば、ｘ方向の長さがｚ方向の長さに比べて短いために、磁化が垂直方向に並びやすいアスペクト比）で作られることが可能な、パターン化された要素を含む。
【００３８】
[0038]別の実施形態では、誘導される磁界が、ゲートとチャネル領域との間の界面に平行であり、ソースからドレインに向かう線に垂直である。
【００３９】
[0039]本発明による磁気電気電界効果トランジスタは、増幅器またはメモリチップのかたちで実装可能である。
【００４０】
[0040]本発明による磁気電気電界効果トランジスタを含む増幅器は、小さな電圧変化に対して感度が高く、ゲート電圧に対してスピン偏極をリニアに変化させる。偏極は電圧に変換することが可能である。さらに、リニアな増加は、フェルミエネルギーのまわりに発生する。
【００４１】
[0041]まとめると、本発明の概念の態様は、少なくとも１つの磁気二重対要素を含むゲートを用いて、磁気電気障壁電界効果トランジスタの（好ましくはＨＥＭＴ様）チャネル領域に磁気デルタ障壁を誘導することに見られる。好ましくは、磁気二重対要素は、正味ゼロＡ型の垂直磁界を磁気電気障壁電界効果トランジスタのチャネル領域に誘導し、この垂直磁界は、好ましくは、極がチャネル領域の平面にほぼ垂直に並べられた磁石によって誘導され、それによって、チャネル領域の平面に垂直な磁場Ｂ２がチャネル領域に誘導される。さらに、磁気電気障壁電界効果トランジスタのゲートに電位が印加される。磁気電気障壁電界効果トランジスタの記載の構造は、チャネル領域に注入された、偏極した電子の偏極が増えることを保証する。永久磁石によって誘導される永久Ｂ場の場合でも、スピン偏極の、制御可能な柔軟性のレベルが存在する。これは、磁気電気障壁電界効果トランジスタの、一種の別々のゲートと見られる複数の磁気デルタ障壁を、別々の磁化構成で初期化することが可能なためである。
【００４２】
[0042]ある磁気二重対要素と次の磁気二重対要素との間に、非磁性磁気領域を配置することが好ましい。非磁性金属領域の機能は、ゲート電圧印加のための接点を与え、磁気二重対要素同士を互いに隔てるスペーサとして動作することである。磁気領域は、垂直場が、良好に隔てられた２つの方形障壁の理想特性に近づくことが可能なように、互いに隔てられなければならない。代替として、非磁性でない領域を、ある磁気二重対要素と次の磁気二重対要素との間に配置し、ゲート電圧を磁気二重対要素の磁性材料に印加する。磁界Ｂｚを強めることと、磁界Ｂｚの配向を高めることのために軟磁性下層を用いる。すなわち、軟磁性下層は、ゲートの磁気部分からのＢ場線が、２ＤＥＧを通り抜ける際に垂直な進路を維持することを保証する。
【００４３】
[0043]磁気デルタ障壁全体にわたる波動関数の振幅および束の連続性の要件次第で、スピンアップ電子およびスピンダウン電子の透過確率が異なり、したがって、キャリア（たとえば、電子）の２ＤＥＧ内での正味スピン偏極が結果として得られる。本発明は、従来のスピンＦＥＴより低いゲート電圧でスピン偏極を増やすことが可能なスピンＦＥＴを提供する。好ましくは、ソースは、ｘ方向、すなわち、チャネル領域の方向に偏極した電子を注入し、ドレインは、ｚ方向、すなわち、誘導された磁界の方向に偏極した電子を検出するように適合される。各磁気二重対要素の磁石は、永久磁石、単極書き込みヘッド、電磁石、および／またはこれらの組合せによって実現可能である。
【００４４】
[0044]以下では、限定ではない実施形態および図面を参照しながら、本発明を詳細に説明する。
【発明を実施するための最良の形態】
【００４５】
[0056]図１は、本発明による磁気電気障壁電界効果トランジスタ１００（スピンＦＥＴ）の全体的なレイアウトを概略的に示す図である。スピンＦＥＴ １００は、ガリウムヒ素（ＧａＡｓ）または別の好適な半導体材料（シリコンなど）からなる基板１０１を含む。ソース１０２、（高電子移動度トランジスタ（ＨＥＭＴ）様チャネル領域を形成する）ＨＥＭＴ様多層１０３、およびドレイン１０４が、基板１０１上に配置されている。
【００４６】
[0057]ソース１０２は、スピン偏極キャリア（すなわち、電子）を、ＨＥＭＴ様チャネル領域１０３に注入するように適合されている。ソースは、非磁性材料、強磁性材料、半金属、または磁気半導体から作られ、ｘ方向に磁化される。ｘ方向は、スピンＦＥＴのソース１０２からドレイン１０４に向かう方向である。ドレインは、強磁性材料、半金属、または磁気半導体、またはこれらの組合せから作られる。さらに、ドレインは、スピン偏極した電子を検出するように適合され、特に、ｚ方向に偏極した電子を検出するように適合される。ｚ方向は、二次元電子ガス（２ＤＥＧ）の二次元空間が配置される平面に垂直な方向である。
【００４７】
[0058]ＨＥＭＴ様チャネル領域１０３は、２ＤＥＧを生成し、３つの副層を含む。第１の副層１０５は、基板１０１上に配置される副層であって、ガリウムヒ素（ＧａＡｓ）からなり、バッファ層として動作する。第２の副層１０６は、第１の副層１０６の上に配置される副層であって、アルミニウムガリウムヒ素（ＡｌＧａＡｓ）からなり、スペーサ層として動作する。第３の副層１０７は、ｎ＋ドープアルミニウムガリウムヒ素（ｎ＋ＡｌＧａＡｓ）からなり、第２の副層１０６の上に配置される。第３の副層１０７は、ドナー層として動作する。ＨＥＭＴ様チャネル領域の場合、ゲート絶縁層は不要である。これは、ＡｌＧａＡｓ−ＧａＡｓの場所に存在するバンドの曲がりが、横断方向（すなわち、ＨＥＭＴ様チャネル領域に垂直な方向）に電流が流れるのを妨げる静電障壁を発生させるからである。
【００４８】
[0059]さらに、スピンＦＥＴは、ゲート１０８を含む。ゲート１０８は、磁気二重対要素を含み、第３の副層１０７の上に配置される。好ましい実施形態では、磁気二重対要素の数は１０である。図１を明瞭にするために、２つの磁気二重対要素１０９および１１０のみを示した。各磁気二重対要素は、コバルトクロム白金および／または鉄白金の２つの永久磁石によって実現される。他の好適な材料として、鉄コバルトおよび／またはコバルトパラジウムなどがある。各永久磁石は、永久磁石の磁化が、ｘ方向にほぼ垂直であり、したがって、スピンＦＥＴのｚ方向の磁界（Ｂｚ）（すなわち、２ＤＥＧに垂直な磁界）を誘導するように磁化される。別の実施形態では、永久磁石の磁化は、ｘ方向にほぼ平行であり、したがって、スピンＦＥＴのｚ方向のフリンジ磁界（Ｂｚ）（すなわち、２ＤＥＧに垂直な磁界）を誘導する。ほぼ平行な、磁化された永久磁石を有する、本実施形態による磁気二重対要素のより詳細な図を図２に示す。図１に示すように、ある磁気二重対要素と次の磁気二重対要素との間に非磁性金属要素１１１を配置することが好ましい。非磁性金属要素の機能は、ゲート電圧印加のための接点を与え、磁気領域同士を互いに隔てるスペーサとして動作することである。磁気領域は、垂直場が、良好に隔てられた２つの方形障壁の理想特性に近づくことが可能なように、互いに隔てられなければならない。
【００４９】
[0060]さらに、スピンＦＥＴ １００は、軟磁性下層１１２を含む。軟磁性下層１１２は、基板１０１に埋め込まれ、ゲート１０８と対向して配置される。軟磁性下層は、磁界Ｂｚを強めることと、磁界Ｂｚの配向を高めることのために用いられる。すなわち、軟磁性下層は、ゲートの磁気部分からのＢ場線が、２ＤＥＧを通り抜ける際に垂直な進路を維持することを保証する。軟磁性下層として好適な材料としては、鉄コバルトボロン、コバルトジルコニウムニオブ、鉄アルミニウム窒素、ニッケル鉄様パーマロイ（Ｎｉ０．８Ｆｅ０．２）またはＮｉ０．４５Ｆｅ０．５５などがあり、これらに限定されない。軟磁性下層を用いることは、永久磁石の磁化が、ｘ方向にほぼ垂直であり、したがって、スピンＦＥＴのｚ方向の磁界（Ｂｚ）（すなわち、２ＤＥＧに垂直な磁界）を誘導する実施形態において特に有利である。さらに、２ＤＥＧ内のＤｒｅｓｓｅＩｈａｕｓ＆Ｒａｓｈｂａスピン相互作用は、面内軸のまわりでスピン歳差運動をする際の振動の形で、ｘ−ｙ平面内およびｚ方向のスピンについてのみ検出可能であることに注意されたい。
【００５０】
[0061]説明のために、磁気二重対要素によって誘導される磁界Ｂｚを、図１で概略的に描かれたスピンＦＥＴのいくつかの例示的寸法とともに、図１に示している。図１にさらに描かれたいくつかの寸法は次のとおりである。
ｔ＝２００ｎｍ（ｔは、磁性膜として形成される、磁気二重対要素の厚さである）
ｈ＝６０ｎｍ（ｈは、磁性膜（すなわち、ゲートの底部）からの２ＤＥＧの距離である）
Ｄｓｄ＝５００ｎｍ（Ｄｓｄは、ソースとドレインとの間の距離である）
ｗ＝１５０ｎｍ（ｗは、各磁気ストリップ（すなわち、各磁気二重対要素）の幅である）
【００５１】
[0062]３つの副層の厚みの合計は、５０ｎｍから１００ｎｍの範囲である。好ましくは、第１の副層１０５の厚さが３０ｎｍであり、第２の副層１０６の厚さが５ｎｍであり、第３の副層の厚さが２０ｎｍである。軟磁性下層の長さは約４４０ｎｍであり、これは、約１０ｍＴの磁界Ｂ０に対応する。さらに、図５に結果が描かれているシミュレーションのために、磁気二重対要素に対して８００ｃｍ−３の飽和磁化が選択されている。
【００５２】
[0063]磁気電気電界効果トランジスタの多層構造の別の可能な構造として、厚さ４０ｎｍのｎ＋ドープインジウムガリウムヒ素キャップ層、厚さ３０ｎｍのｎ＋ドープインジウムアルミニウムヒ素キャリア供給層、厚さ３．５ｎｍの非ドープインジウムアルミニウムヒ素スペーサ供給層、厚さ２．５ｎｍの非ドープインジウムガリウムヒ素チャネル層、厚さ４ｎｍの非ドープインジウムヒ素挿入層、およびインジウムリン基板上の厚さ約５００ｎｍの非ドープインジウムガリウムヒ素バッファ層がある。キャリア供給層およびキャップ層の場合の好適なドープは、４×１０１８／ｃｍ３の範囲であり、ドープにはシリコンを用いる。多層構造の適切な成長温度は約３００℃である。
【００５３】
[0064]磁気電気電界効果トランジスタの多層構造の可能な反転構造として、厚さ１０ｎｍのｎ＋ドープインジウムガリウムヒ素キャップ層、厚さ２０ｎｍの非ドープインジウムアルミニウムヒ素ゲートショットキー層、厚さ１３．５ｎｍの非ドープインジウムガリウムヒ素チャネル層、厚さ４ｎｍの非ドープインジウムヒ素挿入層、厚さ２．５ｎｍの非ドープインジウムガリウムヒ素チャネル層、厚さ約６ｎｍの非ドープインジウムアルミニウムヒ素スペーサ層、厚さ７ｎｍのｎ＋ドープインジウムアルミニウムヒ素キャリア供給層、およびインジウムリン基板上の厚さ約２００ｎｍの非ドープインジウムアルミニウムヒ素バッファ層がある。キャリア供給層およびキャップ層の場合の好適なドープは、４×１０１８／ｃｍ３の範囲であり、ドープにはシリコンを用いる。多層構造の適切な成長温度は約３００℃である。
【００５４】
[0065]前述の寸法および数はすべて例示のみを目的としたものであり、限定と理解されてはならない。本発明による磁気電気電界効果トランジスタにおけるパラメータの代表的な値は、おおよそ次のとおりである。
キャリア移動度：１．５×１０４ｃｍ２／Ｖｓ（３００Ｋ）および１．１１×１０５ｃｍ２／Ｖｓ（１０Ｋ）
キャリア濃度：２．３×１０１２ｃｍ２（３００Ｋおよび１０Ｋ）
ランデ因子｜ｇ｜：３．８
ゲート長：０．５μｍ（３００Ｋ）、しきい値電圧：−１Ｖ、
最大外因性相互コンダクタンス（３００Ｋ）：７００ｍＳ／ｍｍ
【００５５】
[0066]図１はさらに、例示的素子のｘ軸に沿ってシミュレートされた磁界（Ｂｚ）特性を示している。Ｂ場のピークは約１１ｍＴであり、２つのピークの間の間隔は２４０ｎｍである。しかしながら、Ｂ場が１０ｍＴ、間隔が３５０ｎｍの場合について理論的計算が行われている。今日のリソグラフィ設備では、５００ｎｍのゲート長が製造可能である（ゲート長は、ソースからドレインまでの距離に等しい）。
【００５６】
[0067]図２は、本発明の実施形態による磁気二重対要素を詳細に描いた図である。図２は、概略的なＨＥＭＴ様チャネル領域２００を示している。ＨＥＭＴ様チャネル領域は、２ＤＥＧを発生させる。ＨＥＭＴ様チャネル領域２００の上に、１つの磁気二重対要素２０１が示されている。磁気二重対要素２０１は、第１の強磁性領域２０２（たとえば、第１の永久磁石）と、第２の強磁性領域２０３（たとえば、第２の永久磁石）とを含む。第１の強磁性領域２０２と第２の強磁性領域２０３との間に、非磁性金属領域２０４を配置することが好ましい。さらに、２つの強磁性領域のそれぞれは、第１の電圧源２０５および第２の電圧源２０６として概略的に描かれた電圧源に接続されている。図２では、ｘ軸は左から右である。
【００５７】
[0068]第１の磁性領域２０２の磁化方向は、矢印２０７で概略的に示され、ｘ軸に平行である。一方、第２の磁性領域２０３の磁化方向は、矢印２０８で概略的に示され、ｘ軸に逆平行である。さらに、磁性領域のフリンジ場が描かれており、フリンジ場は垂直磁界を２ＤＥＧに誘導する。図２に示すように強磁性領域を配置することにより、磁気二重対要素の正味ゼロＡ型構成が達成されることが自動的に保証される。
【００５８】
[0069]図２ではさらに、磁気ベクトルポテンシャルＡの強度を概略的に示している。第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の強磁性領域２０２の左端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第１の強磁性領域２０２の右端によって実現される第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域２０３の左端によって実現される第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域２０３の右端によって実現される第４の磁気デルタ障壁において増える。
【００５９】
[0070]さらに、図２には電位Ｕの値が描かれている。電位Ｕは、電圧源２０５および２０６によって誘導される。第１の定義域Ｉでは、電位Ｕはゼロである。第２の定義域ＩＩでは、電位Ｕは、ゼロより高い値を有する。ただし、「ゼロより高い」とは、電位Ｕがゼロでないこと、すなわち、ゼロでない正の値または負の値を有することを意味する。電位Ｕの値は、第１の強磁性領域２０２の左端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、電位Ｕはゼロである。電位Ｕの値は、第１の強磁性領域２０２の右端によって実現される第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、電位Ｕは、ゼロより高い値を有する。電位Ｕの値は、第２の強磁性領域２０３の左端によって実現される第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、電位Ｕはゼロである。電位Ｕの値は、第２の強磁性領域２０３の右端によって実現される第４の磁気デルタ障壁において減る。
【００６０】
[0071]第２の定義域ＩＩおよび第４の定義域ＩＶのｘ方向の長さはＬであり、第３の定義域ＩＩＩのｘ方向の長さはｇである。
【００６１】
[0072]図３は、本発明の別の実施形態による磁気二重対要素を詳細に描いた図である。図３は、概略的なＨＥＭＴ様チャネル領域３００を示している。ＨＥＭＴ様チャネル領域は、２ＤＥＧを発生させる。ＨＥＭＴ様チャネル領域３００の上に、１つの磁気二重対要素３０１が示されている。磁気二重対要素３０１は、第１の強磁性領域３０２（たとえば、第１の永久磁石の一部）と、第２の強磁性領域３０３（たとえば、第２の永久磁石）と、第３の強磁性領域３０４（たとえば、第３の永久磁石の一部）とを含む。好ましくは、第１の強磁性領域３０２と第２の強磁性領域３０３との間に第１の非磁性金属領域３０５を配置し、第２の強磁性領域３０３と第３の強磁性領域３０４との間に第２の非磁性金属領域３０６を配置する。さらに、２つの非磁性領域のそれぞれは、第１の電圧源３０７および第２の電圧源３０８として概略的に描かれた電圧源に接続されている。図３では、ｘ軸は左から右である。
【００６２】
[0073]第１の強磁性領域３０２および第３の強磁性領域３０４の磁化方向は、それぞれ、矢印３０９および矢印３１０で概略的に示され、ｘ軸に対して逆平行である。一方、第２の磁性領域３０３の磁化方向は、矢印３１１で概略的に示され、ｘ軸に対して平行である。さらに、磁性領域のフリンジ場が描かれており、フリンジ場は垂直磁界を２ＤＥＧに誘導する。図３のように強磁性領域を配置する場合、磁気二重対要素の正味ゼロＡ型構成を達成するためには、第１の強磁性領域３０２および第３の強磁性領域３０４によって誘導される磁界の絶対値が等しいことを保証しなければならない。代替として、極がチャネル領域にほぼ垂直に並べられている磁石によって磁気二重対要素を形成して、垂直磁界をより直接に、２ＤＥＧに誘導することが可能である。
【００６３】
[0074]さらに図３でも、磁気ベクトルポテンシャルＡの強度を概略的に示している。第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の強磁性領域３０２の右端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より高い値まで増える。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域３０２の左端によって実現される第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩと同じ値を有する。磁気ベクトルポテンシャルＡの値は、第２の強磁性領域３０３の右端によって実現される第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第３の強磁性領域３０４の左端によって実現される第４の磁気デルタ障壁において減る。
【００６４】
[0075]さらに、図３には電位Ｕの値が描かれている。電位Ｕは、電圧源３０７および３０８によって誘導される。第１の定義域Ｉでは、電位Ｕはゼロである。第２の定義域ＩＩでは、電位Ｕは、ゼロより高いか低い値を有する。電位Ｕの値は、第１の非磁性領域３０５の左端によって実現される第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、電位Ｕはゼロである。電位Ｕの値は、第１の非磁性領域３０５の右端によって実現される第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、電位Ｕは、ゼロより高いか低い値を有する。電位Ｕの値は、第２の非磁性領域３０６の左端によって実現される第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、電位Ｕはゼロである。電位Ｕの値は、第２の非磁性領域３０６の右端によって実現される第４の磁気デルタ障壁において減る。
【００６５】
[0076]第２の定義域ＩＩおよび第４の定義域ＩＶのｘ方向の長さはＬであり、第３の定義域ＩＩＩのｘ方向の長さはｇである。
【００６６】
[0077]図４では、磁気デルタ障壁のいくつかの構成を概略的に示している。図４の（ａ）〜（ｆ（では、磁気ベクトルポテンシャルＡの強度を、様々な正味ゼロＡ型構成について概略的に示している。本発明によるスピンＦＥＴでは、これらすべての構成を用いることが可能である。図４の（ａ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より高い値まで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩと同じ値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において減る。図示した正味ゼロＡ型構成は、図３に描かれた構成と同じである。
【００６７】
[0078]図４の（ｂ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで減る。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。図示した正味ゼロＡ型構成は、図２に描かれた構成と同じである。
【００６８】
[0079]図４の（ｃ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において減る。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において減る。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。図示した正味ゼロＡ型構成は、図２に描かれた構成と類似している。図４の（ｃ）に示した構成は、図２に示した構成の、強磁性領域２０２の磁化方向を示す矢印２０７を反転させた構成によって達成されるであろう。
【００６９】
[0080]図４の（ｄ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において減る。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より低い値まで減る。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩと同じ値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。図示した正味ゼロＡ型構成は、図３に描かれた構成と類似している。図４の（ｄ）に示した構成は、図３に示した構成の、強磁性領域３０２、３０３、および３０４の磁化方向を示す矢印３０９、３１０、および３１１を反転させた構成によって達成されるであろう。
【００７０】
[0081]図４の（ｅ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより低い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において減る。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において減る。図示した正味ゼロＡ型構成は、図２に描かれた構成と類似している。図４の（ｅ）に示した構成は、図２に示した構成の、強磁性領域２０２および２０３の磁化方向を示す矢印２０７および２０８を反転させた構成によって達成されるであろう。
【００７１】
[0082]図４の（ｆ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡはゼロまで減る。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において減る。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡはゼロである。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において減る。図示した正味ゼロＡ型構成は、図２に描かれた構成と類似している。図４の（ｆ）に示した構成は、図２に示した構成の、強磁性領域２０３の磁化方向を示す矢印２０８を反転させた構成によって達成されるであろう。
【００７２】
[0083]例として、図４の（ｇ）では、正味ゼロＡ型を有しない構成の磁気ベクトルポテンシャルＡを示している。したがって、図４の（ｇ）に示した構成は、本発明によるスピンＦＥＴにおいてはあまり好適ではない。それは、図４の（ｇ）に示した例に従う複数の磁気二重対要素を用いることが、透過確率が低くなることにつながるためである。図４の（ｇ）の第１の定義域Ｉでは、磁気ベクトルポテンシャルＡはゼロである。第２の定義域ＩＩでは、磁気ベクトルポテンシャルＡは、ゼロより高い値を有する。磁気ベクトルポテンシャルＡの値は、第１の磁気デルタ障壁において増える。第３の定義域ＩＩＩでは、磁気ベクトルポテンシャルＡは、第２の定義域ＩＩでの値より高い値まで増える。磁気ベクトルポテンシャルＡの値は、第２の磁気デルタ障壁において増える。第４の定義域ＩＶでは、磁気ベクトルポテンシャルＡは、第３の定義域ＩＩＩでの値より高い値を有する。磁気ベクトルポテンシャルＡの値は、第３の磁気デルタ障壁において増える。第５の定義域Ｖでは、磁気ベクトルポテンシャルＡは、第４の定義域ＩＶでの値より高い。磁気ベクトルポテンシャルＡの値は、第４の磁気デルタ障壁において増える。そのような構成は、透過確率が低下することにつながる。それは、磁気デルタ障壁を横切るごとに磁気ベクトルポテンシャルＡが増え、それが、スピンＦＥＴのチャネルを通過する電子の偏向につながり、それによって電子のｘ方向の運動エネルギーが減るからである。
【００７３】
[0084]本発明によるスピンＦＥＴのチャネル領域を通る電子の正味スピン偏極を発生させるために、図４の（ａ）〜（ｇ）で示したすべての磁気特性を用いることが可能である。図示した構成のいくつかは、電位を印加することが必要である。特に、定義域ＩＩおよびＩＶでは、電圧＋Ｕおよび−Ｕをそれぞれ印加することが必要である。これらの構成は、図４の（ａ）、（ｃ）、（ｄ）および（ｆ）に示してある。一方、図４の（ｂ）および（ｅ）に示した構成は、定義域ＩＩおよびＩＶで電圧の印加がなくてもスピン偏極を与える。
【００７４】
[0085]図５は、本発明による磁気電気障壁電界効果トランジスタのゲートの様々な構成についてのシミュレーションの結果を示している。図５の（ａ）〜（ｈ）の各図では、本発明によるスピンＦＥＴのＨＥＭＴ様チャネル領域を通過する電子の、計算された透過確率を線５００として示している。さらに、ＨＥＭＴ様チャネル領域を通過する電子の偏極を線５０１として示している。図５の（ａ）〜（ｈ）のｘ軸は、電子エネルギーを任意単位で示している。ｙ軸は、電子の透過確率および偏極を示している。図５の（ａ）〜（ｈ）に示したすべての計算結果において、磁気デルタ障壁の強度は、Ｂ１＝Ｂ２＝＋２（任意単位）、およびＢ３＝Ｂ４＝−２（任意単位）であった。
【００７５】
[0086]図５の（ａ）〜（ｄ）は、１個の磁気二重対要素を有するゲートを含むスピンＦＥＴのシミュレーションの結果を示している。図５の（ａ）は、ゲート電圧が０．１７ｍＶの場合の透過確率および偏極を示している。図５の（ｂ）は、ゲート電圧が１．１ｍＶの場合の透過確率および偏極を示している。図５の（ｃ）は、ゲート電圧が３．０ｍＶの場合の透過確率および偏極を示している。図５の（ｄ）は、ゲート電圧が６．８ｍＶの場合の透過確率および偏極を示している。これらの図は、磁気二重対要素が１個しかない場合には、ＨＥＭＴ様チャネル領域を通過する電子の偏極が非常に低いことを示している。
【００７６】
[0087]図５の（ｅ）〜（ｈ）は、２７個の磁気二重対要素を有するゲートを含むスピンＦＥＴのシミュレーションの結果を示している。２７という数字は、磁気二重対要素の任意の数の一例にすぎない。図５の（ｅ）は、ゲート電圧が０．１７ｍＶの場合の透過確率および偏極を示している。図５の（ｆ）は、ゲート電圧が１．１ｍＶの場合の透過確率および偏極を示している。図５の（ｇ）は、ゲート電圧が３．０ｍＶの場合の透過確率および偏極を示している。図５の（ｈ）は、ゲート電圧が６．８ｍＶの場合の透過確率および偏極を示している。これらの図は、磁気二重対要素が２７個の場合には、ＨＥＭＴ様チャネル領域を通過する電子の偏極が、磁気二重対要素が１個しかない場合に比べて大幅に増えることを示している。
【００７７】
[0088]いずれの場合も、すなわち、二重対要素が１個の構成の場合も、二重対要素が２７個の構成の場合も、ゲート電圧が数ｍＶ程度であっても、透過確率が大幅に変化することを示している。透過確率曲線は、ｎ＝１の場合には電子エネルギーに対する変化がわずかであるが、ｎ＝２７の場合には、変化が大きくなり、電子エネルギーが低いところで明確な共振ピークが生じている。この共振挙動は、特定の値の電子波長だけが優先的に障壁を透過するという事実によるものであり、この波長選択は、電子が横切らなければならない障壁（すなわち、二重対要素）が多くなるほど特定的になる。この共振挙動は、スピンアップ電子とスピンダウン電子とで選択される波長がわずかに異なるため、高いスピン偏極を達成するためには有利である。したがって、１つのスピンが優先的に透過し、他のスピンがブロックされる状況につながり、スピン偏極が５０％を超えることにつながる。図５は、電子エネルギーが低いところで、狭いピークの高スピン偏極を達成することが可能であることを示しており、このことは、ゲートが値のわずかなシフトでスピン偏極特性を切り替えるよう動作することが可能になるように、高スピン偏極が高透過確率の領域にも対応することを保証する。電子エネルギーが高いところでは、静電界および磁界によって生じた障壁が問題にならなくなり、高い透過確率が保証される。さらに、磁界Ｂに比例する、スピンアップエネルギーとスピンダウンエネルギーの差が問題にならなくなり、スピン偏極が低下する。
【００７８】
[0089]計算によれば、電子のスピン偏極は、非常に低い電圧により変動する。磁界を大きくしても、スピン偏極が大幅に変化する。図５は、磁気二重対要素の数（すなわち、磁気デルタ障壁）を増やすと、スピン偏極が増えることを示している。
【００７９】
[0090]以下のパラグラフでは、スピン偏極のいくつかの理論的導出を与える。２ＤＥＧ内の電子運動は、面内波動ベクトルを表すｋｘおよびｋｙにより、基底状態のフェルミ円で表すことが可能である。電子運動に対するＵおよびＢ障壁の作用を表すハミルトニアンは、次のとおりである。
【数１】
ただし、ｍ＊、ｍ０は、それぞれ電子の有効質量および実質量であり、ｇ＊は有効ランデ因子であり、σ＝＋１（スピンアップ電子）、−１（スピンダウン電子）であり、ｐｘ、ｐｙは、それぞれｘ方向およびｙ方向の電子運動量である。ｙにおける並進対称を考慮すると、電子の波動関数は
【数２】
で与えられる。古典運動では、＋ｐｘを有してＢｚ内を移動する電子は、ローレンツ力を受け、したがって、−ｙに偏向する。したがって、ｚ方向の磁界の中をｘ方向に移動する電子は、運動の方向に運動エネルギーを消費して、横のｙ方向に運動エネルギーを取得する。このシステムは、自由度１のラグランジアン
【数３】
で表すことが可能である（
【数４】
はｙ方向の速度）。ラグランジアンのルジャンドル変換
【数５】
を実行すると、式（１）のハミルトニアンにｐｙ＋ｅＡｙが加わったものが得られる。発明者らの研究では、図１の二重対を、二重対の右端で正味運動利得がゼロになるように設計している。使用可能な全エネルギーＥ−Ｕｅｆｆは、ｋｘが消えていかないことを保証するのに常に十分である。これにより、ゼロＡ二重対の数を増やすことによってＰを増やすことが可能である。計算を簡単にするために、次のように、すべてのパラメータを無次元単位まで小さくする：ｘ→ｌＢｘ、
【数６】
、
【数７】
、ωｃ＝ｅＢ０／ｍ＊。Ｂ０は、何らかの、共通に達成可能な磁界である。
【００８０】
[0091]ハミルトニアンの最初の量子化により、次式が得られる。
【数８】
【００８１】
[0092]一例として、図４の（ａ）および（ｇ）の構成の波動ベクトルは、式（２）から導出される。
【００８２】
[0093]図４の（ａ）で描かれた構成の波動ベクトルは次のとおりである。
【数９】
【００８３】
[0094]図４の（ｇ）で描かれた構成の波動ベクトルは次のとおりである。
【数１０】
【００８４】
[0095]電子波動ベクトルの一般形式は、前述の式から次のように得られる。
【数１１】
【００８５】
[0096]Ｐは、Ｔを用いて式（３）で定義される。
【数１２】
【００８６】
[0097]磁気デルタ障壁における波動関数の振幅および束の連続性のマッチングから、１つの二重対磁気電気障壁の伝送行列成分が得られる。デルタ障壁における束のマッチングは、次のように実行できる。
【数１３】
【００８７】
[0098]１つの二重対磁気電気障壁の伝送行列成分を以下に示す。
【数１４】
ただし、ｋｉ、Ｌ、およびｇは図６に示してある。
【００８８】
[0099]図６は、複数の二重障壁対の基本単位として動作する二重対を概略的に示している。各二重対の領域ＩＩおよびＩＶに電圧が印加される。各二重対の磁気障壁構成は、二重対を通過した後の、領域ＩＶにおける磁気ベクトルポテンシャル（Ａ）の正味変化が常に０であることを保証する。
【００８９】
[00100]前述の伝送行列成分は、図６に概略的に示した二重対磁気電気障壁の全体にわたる波動関数の振幅を表す。
【００９０】
[00101]さらに、透過確率およびフェルミエネルギーを用いてコンダクタンスＧが得られる。
【数１５】
【００９１】
[00102]図７は、本発明の別の実施形態による磁気電気障壁電界効果トランジスタを概略的に示している。図７ａに概略的に描かれた実施形態によれば、磁気電気障壁電界効果トランジスタ７００は、基板７０１、ソース７０２、２ＤＥＧを発生させるように適合されたチャネル領域７０３、およびドレイン７０４を含む。さらに磁気電気障壁電界効果トランジスタ７００は、６個の要素７０６、７０７、７０８、７０９、７１０、および７１１を有するパターン化された媒体を含むゲート７０５を含む。この６という数は例示を目的としたものにすぎず、この実施形態による磁気電気障壁電界効果トランジスタは６個の要素に限定されない。好ましくは、これらの要素は磁気二重対要素としてグループ化される（すなわち、要素の数は４の倍数である）。要素７０６、７０７、７０８、７０９、７１０、および７１１は、チャネル領域７０３に磁界を誘導するように適合され、その磁化方向は、ゲートとチャネル領域との間の界面に平行であって、ソースからドレインに向かう線に垂直（すなわち、電子の移動方向に垂直）な方向である。したがって、磁界は、Ｂｙ場であり、紙の表面を出入りする概略矢印によって概略的に示されている。さらに図７ｂでは、様々な電子エネルギーに対する、透過確率７１２（暗い線）を計算するシミュレーションの結果、および結果として得られるスピン偏極７１３（明るい線）を示しており、このシミュレーション結果は、図５に示したシミュレーションと類似している。
【００９２】
[00103]図８は、本発明の実施形態による磁気電気障壁電界効果トランジスタを概略的に示している。図８ａに概略的に描かれた実施形態によれば、磁気電気障壁電界効果トランジスタ８００は、基板８０１、ソース８０２、２ＤＥＧを発生させるように適合されたチャネル領域８０３、およびドレイン８０４を含む。さらに磁気電気障壁電界効果トランジスタ８００は、６個の要素８０６、８０７、８０８、８０９、８１０、および８１１を有するパターン化された媒体を含むゲート８０５を含む。この６という数は例示を目的としたものにすぎず、この実施形態による磁気電気障壁電界効果トランジスタは６個の要素に限定されない。好ましくは、これらの要素は磁気二重対要素としてグループ化される（すなわち、要素の数は４の倍数である）。要素８０６、８０７、８０８、８０９、８１０、および８１１は、チャネル領域８０３に磁界を誘導するように適合され、その磁化方向は、ゲートとチャネル領域との間の界面に垂直であって、ソースからドレインに向かう線に垂直（すなわち、電子の移動方向に垂直）な方向である。したがって、磁界は、Ｂｚ場であり、左から右、または右から左に向かう概略矢印によって概略的に示されている。
【００９３】
[00104]さらに、図８ｂでは、様々な電子エネルギーＥおよび様々なゲート電圧Ｖに対してスピン偏極Ｐを計算するシミュレーションの結果を三次元プロットで示している。この三次元プロットは、特定の電子エネルギー（たとえば、５Ｅ０および１０Ｅ０（１０Ｅ０はほぼフェルミエネルギー））の場合にスピン偏極Ｐがゲート電圧Ｖにほぼ線形依存することを示している。この、ほぼ線形な部分を、図８では、ブラケット８１２および８１３とマーキングしている。この、ほぼ線形な部分は、Ｅ＝５Ｅ０の場合にはゲート電圧の約２０から３５に延びている（ゲート電圧を表す数は任意単位である）。この、ほぼ線形な部分は、Ｅ＝１０Ｅ０の場合にはゲート電圧の約２０から４５に延びている（ゲート電圧を表す数は任意単位である）。この、ほぼ線形な依存により、電圧の小変化に対する感度が高く、ゲート電圧の増加に対してスピン偏極（この偏極は電圧に変換することが可能）のほぼ線形な増加を呈する増幅器として、磁気電気障壁電界効果トランジスタを用いることが可能である。
【００９４】
[00105]本発明による磁気電気障壁電界効果トランジスタによって実現可能な別のスピントロニクス素子として、不揮発性メモリセルがある。その概略構造を図９に示す。不揮発性メモリセルの磁気電気障壁電界効果トランジスタ９００は、基板９０１、ソース９０２、２ＤＥＧを発生させるように適合されたチャネル領域９０３、およびドレイン９０４を含む。さらに磁気電気障壁電界効果トランジスタ９００は、ゲート９０５を含み、ゲート９０５は、固定磁化をチャネル領域に誘導する第１の要素９０６と、切り換え可能磁界をチャネル領域に誘導する第２の要素９０７とを含む。第１の要素９０６および第２の要素９０７は、磁気二重対要素を構成する。ソースとドレインとの間の線に沿っての第１の要素９０６および第２の要素９０７の長さは同じであることが好ましい。
【００９５】
[00106]図９ａに示されている磁気電気障壁電界効果トランジスタ９００は高抵抗状態にある。一方、図９ｂに示されている磁気電気障壁電界効果トランジスタ９００は低抵抗状態にある。磁気電気障壁電界効果トランジスタ９００は、第２の要素９０７の磁界の方向が反転するように第２の要素９０７を切り替えることによって、それら２つの状態の間で切り替えることが可能である。磁界方向の反転は、図９ａでは左を向いている矢印９０８として概略的に描かれ、図９ｂでは矢印９０８は右を向いている。図９ｃおよび図９ｄでは、様々な電子エネルギーおよび障壁の数（すなわち、磁気二重対要素の数）に対する結果として得られるスピン偏極を示している。図９ｃは、高抵抗状態の場合に図９ａの磁気電気障壁電界効果トランジスタ９００が、電子エネルギー１０Ｅ０（ほぼフェルミエネルギー）に対してスピン偏極を呈することを示している。スピン偏極の値は、障壁の数とともに増える。図９ｄは、低抵抗状態の場合に図９ｂの磁気電気障壁電界効果トランジスタ９００が、ゼロであるスピン偏極を呈することを示している。
【００９６】
[00107]図９で概略的に描かれた不揮発性メモリセルが、チャネル領域を通過する電子のスピン偏極を変化させることに基づくのに対し、図１０で概略的に描かれた不揮発性メモリセルは、透過しきい値型である。
【００９７】
[00108]不揮発性メモリセルの磁気電気障壁電界効果トランジスタ１０００は、基板１００１、ソース１００２、２ＤＥＧを発生させるように適合されたチャネル領域１００３、およびドレイン１００４を含む。さらに磁気電気障壁電界効果トランジスタ１０００は、ゲート１００５を含み、ゲート１００５は、固定磁化をチャネル領域１００３に誘導する第１の要素１００６と、切り換え可能磁界をチャネル領域１００３に誘導する第２の要素１００７と、固定磁化をチャネル領域１００３に誘導する第３の要素１００８と、切り換え可能磁界をチャネル領域１００３に誘導する第４の要素１００９とを含む。さらに、不揮発性メモリセルは、軟磁性下層１０１０を含む。第１の要素１００６、第２の要素１００７、第３の要素１００８、および第４の要素１００９は、磁気二重対要素を構成し、この磁化は垂直型である。すなわち、要素１００６、１００７、１００８、および１００９は、個々の要素のそれぞれのＮ極およびＳ極の間の線がチャネル領域１００３の面にほぼ垂直になるように並べられる。これを、図１０に示した矢印で概略的に示した。
【００９８】
[00109]図１０ａに示した磁気電気障壁電界効果トランジスタ１０００は、低透過しきい値状態または高電流状態、すなわち、第２の要素１００７および第４の要素１００９によって誘導される磁化が、第１の要素１００６および第３の要素１００８によって誘導される磁化に対して逆平行である状態にあり、一方、図１０ｃに示した磁気電気障壁電界効果トランジスタ１０００は、高透過しきい値状態または低電流状態、すなわち、第２の要素１００７および第４の要素１００９によって誘導される磁化が、第１の要素１００６および第３の要素１００８によって誘導される磁化に対して平行である状態にある。磁気電気障壁電界効果トランジスタ１０００は、第２の要素１００７および第４の要素１００７の磁界の方向が反転するように第２の要素１００７および第４の要素１００９を切り替えることによって、それら２つの状態の間で切り替えることが可能である。図１０ｂおよび図１０ｄでは、様々な電子エネルギーおよび障壁の数（すなわち、磁気二重対要素の数）に対する結果として得られる透過確率を示している。図１０ｂは、低透過しきい値状態の場合に図１０ａの磁気電気障壁電界効果トランジスタ１０００が、約１０Ｅ０（ほぼフェルミエネルギー）のしきい値を呈することを示している。このしきい値は、障壁の数にはほとんど依存しない。図１０ｄは、高透過しきい値状態の場合に図１０ｂの磁気電気障壁電界効果トランジスタ１０００が、図１０ｂに比べて格段に高い透過しきい値を呈することを示している。透過しきい値は、障壁の数に強く依存する。
【００９９】
[00110]図１１は、本発明の実施形態によるプログラマブルＡＮＤ／ＮＡＮＤゲートを概略的に示している。ＡＮＤ／ＮＡＮＤゲートの磁気電気障壁電界効果トランジスタ１１００は、基板１１０１、ソース１１０２、２ＤＥＧを発生させるように適合されたチャネル領域１１０３、およびドレイン１１０４を含む。さらに磁気電気障壁電界効果トランジスタ１１００は、ゲート１１０５を含み、ゲート１１０５は、固定磁化をチャネル領域１１０３に誘導する第１の要素１１０６と、切り換え可能磁界をチャネル領域１１０３に誘導する第２の要素１１０７と、固定磁化をチャネル領域１１０３に誘導する第３の要素１１０８と、切り換え可能磁界をチャネル領域１１０３に誘導する第４の要素１００９とを含む。さらに、不揮発性メモリセルは、軟磁性下層１１１０を含む。第１の要素１１０６、第２の要素１１０７、第３の要素１１０８、および第４の要素１１０９は、磁気二重対要素を構成し、この磁化は垂直型である。すなわち、要素１１０６、１１０７、１１０８、および１１０９は、個々の要素のそれぞれのＮ極およびＳ極の間の線がチャネル領域１１０３の面にほぼ垂直になるように並べられる。これを、図１１に示した矢印で概略的に示した。さらに、第２の要素１１０７および第４の要素１１０９にそれぞれ接続される入力１および入力２を概略的に示した。
【０１００】
[00111]入力１および入力２に様々な信号を用いることにより、図１１のＡＮＤ／ＮＡＮＤゲートの様々な状態を実現できる。一例として、入力１および入力２の様々な信号に対して透過しきい値を用いることにより、ＡＮＤゲートを実現することが可能である。たとえば、出力、すなわち、電子のチャネル領域への透過を、入力１および入力２に信号ロー（０）が印加された場合はロー（０）、入力１に信号ローが印加され、入力２に信号ハイ（１）が印加された場合はロー（０）、入力１に信号ハイ（１）が印加され、入力２に信号ロー（０）が印加された場合はロー（０）、および入力１および入力２に信号ハイ（１）が印加された場合はハイ（１）となるように設定することが可能である。したがって、図１１に示した、本発明の実施形態によるプログラマブルＡＮＤ／ＮＡＮＤゲートによって論理ＡＮＤゲートを実現することが可能である。
【０１０１】
[00112]まとめると、本発明の概念の態様は、少なくとも１つの磁気二重対要素を含むゲートを用いて、磁気電気障壁電界効果トランジスタのＨＥＭＴ様チャネル領域に磁気デルタ障壁を誘導することに見られる。磁気二重対要素は、正味ゼロＡ型の垂直磁界を磁気電気障壁電界効果トランジスタのＨＥＭＴ様チャネル領域に誘導する。さらに、磁気電気障壁電界効果トランジスタのゲートに電位が印加される。磁気電気障壁電界効果トランジスタの記載の構造は、ＨＥＭＴ様チャネル領域に注入された、偏極した電子の偏極が増えることを保証する。永久磁石によって誘導された永久Ｂ場の場合でも、様々な磁化構成により、複数の磁気デルタ障壁を初期化および変更することが可能なので、スピン偏極の制御の自由度が存在する。さらに、ゲートの近傍に位置する書き込み線を流れる電流を用いて、ゲートの磁化を変化させることが可能である。
【０１０２】
[00113]本発明およびその利点について詳細に説明してきたが、添付の特許請求の範囲において定義される本発明の趣旨および範囲から逸脱することなく、本明細書に関して様々な変更、置換、および改変が可能であることを理解されたい。
【０１０３】
なお、本出願においては、以下の文献を引用した。
[1] Supriyo Datta, and Biswajit Das, Appl.Phys. Lett. 56 (7), 665 (1989)
[2] Amlan Majumdar, Phys. Rev. B 54, 11911(1996)
[3] Yong Guo, Binglin Gu, and Wenhui Duan,Yu Zhang, Phys. Rev. B 55,9314 (1997)
[4] G. Papp, F. M. Peeters, Appl. Phys.Lett. 78,2184 (2001)
[5] H. Z. Xu and Y. Okada, Appl. Phys.Lett. 79,3119 (2001)
[6] Y. Jiang, Jalil MBA, and T. S. Low, Appl.Phys. Lett. 80, 1673 (2002)
[7] Yong Guo, Jian-Hua Qin, Xn-Yi Chen, andBing-Lin Gu, Semicond. Sci. Technol. 18, 297-299 (2003)
[8] Takaaki Koga, Junsaku Nitta, TatsushiAkazaki, and Hideaki Takayanagi, Phys. Rev. Lett. 89, 046801-1 (2002)
[9] P. R. Hammar, B. R. Bennet, M. J. Yang,and Mark Johnson, Phys. Rev. Lett. 83,203 (1999)
[10] Jun-ichiro Inoue, Gerrit E. W. Bauer,and Laurens W. Molenkamp, Phys. Rev. B 67, 033104(2003)
[11] E. I. Rashba, and Al. L. Efros, Phys.Rev. Lett. 91, 126405 (2003)
[12] Laurens W. Molenkamp, G. Schmidt, andGerrit E. W. Bauer, Phys. Rev. B 64,121202 (R), 2001
[13] John Schliemann, and Daniel Loss,Phys. Rev. B 68, 165311 (2003)
[14] John Schliemann, J. Carlos Egues, andDaniel Loss, Phys. Rev. Lett. 90,146801-1 (2003)
[15] US patent 5,654,566
[16] US patent 6,218,718
【図面の簡単な説明】
【０１０４】
【図１】本発明の実施形態による磁気電気障壁電界効果トランジスタ（スピンＦＥＴ）を概略的な全体レイアウトを示す図である。
【図２】本発明の別の実施形態による磁気二重対要素を詳細に描いた図である。
【図３】本発明のさらなる実施形態による磁気二重対要素を詳細に描いた図である。
【図４】正味ゼロＡ型構成の概略図である。
【図５】本発明の実施形態による磁気電気障壁電界効果トランジスタのゲートの様々な構成についてのシミュレーションの結果を示す図である。
【図６】複数の障壁対の基本単位として動作する二重対を概略的に示す図である。
【図７】本発明の別の実施形態による磁気電気障壁電界効果トランジスタを概略的に示す図である。
【図８】本発明による磁気電気障壁電界効果トランジスタを含む増幅器の概略と、様々な電子エネルギーおよびゲートに印加される様々な電圧に対する結果であるスピン偏極とを示す図である。
【図９】本発明の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ａ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ｂ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ｃ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１０ｄ】本発明の別の実施形態による磁気電気障壁電界効果トランジスタの中の不揮発性メモリセルを概略的に示す図である。
【図１１】本発明の実施形態によるプログラマブルＡＮＤ／ＮＡＮＤゲートを概略的に示す図である。
【特許請求の範囲】
【請求項１】
チャネル領域と、
前記チャネル領域の一方の側に接続され、前記チャネル領域に電子を注入するように適合されたソースと、
前記チャネル領域の反対側に接続され、スピン偏極した電子を検出するように適合されたドレインと、
４つの磁気要素を備える磁気二重対要素を少なくとも１つ備えるゲートとを備える磁気電気電界効果トランジスタであって、各磁気要素が前記チャネル領域に磁界を誘導するように適合され、各磁気二重対要素の誘導された磁界の合計がほぼゼロになるように制御することが可能であり、前記ゲートが前記チャネル領域に電界を誘導するようにさらに適合された磁気電気電界効果トランジスタ。
【請求項２】
前記ゲートが複数の磁気二重対要素を備える、請求項１に記載の磁気電気電界効果トランジスタ。
【請求項３】
前記ソースが、非磁性体、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含む、請求項１または２に記載の磁気電気電界効果トランジスタ。
【請求項４】
前記ドレインが、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含む、請求項１〜３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項５】
前記チャネル領域が、ｎ＋ドープアルミニウムガリウムヒ素からなる第１の層と、アルミニウムガリウムヒ素からなる第２の層と、ガリウムヒ素からなる第３の層とを含む、請求項１〜４のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項６】
前記ゲートが強磁性材料を含む、請求項１〜５のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項７】
前記強磁性材料が、コバルトクロム白金および／または鉄白金および／または鉄コバルトおよび／またはコバルトパラジウムの合金である、請求項６に記載の磁気電気電界効果トランジスタ。
【請求項８】
前記ゲートが少なくとも１０個の磁気二重対要素を備える、請求項１〜７のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項９】
前記磁気二重対要素が、極が前記チャネル領域にほぼ平行に並べられている磁石によって形成される、請求項１〜８のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１０】
前記磁気二重対要素が、極が前記チャネル領域にほぼ垂直に並べられている磁石によって形成される、請求項１〜８のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１１】
前記ゲートが単極書き込みヘッドを備え、前記単極書き込みヘッドが、前記磁気二重対要素によって前記チャネル領域に誘導された磁界に作用するように適合されている、請求項１〜８のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１２】
前記ゲートの反対側の前記チャネル領域の下に軟磁性材料の層をさらに備える、請求項１〜１１のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１３】
前記チャネル領域がＨＥＭＴ様チャネル領域である、請求項１〜１２のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１４】
第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係
｜Ｂ２｜＝｜Ｂ３｜、｜Ｂ１｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ２｜
を有する、請求項１〜１３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１５】
前記第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、前記第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、前記第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、前記第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係
｜Ｂ１｜＝｜Ｂ２｜、｜Ｂ３｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ３｜
を有する、請求項１〜１３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１６】
前記第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、前記第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、前記第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、前記第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係
｜Ｂ１｜＝｜Ｂ２｜＝｜Ｂ３｜＝｜Ｂ４｜
を有する、請求項１〜１３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１７】
前記ゲートが、パターン化された層を備える、請求項１〜１６のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１８】
前記誘導される磁界が、前記ゲートと前記チャネル領域との間の界面に垂直である、請求項１〜１７のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１９】
前記誘導される磁界が、前記ゲートと前記チャネル領域との間の界面に平行であり、ソースからドレインに向かう線に垂直である、請求項１〜１７のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項２０】
各磁気二重対要素によって誘導される磁界がゼロである、請求項１〜１９のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項２１】
請求項１〜２０のいずれか一項に記載の磁気電気電界効果トランジスタを備える増幅器。
【請求項２２】
請求項１〜１９のいずれか一項に記載の磁気電気電界効果トランジスタを備えるメモリチップ。
【請求項２３】
請求項１〜１９のいずれか一項に記載の磁気電気電界効果トランジスタを備えるＡＮＤ／ＮＡＮＤゲート。
【請求項１】
チャネル領域と、
前記チャネル領域の一方の側に接続され、前記チャネル領域に電子を注入するように適合されたソースと、
前記チャネル領域の反対側に接続され、スピン偏極した電子を検出するように適合されたドレインと、
４つの磁気要素を備える磁気二重対要素を少なくとも１つ備えるゲートとを備える磁気電気電界効果トランジスタであって、各磁気要素が前記チャネル領域に磁界を誘導するように適合され、各磁気二重対要素の誘導された磁界の合計がほぼゼロになるように制御することが可能であり、前記ゲートが前記チャネル領域に電界を誘導するようにさらに適合された磁気電気電界効果トランジスタ。
【請求項２】
前記ゲートが複数の磁気二重対要素を備える、請求項１に記載の磁気電気電界効果トランジスタ。
【請求項３】
前記ソースが、非磁性体、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含む、請求項１または２に記載の磁気電気電界効果トランジスタ。
【請求項４】
前記ドレインが、強磁性体、半金属、および磁気半導体からなる群から選択される材料を含む、請求項１〜３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項５】
前記チャネル領域が、ｎ＋ドープアルミニウムガリウムヒ素からなる第１の層と、アルミニウムガリウムヒ素からなる第２の層と、ガリウムヒ素からなる第３の層とを含む、請求項１〜４のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項６】
前記ゲートが強磁性材料を含む、請求項１〜５のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項７】
前記強磁性材料が、コバルトクロム白金および／または鉄白金および／または鉄コバルトおよび／またはコバルトパラジウムの合金である、請求項６に記載の磁気電気電界効果トランジスタ。
【請求項８】
前記ゲートが少なくとも１０個の磁気二重対要素を備える、請求項１〜７のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項９】
前記磁気二重対要素が、極が前記チャネル領域にほぼ平行に並べられている磁石によって形成される、請求項１〜８のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１０】
前記磁気二重対要素が、極が前記チャネル領域にほぼ垂直に並べられている磁石によって形成される、請求項１〜８のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１１】
前記ゲートが単極書き込みヘッドを備え、前記単極書き込みヘッドが、前記磁気二重対要素によって前記チャネル領域に誘導された磁界に作用するように適合されている、請求項１〜８のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１２】
前記ゲートの反対側の前記チャネル領域の下に軟磁性材料の層をさらに備える、請求項１〜１１のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１３】
前記チャネル領域がＨＥＭＴ様チャネル領域である、請求項１〜１２のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１４】
第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係
｜Ｂ２｜＝｜Ｂ３｜、｜Ｂ１｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ２｜
を有する、請求項１〜１３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１５】
前記第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、前記第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、前記第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、前記第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係
｜Ｂ１｜＝｜Ｂ２｜、｜Ｂ３｜＝｜Ｂ４｜および｜Ｂ１｜≠｜Ｂ３｜
を有する、請求項１〜１３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１６】
前記第１の磁気デルタ障壁によって誘導される磁界の強度がＢ１であり、前記第２の磁気デルタ障壁によって誘導される磁界の強度がＢ２であり、前記第３の磁気デルタ障壁によって誘導される磁界の強度がＢ３であり、前記第４の磁気デルタ障壁によって誘導される磁界の強度がＢ４であり、Ｂ１、Ｂ２、Ｂ３、およびＢ４は、互いに次の関係
｜Ｂ１｜＝｜Ｂ２｜＝｜Ｂ３｜＝｜Ｂ４｜
を有する、請求項１〜１３のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１７】
前記ゲートが、パターン化された層を備える、請求項１〜１６のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１８】
前記誘導される磁界が、前記ゲートと前記チャネル領域との間の界面に垂直である、請求項１〜１７のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項１９】
前記誘導される磁界が、前記ゲートと前記チャネル領域との間の界面に平行であり、ソースからドレインに向かう線に垂直である、請求項１〜１７のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項２０】
各磁気二重対要素によって誘導される磁界がゼロである、請求項１〜１９のいずれか一項に記載の磁気電気電界効果トランジスタ。
【請求項２１】
請求項１〜２０のいずれか一項に記載の磁気電気電界効果トランジスタを備える増幅器。
【請求項２２】
請求項１〜１９のいずれか一項に記載の磁気電気電界効果トランジスタを備えるメモリチップ。
【請求項２３】
請求項１〜１９のいずれか一項に記載の磁気電気電界効果トランジスタを備えるＡＮＤ／ＮＡＮＤゲート。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０ａ】
【図１０ｂ】
【図１０ｃ】
【図１０ｄ】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０ａ】
【図１０ｂ】
【図１０ｃ】
【図１０ｄ】
【図１１】
【公表番号】特表２００７−５３５１６７（Ｐ２００７−５３５１６７Ａ）
【公表日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願番号】特願２００７−５１０６６２（Ｐ２００７−５１０６６２）
【出願日】平成１６年４月２７日（２００４．４．２７）
【国際出願番号】ＰＣＴ／ＳＧ２００４／０００１１１
【国際公開番号】ＷＯ２００５／１０４２４０
【国際公開日】平成１７年１１月３日（２００５．１１．３）
【出願人】（５０３２３１８８２）エージェンシー フォー サイエンス，テクノロジー アンド リサーチ (179)
【Ｆターム（参考）】
【公表日】平成１９年１１月２９日（２００７．１１．２９）
【国際特許分類】
【出願日】平成１６年４月２７日（２００４．４．２７）
【国際出願番号】ＰＣＴ／ＳＧ２００４／０００１１１
【国際公開番号】ＷＯ２００５／１０４２４０
【国際公開日】平成１７年１１月３日（２００５．１１．３）
【出願人】（５０３２３１８８２）エージェンシー フォー サイエンス，テクノロジー アンド リサーチ (179)
【Ｆターム（参考）】
[ Back to top ]