【課題】 本発明の実施形態によれば、単方向電流で書き込みが可能であり、微細化が可能な磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路を提供することができる。
【解決手段】 磁気メモリ素子は、磁化が可変の第１の強磁性層と、第１のバンド及び第２のバンドを有する第２の強磁性層と、前記第１の強磁性層と前記第２の強磁性層との間に設けられた非磁性層と、を備える。 （もっと読む）

【課題】Ｉ_Ｄ^Ｐ／Ｉ_Ｄ^ＡＰ比を高めることのできるスピントランジスタおよびメモリを提供する。
【解決手段】本実施形態によるスピントランジスタは、基板上に形成されたソース／ドレインの一方となる第１磁性層と、前記第１磁性層上に設けられチャネルとなる絶縁膜と、前記絶縁膜上に設けられ前記ソース／ドレインの他方となる第２磁性層と、前記絶縁膜の側面に設けられたゲート電極と、前記ゲート電極と前記絶縁膜の前記側面との間に設けられたゲート絶縁膜と、備えている。 （もっと読む）

【課題】ソース及びドレインにハーフメタルを用いたトランジスタを提供する。
【解決手段】一方のスピンに対し金属的スピンバンド構造を、他方のスピンに対し半導体的スピンバンド構造をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、注入されたスピン偏極した伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、強磁性ソースと強磁性ドレインとの間に設けられた半導体層と、強磁性ソースと半導体層との間及び強磁性ドレインと半導体層との間に設けられた金属層と、半導体層に対して形成されるゲート電極と、ソース及びドレインに対して形成された非磁性コンタクトと、を有し、金属層は、半導体層との界面において、ショットキー接合を形成し、非磁性コンタクトのフェルミエネルギーは、それぞれ強磁性ソース及び強磁性ドレインの半導体的スピンバンドのバンドギャップ中を横切るトランジスタ。 （もっと読む）

【課題】高速、不揮発性、低消費電力のメモリ回路を提供する。
【解決手段】一方のソース／ドレインがノード４０に接続された第１導電型スピンＭＯＳＦＥＴ１０と、一方のソース／ドレインがノード４０に接続された第１導電型スピンＭＯＳＦＥＴもしくは第１導電型のＭＯＳＦＥＴ１２と、ノード４０にゲート電極が接続され一方のソース／ドレイン電極が出力端子３７に接続されたｐチャネルスピンＭＯＳＦＥＴもしくはｐチャネルのＭＯＳＦＥＴ１４と、ノード４０にゲート電極が接続され、一方のソース／ドレイン電極が出力端子３７に接続されたｎチャネルスピンＭＯＳＦＥＴもしくはｎチャネルのＭＯＳＦＥＴ１６と、出力端子３７と、を備え、第３トランジスタ１４と第４トランジスタ１６はインバータ回路を構成し、第３トランジスタ１４および第４トランジスタ１６の少なくとも一方がスピンＭＯＳＦＥＴであり、出力端子３７からインバータ回路が出力される。 （もっと読む）

【課題】 低消費電力で、高速に動作可能な連想メモリを提供する。
【解決手段】 本発明の実施形態によれば、記憶データに応じて第１の磁化状態に設定される第１のスピンＭＯＳＦＥＴと前記記憶データに応じて第２の磁化状態に設定される第２のスピンＭＯＳＦＥＴとが並列に接続されたスピンＭＯＳＦＥＴ対と、検索データに応じて、前記第１のスピンＭＯＳＦＥＴおよび第２のスピンＭＯＳＦＥＴのいずれか一方が導通するようゲート電圧を印加する第１の配線と、前記スピンＭＯＳＦＥＴ対に対して電流を印加する第２の配線とを有する。 （もっと読む）

【課題】磁化の相対角度で出力電流が制御可能で、かつ、ゲート層に電圧を印加することでも出力電流が制御可能なスピントランジスタを提供する。また、このスピントランジスタを集積化した磁気メモリや不揮発性論理回路などの磁気デバイスを提供する。
【解決手段】ソース層１４、ゲート層１３およびドレイン層１５が、ハーフメタルホイスラー合金から成る。ソース層１４とゲート層１３との間に介在する第１の絶縁層１６、および、ゲート層１３とドレイン層１５との間に介在する第２の絶縁層１７が、酸化マグネシウム（ＭｇＯ）から成る。ゲート層１３を含み、ゲート層１３に静電容量を介してゲート電圧を印加可能なゲート構造が、クロム／酸化マグネシウム／ハーフメタルホイスラー合金から成る。 （もっと読む）

【課題】動作速度の速いルックアップテーブル回路およびフィールドプログラマブルゲートアレイを提供する。
【解決手段】ルックアップテーブル回路１は、入力信号に基づいて複数の抵抗変化型素子の中から一つの抵抗変化型素子を選択する抵抗変化回路２と、抵抗変化回路２の最大抵抗値と最小抵抗値との間の抵抗値を有する参照回路４と、抵抗変化回路２の他端にソースが接続された第１のｎチャネルＭＯＳＦＥＴ６と、参照回路の他端にソースが接続された第２のｎチャネルＭＯＳＦＥＴ８と、第１のｎチャネルＭＯＳＦＥＴ６のドレインを通して抵抗変化回路２に電流を供給する第１の電流供給回路１０と、第２のｎチャネルＭＯＳＦＥＴ８のドレインを通して参照回路４に電流を供給する第２の電流供給回路１２と、第１のｎチャネルＭＯＳＦＥＴ６のドレイン電位と第２のｎチャネルＭＯＳＦＥＴ８のドレイン電位を比較する比較器１４と、を備える。 （もっと読む）

【課題】単方向電流で書き込みをすることを可能にするとともに回路面積が増大するのを防止することを可能にする。
【解決手段】第１強磁性層２１、第１非磁性層２３、第２強磁性層２５、第２非磁性層２７、および第３強磁性層２９がこの順序または逆の順序で積層された積層構造を有し第３強磁性層と第２強磁性層とが第２非磁性層を介して反強磁性的な交換結合をする強磁性積層膜２０を含むメモリセル１０を備え、第１強磁性層から第３強磁性層に向かう単一方向の電流を強磁性積層膜に流して、電流の大きさに応じて第１強磁性層に異なる磁化状態の書き込みを行うとともに第１強磁性層からの読み出しを行なう。 （もっと読む）

【課題】ＭＴＪ素子を用いた不揮発性メモリ回路では、電源立ち上げ時にＭＴＪ素子の抵抗値によりメモリの記憶内容が決まる。しかしながら、電源電圧が低いときはＭＯＳトランジスタの抵抗が非常に大きいため、ＭＴＪ素子の抵抗値の影響が非常に小さい。そのため、電源電圧が低いときにＭＯＳトランジスタの抵抗値のばらつきにより誤動作を引き起こしやすく、高い信頼性が得られない。信頼性の高い不揮発性メモリ回路を提供することを可能にする。
【解決手段】６トランジスタ（１１，１２，１５，１６、２１，２２）で構成されるメモリセルにおいて、トランジスタ１２及びトランジスタ１６をｎ型スピンＭＯＳトランジスタとする。 （もっと読む）

【課題】メモリ機能を有する電子回路またはメモリ素子と集積化可能な電子回路を提供すること。
【解決手段】本発明は、半導体からなるチャネルと、前記チャネルにスピン偏極した電子を注入し強磁性体を含むソース２０ａ、２０ｂと、前記チャネルから前記スピン偏極した電子を受け強磁性体を含むドレイン２２ａ、２２ｂと、前記チャネルの電界を共通に変化させるゲート２４ａ、２４ｂと、を各々備える複数のトランジスタ３０ａ、３０ｂを具備し、前記複数のトランジスタの各々チャネルにおける電子の走行方向は、スピン軌道相互作用に起因する有効磁場に交差する方向であり、かつ前記ゲートに共通に印加されるゲート電圧により前記複数のトランジスタの各チャネルにおける電子に加わる有効磁場の大きさが相対的に変化する方向である電子回路である。 （もっと読む）

【課題】磁化自由層、磁化固定層、及びトンネル絶縁層の金属原子がチャンネル層へ拡散することを抑制し、良好な特性を有するスピン伝導デバイスを提供すること。
【解決手段】スピン伝導デバイス１００は、チャンネル層と、チャンネル層上に設けられ、酸化アルミニウム、酸化チタン、酸化亜鉛、及び酸化ベリリウムのうちのいずれか一つを含む金属酸化物層８と、金属酸化物層８上に設けられた酸化マグネシウム層９と、酸化マグネシウム層９の第一の部分上に設けられた磁化自由層１２Ｃと、酸化マグネシウム層９の第二の部分上に設けられた磁化固定層１２Ｂと、を備えることを特徴とする。 （もっと読む）

【課題】電子と正孔の相互作用による、磁化方向が略平行なときの電流Ｉ_Ｄ^Ｐと、磁化方向が略反平行なときの電流Ｉ_Ｄ^ＡＰとの差の絶対値の減少を抑制することを可能にする。
【解決手段】表面にｎ型の半導体領域が設けられた半導体基板１０と、半導体領域上に離間して設けられたソース電極３０ａおよびドレイン電極３０ｂであって、ドレイン電極は半導体領域上に設けられ半導体領域の半導体よりもバンドギャップが大きくかつ価電子帯端が半導体領域の半導体の価電子帯端よりも低いエネルギーを有するｎ型の第１半導体層３１ｂと、第１半導体層上に設けられた第１強磁性層３４ｂとを有し、ソース電極は半導体領域上に設けられた第２強磁性層３４ａを有する、ソース電極およびドレイン電極と、ソース電極とドレイン電極との間の半導体領域に設けられたゲート電極２４と、を備え、第１および第２強磁性層のうちの一方は磁化方向が不変であり、他方は磁化方向が可変である。 （もっと読む）

【課題】磁気抵抗素子全体の電力消費を低減させる。
【解決手段】磁気抵抗素子は、磁気異方性を示し、その磁化が少なくとも第一及び第二の方向の間で反転できるように構成された強磁性層と、強磁性領域に容量性結合されたゲートとを含んでいる。磁気抵抗素子を動作させる方法は、第一及び第二の方向の間で磁化を反転させるために、強磁性領域の磁気異方性の方向を変化させるように、強磁性領域に電場パルスを印加するステップを含んでいる。 （もっと読む）

【課題】記憶素子を微細化しても書き込みおよび保持特性に与える影響を可及的に抑制し、かつソフトエラーが生じるのを抑制することを可能にする。
【解決手段】複数の入力信号を受ける入力部１００と、第１のトランジスタを含む抵抗変化型のプログラム可能な第１の記憶回路と、第２のトランジスタを含む抵抗変化型のプログラム可能な第２の記憶回路とが並列に接続された単位プログラマブルセルが複数個、マトリクス状に配置されたプログラマブルセルアレイであって、同一行にある単位プログラマブルセルの第１のトランジスタのそれぞれのゲートが複数の入力信号から一つの選択された入力信号を受けるとともに前記第２のトランジスタのそれぞれのゲートが選択された入力信号の反転信号を受け、同一列の単位プログラマブルセルのそれぞれの第１および第２の記憶回路の出力端子が共通の出力線に接続されているプログラマブルセルアレイ２００と、を備えている。 （もっと読む）

【課題】有限バイアス印加時のスピントランジスタのIDP/IDAP比の劣化を防止する。
【解決手段】本発明の例に係わるスピントランジスタは、磁化方向が不変の第１強磁性層と、磁化方向が可変の第２強磁性層と、第１強磁性層と第２強磁性層との間のチャネルと、チャネル上のゲート電極とを備え、第２強磁性層の磁化方向によりデータを記憶する。読み出し動作時に第１強磁性層から第２強磁性層へ電子を流し、かつ、第１強磁性層に用いる強磁性体は、高エネルギー側と低エネルギー側に二つのマイノリティースピンバンドを有し、二つのマイノリティースピンバンドのギャップの中央よりも高エネルギー側にフェルミ準位を有する。 （もっと読む）

【課題】 ホイスラー合金が形成される下地層の選択自由度が高く、熱処理温度及び熱処理回数を低減し、ホイスラー合金の高いスピン偏極率を活用できる積層体を提供する。
【解決手段】 ＭｇＯ層３と接触するように、結晶質のホイスラー合金層１が配置されている。ホイスラー合金層１のＭｇＯ層３に対して反対の面側には、非晶質のホイスラー合金層４が配置されている。 （もっと読む）

【課題】スピン注入書き込み時の電流値が低い磁気抵抗効果素子を提案する。
【解決手段】本発明の例に関わるスピンメモリは、磁化方向が不変の第１強磁性層、磁化方向が可変の第２強磁性層、及び、これらの間の第１非磁性層を有する磁気抵抗効果素子17と、第２強磁性層の磁化困難軸に対して、θ（45°≦θ≦90°）の方向に延び、長手方向の一端で磁気抵抗効果素子17を挟み込む下部電極16及び上部電極18と、下部電極16の長手方向の他端に接続されるスイッチ素子14と、上部電極18の長手方向の他端に接続されるビット線20とを備える。第２強磁性層の磁化反転は、第２強磁性層にスピン偏極した電子を与える書き込み電流を下部電極16と上部電極18との間に流すと共に、下部電極16及び上部電極18に流れるその書き込み電流により発生する磁界を用いて実行する。 （もっと読む）

【課題】磁気素子本体に電流を流すことなく、磁性体電極の磁化反転が可能な磁気素子及び集積回路並びに磁気ランダムアクセスメモリを提供する。
【解決手段】磁気素子１は、基板６上に第１の強磁性体電極３及び第２の強磁性体電極４を隔置し磁気素子本体２と、第１の強磁性体電極３に接触して高スピンホール効果を有する電極５を配設し、高スピンホール効果を有する電極５に電流を流して第１の強磁性体電極３へスピン注入して磁化反転する。磁気素子本体２へ電流を流すのではなく、高スピンホール効果を有する電極５に電流を流すことでスピンホール効果によるスピン分極を発生させ、第１の強磁性体電極３への移行により磁化反転できる。高インピーダンスの微小磁気メモリ素子及び磁気論理素子やスピン電界効果トランジスタを多段に接続した再構成可能微小磁気論理素子の磁化反転が可能となる。 （もっと読む）

【課題】ソース及びドレインに強磁性体によるショットキー接合を用いた金属−絶縁体−半導体電界効果トランジスタ（ＭＩＳＦＥＴ）を提供すること。
【解決手段】強磁性体であって、一方のスピンに対しては金属的なバンド構造（以下、「金属的スピンバンド」と称する。）を、他方のスピンに対しては半導体的又は絶縁体的なバンド構造（以下、「半導体的スピンバンド」と称する。）をとるハーフメタルからなり、スピン偏極した伝導キャリアを注入する強磁性ソースと、該強磁性ソースから注入されたスピン偏極した前記伝導キャリアを受けるハーフメタルからなる強磁性ドレインと、前記強磁性ソースと前記強磁性ドレインとの間に設けられ、前記強磁性ソース及び前記強磁性ドレインのそれぞれと接合した半導体層と、前記半導体層に対して形成されるゲート電極とを有することを特徴とするトランジスタ。 （もっと読む）

【課題】リコンフィギャブルな論理回路の貫通電流をなくして低消費電力化を図る。
【解決手段】本発明の半導体集積回路は、高抵抗状態及び低抵抗状態の一つをとる磁気トンネル接合又は半導体-磁性体接合をソース端及びドレイン端間に有し、ゲート端に入力信号Ａが入力され、ソース端に第一の電源電位Ｖｓｓが印加され、ドレイン端に出力端Ｏが接続されるＮチャネル型スピンＦＥＴ ＳＮ１と、ゲート端にクロック信号ＣＬが入力され、ソース端に第一の電源電位Ｖｓｓよりも高い第二の電源電位Ｖｄｄが印加され、ドレイン端に出力端Ｏが接続されるＰチャネル型ＦＥＴ Ｐ１と、入力端が出力端Ｏに接続される後段回路１２と、Ｐチャネル型ＦＥＴ Ｐ１をオンにして出力端Ｏの充電を開始した後にＰチャネル型ＦＥＴ Ｐ１をオフにして充電を終了し、入力信号ＡをＮチャネル型スピンＦＥＴ ＳＮ１のゲート端に与える制御回路１１とを備える。 （もっと読む）