【課題】従来よりも高感度かつ小面積の半導体磁気センサーを低コストで提供すること。
【解決手段】半導体基板上に化合物半導体から構成されたエピタキシャル成長層を分割することにより形成された３つのメサ領域が形成されている。メサ１０Ｃはホール素子部１００として使用される。メサ１０Ａ及びメサ１０Ｂは、それぞれホール素子部１００からの出力を増幅するための電界効果トランジスタ部２００Ａ、２００Ｂとして使用される。メサ１０Ｃとメサ１０Ｂ、メサ１０Ｃとメサ１０Ａはそれぞれ隣接して設けられているが、これらのメサ同士はエッチングにより分断されることによって絶縁されている。電圧検出用電極２０Ａ及び２０Ｂは、それぞれ電界効果トランジスタ部２００Ａ及び２００Ｂのゲート電極４０Ａ、４０Ｂに直接接続されている。 （もっと読む）

【課題】電力密度の集中を抑制して発熱の分散を図り、かつ電気位相差を低減した高性能な半導体装置を提供する。
【解決手段】基板上に配置された窒化物系化合物半導体層と、窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）からなる活性領域と、活性領域を互いに素子分離する素子分離領域と、素子分離領域によって囲まれた活性領域上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、素子分離領域１４上に配置され、それぞれゲート電極２４，ソース電極２０およびドレイン電極２２に接続されたゲート端子電極２４０，ソース端子電極２００およびドレイン端子電極２２０とを備え、ゲート電極２４の分岐を再帰的な自己相似のフラクタル図形で構成する。 （もっと読む）

【課題】オフ時のリーク電流を低減することができ、好ましくは高い閾値電圧を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】ｉ−ＧａＮ層５（電子走行層）と、ｉ−ＧａＮ層５（電子走行層）上方に形成されたｎ−ＧａＮ層７（化合物半導体層）と、ｎ−ＧａＮ層７（化合物半導体層）上方に形成されたソース電極２１ｓ、ドレイン電極２１ｄ及びゲート電極２１ｇと、が設けられている。そして、ｎ−ＧａＮ層７（化合物半導体層）のソース電極２１ｓとドレイン電極２１ｄとの間の領域内でゲート電極２１ｇから離間した部分にリセス部７ａ（凹部）が形成されている。 （もっと読む）

【課題】ＰＩＮダイオードとＭＩＭキャパシタとを備え、その製造工程の短縮を可能とする構造を有する半導体装置を提供する。
【解決手段】ＧａＡｓ基板１０Ａ上に、オーミック電極４２ａ、４４ａを備えたＰＩＮダイオードと、下側電極４５と上側電極４８ｃとの間に誘電体層４６が介在するＭＩＭキャパシタとが設けられた半導体装置であって、ＰＩＮダイオードは、ＧａＡｓ基板１０Ａ上に設けられたｎ型半導体層３２およびｐ型半導体層３８と、ｎ型半導体層３２上に設けられた第１のオーミック電極４２ａと、ｐ型半導体層３８上に設けられた第２のオーミック電極４４ａとを具備し、下側電極４５は第１のオーミック電極４２ａと同じ構造を有し、かつ、ＧａＡｓ基板１０Ａと下側電極４５との間には絶縁膜４０が設けられている。 （もっと読む）

【課題】窒化シリコン膜と電極パッドとの界面から水分が浸入することを抑制し、半導体装置の信頼性を向上させること。
【解決手段】半導体層２と、半導体層２上に設けられたＡｕからなる電極パッド１０と、電極パッド１０上にその端部が位置するように、半導体層２上及び電極パッド１０上に設けられた窒化シリコン膜６と、電極パッド１０の上面の一部及び窒化シリコン膜６の端部に接し、かつ電極パッド１０の上面の他部が露出するように設けられたＴｉ、Ｔａ及びＰｔのいずれかからなる金属層１４と、を具備する半導体装置。 （もっと読む）

ＩＩＩ−Ｖ族材料のデバイスは、チャネル領域の下方にデルタドープ領域を有する。これは、ゲートとチャネル領域との間の距離を短縮することによって、デバイスの性能を向上させ得る。
（もっと読む）

【課題】電流コラプスを低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたＧａＮ層２と、ＧａＮ層２上に形成されたｎ型ＡｌＧａＮ層３と、ｎ型ＡｌＧａＮ層３上に形成されたソース電極１１ｓ及びドレイン電極１１ｄと、ｎ型ＡｌＧａＮ層３上においてソース電極１１ｓ及びドレイン電極１１ｄとの間に位置し、Ｎを含み、開口部２２が形成されたＡｌＮ層５と、開口部２２内からＡｌＮ層５の上方まで延在するゲート電極１１ｇと、が設けられている。更に、開口部２２内においてゲート電極１１ｇとＡｌＮ層５とを絶縁するＳｉＮ膜７が設けられている。 （もっと読む）

【課題】低いゲートリーク電流と低オン抵抗との同時に実現する。
【解決手段】ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。ここで、キャップ層は、Ｓｉ不純物を含む第１ＳｉドープＧａＡｓキャップ層と、第１ＳｉドープＧａＡｓキャップ層よりも低濃度のＳｉ不純物を含む第２ＳｉドープＧａＡｓキャップ層と、第２ＳｉドープＧａＡｓキャップ層とストッパ層との間の層に設けられ、ポテンシャルバリアの上昇を抑制するバリア上昇抑制領域を備えるものとする。 （もっと読む）

【課題】Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体を安定したエッチングレートでエッチングすることができるエッチング液を得る。
【解決手段】Ｖ族として砒素を含むＩＩＩ−Ｖ族化合物半導体のエッチングに用いるエッチング液であって、ＲをＣ_ｎＦ_２ｎ＋ｌ（ｎは８を除く正の整数）とし、ＸをＮＨ_４^＋，Ｋ^＋，Ｈ^＋，Ｎａ^＋の何れか１つとして、ＲＳＯ_３Ｘ，ＲＣＯＯＸ，（ＲＳＯ_２）_２ＮＸの何れか１つと酸又はアルカリを含む。 （もっと読む）

【課題】スピン偏極電荷キャリア装置を提供すること。
【解決手段】電荷キャリアがスピン軌道結合を呈する非強磁性の半導体材料を含む電荷キャリア用のチャネル１５と、チャネルとは逆の導電型の半導体材料の領域であって、チャネルの一方の端部に、スピン偏極された電荷キャリアを注入するための、チャネルとの接合部２１を形成するように構成された領域１０と、チャネルの両端間の横方向電圧を測定するためにチャネルに接続された少なくとも１つのリード線１８_１、１８_２とを備えた装置。 （もっと読む）

【課題】ドレイン電極からのホールリークが防止された横型のＦＥＴを提供することを課題とする。
【解決手段】基板の表面上に形成された第１導電型のチャネル層と、前記チャネル層上に形成されたソース電極、ドレイン電極及びゲート電極とを備え、前記ソース電極及びドレイン電極を前記チャネル層とオーミックコンタクトさせて電界効果型トランジスタを構成し、前記ドレイン電極の下部の前記チャネル層に第１導電型の拡散領域を備え、前記拡散領域が、式（１）Ｎｓ≧ε×Ｖｍａｘ／（ｑ×ｔ）（式中、εは前記チャネル層の誘電率［Ｆ／ｍ］、Ｖｍａｘは前記電界効果型トランジスタの仕様最大電圧［Ｖ］、ｑは電荷量（１．６０９×１０^-19）［Ｃ］、ｔは前記基板の表面から前記拡散領域の底面までの距離［ｍ］である）で表されるシート不純物濃度Ｎｓ［ｃｍ^-2］を有していることを特徴とする電界効果型トランジスタにより上記課題を解決する。 （もっと読む）

【課題】化合物半導体電界効果トランジスタの高集積化及び高電力化を図る。
【解決手段】角柱状又は角錐台状の、オン状態のときに軸方向に電流が流れる半導体部４３と、半導体部の周囲に、第１絶縁層５０、制御電極層６０及び第２絶縁層７２が、半導体部の軸方向に沿って順に積層された周辺部とを備える。半導体部が、角柱状又は角錐台状の電子走行部４４と、電子走行部の側面４４ｃ上に形成された電子供給部４６とを備えて構成される。 （もっと読む）

【課題】電界効果トランジスタ、特に、アンテナスイッチのスイッチング素子を構成する電界効果トランジスタで発生する高次高調波の発生を低減できる技術を提供する。
【解決手段】メアンダ構造をしているトランジスタＱ１において、ゲート入力側に最も近い部分トランジスタのゲート幅を大きくする。具体的には、図５に示すように、櫛歯状電極ＣＬ（１）をその他の櫛歯状電極ＣＬ（２）〜ＣＬ（ｎ）よりも長くするように構成している。言い換えれば、フィンガー長Ｌｗ１をその他のフィンガー長Ｌｗｊよりも長くしている。特に、櫛歯状電極ＣＬ（１）を櫛歯状電極ＣＬ（１）〜ＣＬ（ｎ）の中で最も長くする。 （もっと読む）

半導体素子用のガードリング構造。ガードリング構造は、第１層および第１層の上面に第２層を有する半導体積層体と、第１層内に形成されたゲート構造と、第１層内に形成されたガードリングとを有する。第２層は、第１層のドーパント濃度よりも高いドーパント濃度を有する。ゲートおよびガードリングは、単一のマスクを用いて同時に形成される。
（もっと読む）

【課題】半導体ウエハ面内におけるゲート形成領域の開口部のエッチング深さを均一化して所望の閾値電圧を得ることができ、併せて歩留を向上した半導体装置及びその製造方法を提供する。
【解決手段】本発明は、半絶縁性基板上に、バッファ層と、チャネル層と、ｐ型不純物が拡散される拡散層と、前記拡散層よりもエッチングレートが大きい被エッチング層を順次エピタキシャル成長して積層するステップと、前記被エッチング層よりもエッチングレートが大きい絶縁層を前記被エッチング層上に設けるステップと、エッチングレートの違いを利用して、前記絶縁膜に開口部を設け、さらに、前記開口部を介して前記被エッチング層を選択的にエッチング除去するステップと、前記開口部から前記拡散層に前記ｐ型不純物を拡散してゲート領域を形成するステップと、を有する。 （もっと読む）

【課題】ゲートリーク電流を抑制することが可能な半導体装置を提供すること。
【解決手段】ＧａＮ系の基板と、この基板上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上に、互いに離間して形成されたドレイン電極１４及びソース電極１５と、これらのドレイン電極１４とソース電極１５との間に形成され、これらの電極１４、１５に対して平行な開口１６を有する表面保護層１７と、ＡｌＧａＮ層１３上に、表面保護層１７の上部表面及び表面保護層１７の開口１６の側壁と離間するように形成されたゲート電極１８と、を具備する。 （もっと読む）

【課題】信頼性が高く、かつ高性能の大電力用の半導体装置およびその製造方法を提供する。
【解決手段】基板１０と、基板１０上に配置された窒化物系化合物半導体層１２と、窒化物系化合物半導体層１２上に配置され、アルミニウム窒化ガリウム層（Ａｌ_xＧａ_1-xＮ）（０．１≦ｘ≦１）１４からなる活性領域ＡＡと、活性領域ＡＡを互いに素子分離する素子分離領域３４と、素子分離領域３４によって囲まれた活性領域ＡＡ上に配置されたゲート電極２４、ソース電極２０およびドレイン電極２２と、素子分離領域３４上に配置され、それぞれゲート電極２４，ソース電極２０およびドレイン電極２２に接続されたゲート端子電極２４０，ソース端子電極２００およびドレイン端子電極２２０と、ゲート電極２４とドレイン端子電極２２０との間に形成した溝部２８とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】極低温を必要することなく、小規模の装置で、非常に微弱なテラヘルツ光の強度を明確に検出でき、かつその周波数を正確に測定することができるテラヘルツ光検出装置とその検出方法を提供する。
【解決手段】表面から一定の位置に２次元電子ガス１３が形成された半導体チップ１２と、半導体チップの表面に密着して設けられたカーボンナノチューブ１４、導電性のソース電極１５、ドレイン電極１６及びゲート電極１７とを備える。カーボンナノチューブ１４は、半導体チップの表面に沿って延び、かつその両端部がソース電極とドレイン電極に接続され、ゲート電極１７は、カーボンナノチューブの側面から一定の間隔を隔てて位置する。さらに、ソース電極とドレイン電極の間に所定の電圧を印加しその間のＳＤ電流を検出するＳＤ電流検出回路１８と、ソース電極とゲート電極の間に可変電圧を印加しその間のゲート電圧を検出するゲート電圧印加回路１９と、半導体チップに可変磁場を印加する磁場発生装置２０とを備える。 （もっと読む）

【課題】半導体装置のリーク電流を低減する。
【解決手段】ＧａＡｓ層とＩｎＧａＰ層とが積層された構造を有する半導体装置において、ＧａＡｓ層にｐ型不純物をドーピングする。その結果、ＧａＡｓの伝導帯が持ち上げられ、フェルミ準位より高くなる。従って、電子蓄積が抑制され、ゲートリーク電流を減少することが可能となる。 （もっと読む）

【課題】発振が抑制できるとともに、直流動作測定を正確に行うことができる半導体装置を提供すること。
【解決手段】ＧａＡｓ基板１１上に形成された複数のドレイン電極１５、及び複数のソース電極１４と、これらのドレイン電極１５とソース電極１４との間にそれぞれ形成された複数のゲート電極１３と、これらのゲート電極１３に接続された複数のゲートバスライン１８と、これらのゲートバスライン１８にそれぞれ接続された複数のゲートパッド２０と、これらのゲートパッド２０と複数のゲートバスライン１８との間に形成され、複数のソース電極１４を接続するソースパッド１６と、このソースパッド１６に対向する位置に形成され、複数のドレイン電極１５を接続する複数のドレインパッド１７と、ＧａＡｓ基板１１に埋め込み形成され、複数のゲートパッド２０をそれぞれ接続する抵抗２１と、複数のドレインパッド１７をそれぞれ接続するマイクロストリップライン２２と、を具備する。 （もっと読む）