説明

Fターム[5F102GJ05]の内容

接合型電界効果トランジスタ (42,929) | 基板 (5,097) | 半導体材料(半絶縁性材料も含む) (3,925) | 3−5族 (1,455) | GaAs (578)

Fターム[5F102GJ05]に分類される特許

101 - 120 / 578


【課題】チャネル層をInAsから構成するヘテロ構造の電界効果トランジスタで、高速で安定した動作ができるようにする。
【解決手段】第1障壁層102に形成されてAlGaSbに対して浅いアクセプタとなる不純物が導入された第1不純物導入領域110と、第2障壁層104に形成されてAlGaSbに対して浅いアクセプタとなる不純物が導入された第2不純物導入領域111とを備える。また、第1不純物導入領域110および第2不純物導入領域111は、チャネル層103の電子に不純物散乱を生じさせない範囲でチャネル層103より離間して形成されている。 (もっと読む)


【課題】チャネル層をInAsから構成するヘテロ構造の電界効果トランジスタで、高速で安定した動作ができるようにする。
【解決手段】キャップ層105の表面を塩酸からなる処理液で処理する。処理液は、例えば、塩化水素の37質量%水溶液を、水で5倍(体積)に希釈したものである。次に、基板101を処理液中より引き上げ、直ちにキャップ層105の表面に付着している塩酸を除去する。この塩酸の除去では、水を用いることなく、例えば、キャップ層105の表面に窒素ガスを吹き付けることで付着している塩酸を除去する。 (もっと読む)


【課題】 ビアホール上にオーミック電極が形成された半導体装置において、装置の小型化を図ること。
【解決手段】 本半導体装置は、基板10と、基板10上に形成された半導体層12と、半導体層上12に形成されたソースまたはドレイン電極を構成するオーミック電極20と、を備え、基板10及び半導体層12には、基板10及び半導体層12を貫通するビアホール30が形成され、ビアホール30は、少なくとも半導体層を貫通する第1ビアホール32と、第1ビアホール32下の基板10に形成された、第1ビアホール32より開口断面積が大きい第2ビアホール34と、を含み、オーミック電極20は、第1ビアホール32の上に設けられている。 (もっと読む)


【課題】FETの閾値電圧のばらつきのない半導体トランジスタおよびその製造方法を提供する。
【解決手段】半導体トランジスタ100は、基板1と、基板1の上方に形成された第1化合物半導体層103と、第1化合物半導体層103上に形成され、第1化合物半導体層103よりもバンドギャップの大きい第2化合物半導体層104と、第2化合物半導体層104内の少なくとも一部に、酸素がドープされた酸素ドープ領域105と、第2化合物半導体層104上に形成された第3化合物半導体層106と、第1化合物半導体層103に電気的に接続されたソース電極107およびドレイン電極109と、酸素ドープ領域105の上方に、酸素ドープ領域105に接するように形成されたゲート電極108とを有する。 (もっと読む)


【課題】オン抵抗の低減を図ることができる電界効果トランジスタ(FET)を提供する。
【解決手段】FET101は、化合物半導体基板1と、化合物半導体基板1上に形成され、当該基板側から見て、n型キャリアが蓄積するチャネル層5、ショットキー層8、及びキャップ層9を順次含む半導体積層構造10と、ゲート電極20、ソース電極21、及びドレイン電極22とを備えている。キャップ層9は、ショットキー層8側から見て、自然超格子構造を有するアンドープの又はn型キャリアが添加された第1のInGaP層9Aと、自然超格子構造を有しないn型キャリアが添加された第2のInGaP層9Bとを順次含んでいる。 (もっと読む)


【課題】本発明は、剥離液の残渣を除去できる半導体装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、基板上に開口を有するレジストマスクを形成する工程と、該基板のうち該開口により露出した部分に所定の処理を施す工程と、アリールスルホン酸を含む剥離液を用いて該レジストマスクを剥離する工程と、リンス液を用いて該剥離液の残渣を除去する工程と、該基板上に膜を形成する工程と、を備える。そして、該リンス液の溶解度パラメータは12.98から23.43までのいずれかの値であることを特徴とする。 (もっと読む)


【課題】複数段のトランジスタで構成されるモジュールの段間のSパラメータが測定可能な段間プローブ用パターン構造、段間測定方法、およびマルチチップモジュール高周波回路を提供する。
【解決手段】誘電体基板と、誘電体基板の第1表面上に配置された第1信号伝送線路と、誘電体基板の第1表面上に前記第1信号伝送線路に隣接して配置された一対の第1接地端子電極と、第1接地端子電極の下部に配置された第1VIAホールと、誘電体基板の第1表面と反対側の第2表面に配置され、第1接地端子電極に対して第1VIAホールを介して接続された裏面接地電極とを備える。第1信号伝送線路には高周波プローブの信号端子が接続可能であり、一対の第1接地端子電極には、高周波プローブの一対の接地端子が接続可能である。 (もっと読む)


【課題】同一基板上にヘテロ接合バイポーラトランジスタ(HBT)と電界効果トランジスタ(FET)とが形成され、HBTのコレクタ抵抗が低減されてHBTの特性が向上され、かつFETのゲートリセスのエッチング精度が良好で、FETのオン抵抗が低い半導体装置を安定的に提供する。
【解決手段】HBT101Aにおいては、サブコレクタ層が複数の半導体層13〜15の積層構造からなり、かつ、サブコレクタ層においてコレクタ層17より張り出した部分上にコレクタ電極28が形成されている。FET101B、101Cにおいては、HBT101Aのサブコレクタ層をなす複数の半導体層のうち半導体基板1側の少なくとも1層の半導体層13が、キャップ層の少なくとも一部の層を兼ねている。HBTサブコレクタ層の総膜厚が500nm以上であり、FETキャップ層の総膜厚が50nm以上300nm以下である。 (もっと読む)


【課題】デバイス特性に優れたHEMT構造またはMIS(MOS)型HEMT構造の半導体素子を提供する。
【解決手段】基板2の上に少なくともAlを含むIII族窒化物からなる下地層(バッファー層)3を設けた上で、III族窒化物、好ましくはGaNからなる第1の半導体層(チャネル層)4と、少なくともAlを含むIII族窒化物、好ましくはAlxGa1−xNであってx≧0.2である第2の半導体層(電子供給層)6が積層されてなる半導体層群を有する半導体積層構造において、バッファー層3と第1の半導体層4とをMOCVD法で形成し、第2の半導体層6をMBE法で形成する。 (もっと読む)


【課題】HEMTのチャンネル抵抗を小さくできる構造を有する化合物半導体エピタキシャルウエハ及び高周波半導体装置を提供する。
【解決手段】半絶縁性半導体基板10と、結晶成長性を良好にするためのバッファ層11と、一様にドープされた領域内にデルタドープされた領域を有する第1の電子供給層12と、電子のポテンシャル障壁を形成する第1のスペーサ層13と、2次元電子を発生させるチャネル層14と、電子のポテンシャル障壁を形成する第2のスペーサ層15と、一様にドープされた領域内にデルタドープされた領域を有する第2の電子供給層16と、オーミックコンタクトをとるためのキャップ層17と、を順次積層して形成してなることを特徴とする。 (もっと読む)


【課題】ゲート電極とソース電極との間のゲート寄生容量成分Cgsを低減することができる半導体装置を提供する。
【解決手段】半導体基板11上に形成された動作層12と、この動作層12の表面上に、互いに離間して形成されたドレイン電極13およびソース電極14と、動作層12の表面上において、ドレイン電極13とソース電極14との間に形成されたゲート電極15と、動作層12の表面上において、ドレイン電極13とソース電極14との間に、ゲート電極15を覆うように形成された表面保護膜19と、表面保護膜19の表面上であって、少なくともゲート電極15のドレイン側端部上を含む位置に形成されたソースフィールドプレート電極20と、ソースフィールドプレート電極20に接続されるとともに、ソース電極14に電気的に接続され、これらの電極20、14のよりも狭い幅で表面保護膜19上に形成された複数の配線21を具備する。 (もっと読む)


【課題】高周波モジュール中におけるスイッチング素子として用いられるHEMT素子を小型化する。
【解決手段】GaAsからなる基板1の主面上の素子分離部9で規定された活性領域内において、ゲート電極17は、1本で形成し、ソース電極13とドレイン電極14との間では紙面上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングすることにより、活性領域外に配置されるゲート電極17の割合を減じ、ゲートパッド17Aの面積を減じる。 (もっと読む)


【課題】高周波信号経路を切り替えるために半導体基板上に形成された、小型でかつ低歪特性を実現するスイッチング素子を提供する。
【解決手段】スイッチング素子の一例であるFET100は半導体基板109上に形成された櫛型の2つのソース・ドレイン電極101と、2つのソース・ドレイン電極101の間を這うように配置された少なくとも2本のゲート電極102と、隣り合うゲート電極102の間に挟まれ、かつ、隣り合うゲート電極102に沿って配置された導電層103とを備え、ゲート電極102の2つのソース・ドレイン電極101の指状部と平行な部分である直線部108の直下に位置する層が、ゲート電極102の隣り合う一対の直線部108をつなぐ部分である屈曲部107の直下に位置する層から、電気的に分離されている。 (もっと読む)


【課題】コンタクトプラグを介さずに、MOSトランジスタの第2ソース/ドレイン電極に相変化材料領域を直接、接続することで、電圧降下のロスを抑制し、効率よく相変化材料を加熱する。これにより、消費電力を抑制する。
【解決手段】半導体装置は、第1ソース/ドレイン電極及び第2ソース/ドレイン電極を有するMOSトランジスタと、コンタクトプラグを介して第1ソース/ドレイン電極に接続されたGND配線と、相変化材料領域と、相変化材料領域上に設けられた上部電極と、を有する。相変化材料領域は、第2ソース/ドレイン電極に直接、接続されている。 (もっと読む)


【課題】GaAsを材料として用いた基板の基板厚さのばらつきを抑制することが可能な半導体装置の製造方法を提供すること。
【解決手段】GaAs基板29上に、AlGaAsからなる基板厚制御層18を形成する工程と、基板厚制御層18上にGaAsからなるバッファ層17を形成する工程と、このバッファ層17上に電界効果トランジスタ16を形成する工程と、次亜塩素酸ナトリウム水溶液を用いて、GaAs基板29を、基板厚制御層18が露出するまで研磨する工程と、を具備する。 (もっと読む)


【課題】大きな電流密度あるいは大きな利得での駆動と低いオン抵抗とを両立したHFETを得る。
【解決手段】InAlGa1−x−yAs1−z(ただしx、yおよびzは、0≦x<1、0≦y<1、0<x+y≦1および0≦z≦1を満たす)からなる半導体層を有し、前記半導体層が、トランジスタのソースとして機能するソース領域の全部または一部と、前記トランジスタのドレインとして機能するドレイン領域の全部または一部と、前記ソース領域および前記ドレイン領域の間に配置され、前記トランジスタのゲートとして機能するゲート領域の全部または一部とを含み、前記ゲート領域の全部または一部における前記半導体層の最大電子親和力が、前記ソース領域の全部または一部における前記半導体層の最小電子親和力または前記ドレイン領域の全部または一部における前記半導体層の最小電子親和力より小さい半導体基板を提供する。 (もっと読む)


【課題】III-V族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置(HFET)は、SiC基板11上にバッファ層12を介在させて形成された第1の窒化物半導体層13と、該第1の窒化物半導体層13の上に形成され、該第1の窒化物半導体層13の上部に2次元電子ガス層を生成する第2の窒化物半導体層14と、該第2の窒化物半導体層14の上に選択的に形成されたオーム性を持つ電極16、17とを有している。第2の窒化物半導体層14は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部14aを有し、オーム性を持つ電極16、17はコンタクト部14aに形成されている。 (もっと読む)


【課題】InAlN/GaNヘテロ構造を有し、かつオーミックコンタクト特性の優れた半導体素子用のエピタキシャル基板を提供する。
【解決手段】半導体素子用エピタキシャル基板10Aが、下地基板1と、GaNからなるチャネル層3と、AlNからなるスペーサ層4と、III族元素としてInとAlとGaとを含む障壁層5と、を備え、障壁層が、InxAl1-xN(0<x<1)からなるマトリックス層にGa原子がドープされ、障壁層のGa原子の濃度が1.2×1020cm-3以下であるようにする。 (もっと読む)


【課題】ゲート電極の形成工程におけるフォトレジスト層を露光した際に、露光不良によりレジスト残渣が発生しないようにすること。
【解決手段】本発明の電界効果トランジスタ100は、半導体基板1上にゲート電極を備えた電界効果トランジスタで、半導体基板1上に設けられた誘電体膜2と、この誘電体膜2の開口部に設けられたフット部8と、このフット部8上及び誘電体膜2上に設けられたヘッド部9とを備え、誘電体膜の膜厚t1が、0.9k×λ/2|n1−n2|<t1<1.1k×λ/2|n1−n2|(ただしkは自然数であり、屈折率n1は所定の波長λを有する露光光に対する誘電体膜の屈折率n1(>2.1)、屈折率n2はフォトレジスト層の屈折率)である。 (もっと読む)


【課題】ゲート電極の内部に腐食が進行することを抑制する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置100は、化合物半導体基板101と、化合物半導体基板101上の一部に形成された接続部119と接続部119上に形成されかつ接続部119より幅広の本体部117とを有しており、かつアルミニウムを含むゲート電極118と、ゲート電極118の表面上に設けられた保護絶縁層(シリコン窒化膜120)と、シリコン窒化膜120が被覆していないゲート電極118の表面に設けられており、アルミニウムよりも酸化されにくい不動態膜124と、を備える。 (もっと読む)


101 - 120 / 578