【課題】高耐圧なＩＩＩ−窒化物デバイスを提供する。
【解決手段】半導体基板１、基板１上の活性層のスタックであって、それぞれの層はＩＩＩ−窒化物材料を含むスタック２−５、スタック２−５上のゲート８、ソース９およびドレインコンタクト１０、および基板１の裏側（活性層のスタックに接する側に対向する側）から基板１に接する活性層のスタックの下層まで基板中を延びるトレンチであって、トレンチはドレイン領域を完全に囲み、ドレインに向かうゲート領域の端と、ゲートに向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるような幅を有するトレンチを含むＩＩＩ−窒化物デバイス。 （もっと読む）

【課題】ｎ型不純物としてＴｅを用いたノンアロイ層を有していても、ベース電流、コレクタ電流のリーク電流が少ないトランジスタ素子を提供する。
【解決手段】基板１１と、基板１１上に設けられた高電子移動度トランジスタ構造層２８と、高電子移動度トランジスタ構造層２８上に設けられたヘテロバイポーラトランジスタ構造層２９とを備えたトランジスタ素子１０において、ヘテロバイポーラトランジスタ構造層２９のノンアロイ層２６，２７は、ｎ型不純物としてＴｅがドーピングされており、ｎ型不純物濃度が１．０×１０¹⁹ｃｍ^-3以上２．０×１０¹⁹ｃｍ^-3以下にされているものである。 （もっと読む）

【課題】絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を実現し、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上に形成された化合物半導体積層構造２は、その厚みが１０μｍ以下であって、ＡｌＮからなる厚い第１のバッファ層を有しており、ＩＩＩ族元素（Ｇａ，Ａｌ）の総原子数のうち、Ａｌ原子の比率が５０％以上とされ、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされる。 （もっと読む）

【課題】薄膜抵抗又は基板抵抗によって数ｋΩから数十ｋΩの抵抗値を持つゲート抵抗のサイズが基板長さ、基板幅に比べて大きい。
【解決手段】能動層１０を有する半導体基板１１と、半導体基板の能動層１０にオーミック接触するソース電極１３及びドレイン電極１４と、能動層１０の上方に設けられたゲート電極１５と、半導体基板１１に設けられた非活性領域１６と、非活性領域１６上にゲート電極１５の一部が引出されて接触する導体１７と、非活性領域１６上で直流電圧が印加されるパッド電極１８と、パッド電極１８及び導体１７にオーミック接触し、非活性領域１６に設けられたゲート抵抗領域１９とを備え、ゲート抵抗領域１９は半導体基板１１へボロンイオンを注入することによって形成され、ボロンイオンの注入量によりゲート抵抗領域１９上のシート抵抗値を高めたことを備えたことを特徴とする半導体素子の構造が提供される。 （もっと読む）

【課題】放熱性と耐久性に優れた半導体装置およびその製造方法を提供する。
【解決手段】導電ベースプレートと、導電ベースプレート上に接合される半導体チップと、半導体チップと導電ベースプレートとの接合面の中央部に配置された第１接着剤と、半導体チップと導電ベースプレートとの接合面の周辺部に配置された第２接着剤とを備え、第１接着剤は第２接着剤よりも相対的に熱伝導率が高く、第２接着剤は第１接着剤より相対的に接合力が高い半導体装置。 （もっと読む）

【課題】差分周波数Δｆが数百ＭＨｚにおいても高周波半導体チップのドレイン端面の電圧が平滑化された半導体装置を提供する。
【解決手段】高周波半導体チップと、高周波半導体チップの入力側に配置された入力側分布回路と、高周波半導体チップの出力側に配置された出力側分布回路と、入力側分布回路に接続された高周波入力端子と、出力側分布回路に接続された高周波出力端子と、高周波半導体チップのドレイン端子電極近傍に配置された平滑化キャパシタとを備え、高周波半導体チップと、入力側分布回路と、出力側分布回路と、平滑化キャパシタとが１つのパッケージに収納されたことを特徴とする半導体装置。 （もっと読む）

【課題】充分な選択比を備え、また、除去が比較的容易なエッチングストッパ層を得る。
【解決手段】ＧａＡｓ基板１０上に設けられた高電子移動度トランジスタ構造２０と、高電子移動度トランジスタ構造２０の上に設けられたヘテロ接合バイポーラトランジスタ構造４０と、を備え、高電子移動度トランジスタ構造２０とヘテロ接合バイポーラトランジスタ構造４０との間には、Ａｓ濃度が１．０×１０^１６ａｔｏｍｓ／ｃｃ以上１．０×１０^２１ａｔｏｍｓ／ｃｃ以下のＩｎＧａＡｓＰ層からなるエッチングストッパ層３０を備える。 （もっと読む）

【課題】電流コラプスが抑制され、耐圧の高い半導体装置を提供する。
【解決手段】基板１１０と、基板１１０の上方に形成された窒化物系化合物半導体からなるバッファ層１２０と、バッファ層１２０上に形成された窒化物系化合物半導体からなるチャネル層１３０と、チャネル層１３０の上方に形成された窒化物系化合物半導体からなる電子供給層１３２と、電子供給層１３２の上方に形成された第１の電極１３６と、電子供給層１３２の上方に形成された第２の電極１３８と、を備え、第２の電極１３８の電位に対して、基板１１０の電位および第１の電極１３６の電位が同じ側であり、第２の電極１３８の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計が、第１の電極１３６の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計より、大きい半導体装置。 （もっと読む）

【課題】トランジスタの占有面積をほとんど増やすことなく、かつ、ＨＢＴとＨＦＥＴとを接続する配線による悪影響を受けないＢｉ−ＨＦＥＴ（半導体装置）を提供する。
【解決手段】基板１０１上に形成されたＨＦＥＴ１６０と、ＨＦＥＴ１６０上に形成されたＨＢＴ１７０とを備え、ＨＦＥＴ１６０は、チャネル層１０２と、コンタクト層１０４とを有し、ＨＢＴ１７０は、ＨＦＥＴ１６０のコンタクト層１０４と接続、又は、一体化されたサブコレクタ層１０７と、コレクタ層１０８と、ベース層１０９と、エミッタ層１１０と、エミッタキャップ層１１１と、エミッタコンタクト層１１２とを有し、コレクタ層１０８、ベース層１０９及びエミッタ層１１０は、メサ形状の構造体であるベースメサ領域８３０を構成し、ゲート電極２０２は、第一のコレクタ電極２０３とベースメサ領域８３０との平面的な間に設けられたリセス領域８２０内に形成されている。 （もっと読む）

【課題】電流容量が高く、かつ生じる応力が低減されてクラックの発生が抑制され、信頼性の高いパッケージを提供する。
【解決手段】パッケージ外壁１６と、パッケージ外壁１６を貫通する貫通孔と、貫通孔にはめ込まれた凸状フィードスルー２５と、凸状フィードスルー２５に固定され端子電極２１ｂとを備え、端子電極２１ｂは、相対的に線熱膨張率は低いが抵抗率が高い第１の金属層９０と、相対的に線熱膨張率は高いが抵抗率が低い第２の金属層８０ａ，８０ｂとを備える。 （もっと読む）

【課題】マルチフィンガーＦＥＴセル内のループ発振を抑制させ、かつチップ面積の増大を抑制する。
【解決手段】ユニットフィンガーの並列接続からなるマルチフィンガー単位ＦＥＴセルと、マルチフィンガー単位ＦＥＴセルのゲートフィンガーを並列接続する指定ゲートバスラインと、指定ゲートバスラインに接続されたゲート引き出しラインとを備え、ゲート引き出しラインと指定ゲートバスラインの接続点をマルチフィンガー単位ＦＥＴセル内の中心からずらすことによって、接続点の一方に接続されたゲートフィンガー数が、他方に接続されたゲートフィンガー数よりも多くする。 （もっと読む）

【課題】チップサイズの大きい高周波部品（ＭＭＩＣ）とパッケージ端子間を接続するインダクタンス成分を抑制し、高周波特性を改善したＭＭＩＣ用パッケージを提供する。
【解決手段】導体ベースプレート２００と、導体ベースプレート２００上に配置され、入力端子２４ａおよび出力端子２４ｂを有するＭＭＩＣ基板２４と、導体ベースプレート２００上に配置され、ＭＭＩＣ基板２４を囲むセラミック枠体１８０と、セラミック枠体１８０上に配置されたパッケージ入力端子２１ａおよびパッケージ出力端子２１ｂと、ＭＭＩＣ基板２４とセラミック枠体１８０との間の導体ベースプレート２００上に配置された結合用基板２５と、結合用基板２５上に配置された結合ライン２５ａとを備え、パッケージ入力端子２１ａと結合ライン２５ａ間、および結合ライン２５ａと入力端子２４ａ間とが接続されている。 （もっと読む）

【課題】ベース面の反りの少ないパッケージを提供する。
【解決手段】導体ベースプレート２００と、導体ベースプレート上に配置された半導体装置と、半導体装置を内在し、導体ベースプレート上に配置され、導体ベースプレートとは異なる材料からなる金属壁１６とを備え、導体ベースプレートは、対抗する1対の端面１００a・１００bが緩やかな弧を有し、金属壁も緩やかな弧を有しているので、接合時や基板実装時、キャップ半田付け時の反りの発生を抑制できる。 （もっと読む）

【課題】バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 （もっと読む）

【課題】良好なノーマリ・オフ動作を可能とすることに加え、アバランシェ耐量が大きく、外部のダイオードを接続することを要せず、確実に安定動作を得ることができる信頼性の高い高耐圧のＨＥＭＴを得る。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成された電極用リセス２Ｄを、少なくとも電極用リセス２Ｄの底面で化合物半導体積層構造２と直接的に接するように電極材料で埋め込み、化合物半導体積層構造２とショットキー接触するフィールドプレート電極８を形成する。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース１８、ドレイン２０、およびゲート２２を含む。第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート３０、及び第２のスペーサ層上の第２のフィールドプレート３２が、ゲートに接続される。第３のスペーサ層３４が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレート３６が、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】比較的簡易な構成で、化合物半導体素子の低抵抗伝送を達成すると共に、半導体素子の十分な高放熱性を低コストで実現する半導体装置を得る。
【解決手段】表面に接続電極１１が形成された化合物半導体素子１０と、表面に接続電極２８ａ及び凹部２１が形成された樹脂回路基板２０と、凹部２１内で化合物半導体素子１０を固定する金属材料３２，３３とを有する半導体パッケージであり、化合物半導体素子１０は、凹部２１内において、接続電極１１，２８ａが近接するように偏倚した位置に固定されており、接続電極１１，２８ａがワイヤ接続されており、金属材料３２は、化合物半導体素子１０の底面から側面の少なくとも一部まで被覆する。 （もっと読む）

【課題】ゲート電極の電界集中を緩和して耐圧の更なる向上を実現することに加え、デバイス動作速度を向上させ、アバランシェ耐量が大きく、サージに対して強く、例えばインバータ回路等に適用する場合に外部のダイオードを接続することを要せず、ホールが発生しても安定動作を得ることができる信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２に形成された電極用リセス２Ｃを、ゲート絶縁膜６を介して電極材料で埋め込むようにゲート電極７を形成すると共に、化合物半導体積層構造２に形成されたフィールドプレート用リセス２Ｄをｐ型半導体で埋め込み、化合物半導体積層構造２とｐ型半導体層８ａで接触するフィールドプレート８を形成する。 （もっと読む）

【課題】下地基板の導電性を問わずに非破壊でＨＥＭＴ構造のシート抵抗を評価する方法を提供する。
【解決手段】ＨＥＭＴ構造を備えるエピタキシャル基板のシート抵抗評価方法が、障壁層におけるIII族元素の組成比を除いて評価対象エピタキシャル基板と同一の構造を有する複数のエピタキシャル基板のそれぞれについてフォトルミネッセンス測定を行い、得られたスペクトルからバンド端ピーク強度値を取得する第１予備測定工程と、複数のエピタキシャル基板のそれぞれについてシート抵抗値を測定する第２予備測定工程と、取得したバンド端ピーク強度値とシート抵抗値とから検量線を作成する検量線作成工程と、評価対象エピタキシャル基板についてフォトルミネッセンス測定を行ってバンド端ピーク強度値を取得する実測工程と、得られたバンド端ピーク強度値と検量線とに基づいて評価対象エピタキシャル基板のシート抵抗値を算出する工程と、を備える。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）