ＩＩＩ−窒化物デバイスの製造方法およびＩＩＩ−窒化物デバイス
【課題】高耐圧なＩＩＩ−窒化物デバイスを提供する。
【解決手段】半導体基板１、基板１上の活性層のスタックであって、それぞれの層はＩＩＩ−窒化物材料を含むスタック２−５、スタック２−５上のゲート８、ソース９およびドレインコンタクト１０、および基板１の裏側（活性層のスタックに接する側に対向する側）から基板１に接する活性層のスタックの下層まで基板中を延びるトレンチであって、トレンチはドレイン領域を完全に囲み、ドレインに向かうゲート領域の端と、ゲートに向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるような幅を有するトレンチを含むＩＩＩ−窒化物デバイス。
【解決手段】半導体基板１、基板１上の活性層のスタックであって、それぞれの層はＩＩＩ−窒化物材料を含むスタック２−５、スタック２−５上のゲート８、ソース９およびドレインコンタクト１０、および基板１の裏側（活性層のスタックに接する側に対向する側）から基板１に接する活性層のスタックの下層まで基板中を延びるトレンチであって、トレンチはドレイン領域を完全に囲み、ドレインに向かうゲート領域の端と、ゲートに向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるような幅を有するトレンチを含むＩＩＩ−窒化物デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体デバイスに関する。更に、本発明はＩＩＩ−窒化物デバイスの製造方法およびＩＩＩ−窒化物デバイスに関する。
【背景技術】
【０００２】
ＧａＮ系材料は低損失および高パワースイッチングのためのパワートランジスタの応用において優れた特性を有する。ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮダブルヘテロ構造ＦＥＴ（ＤＨＦＥＴ）形状は、改良されたキャリアの閉じ込めにより、高パワー応用が非常に期待される。
【０００３】
それらのデバイスは、（アンドープＧａＮチャネル中の２ＤＥＧの形成による）低いオン抵抗ＲＯＮと、ＡｌＧａＮバッファによる高いブレイクダウン電圧を提供する。ＧａＮ系と互換性のある熱伝導性、低コスト、および大口径が得られることにより、基板（Ｓｉ、ＳｉＣ、サファイア）中でＳｉがエピタキシャル成長のために最も適した選択である。しかしながら、Ａｌ（ＧａＮ）材料に比較してＳｉの臨界電界強度は低い（０．３ＭＶ／ｃｍ）ために、Ｓｉ上に形成されたデバイスは、最大ブレイクダウン電圧（ＶＢＤ）がＳｉ基板自身により制限されるという欠点を有する。これは、ＡｌＮ／Ｓｉ反転界面を横切る望まないリークとなり、これによりＶＢＤがバッファの厚さにより制限される。
【発明の概要】
【０００４】
本開示の目的は、先端技術に対してブレイクダウン電圧が増大したＩＩＩ−窒化物デバイスを提供することである。他の目的は、先端技術に対してブレイクダウン電圧が増大したＩＩＩ−窒化物デバイスの製造方法を提供することである。
【０００５】
本開示は、ＩＩＩ−窒化物デバイスであって、ａ）半導体材料からなる基板、ｂ）基板の上でこれと接する活性層のスタックであって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義されるスタック、ｃ）活性層のスタック上のゲートコンタクト、ソースコンタクトおよびドレインコンタクトであって、基板のゲート領域、ソース領域およびドレイン領域は、ゲートコンタクト、ソースコンタクトおよびドレインコンタクトのそれぞれの基板中の突出物であるゲートコンタクト、ソースコンタクトおよびドレインコンタクト、およびｄ）基板の裏側から延びる基板中のトレンチであって、裏側は活性層のスタックと接する基板の側と対向し、活性層のスタックの下層まで基板を通り、トレンチは好適にはドレイン領域を完全に囲み、活性層スタック／基板界面を横切ってドレインはゲート領域およびソース領域から電気的に分離され、ドレイン領域に向かうまたはドレイン領域から離れて配置されるゲート領域の端と、ゲート領域に向かうまたはゲート領域から離れて配置されるドレイン領域の端との間に配置され、および／または基板のドレイン領域が実質的に半導体材料からなるような幅を有するトレンチ、を含むＩＩＩ−窒化物デバイスを提供する。
【０００６】
そのようなデバイスは、トレンチの無いデバイスに比較して高電圧においてより低いリークを有することができる。これは、例えばＡｌＮ／Ｓｉ界面のような活性層スタック／基板界面に沿った追加の平行な導電性経路が実質的に除去され、それゆえに比較的高い素子電圧が達成できるためである。
【０００７】
ある具体例では、トレンチは電気的に絶縁性で熱的に伝導性の材料により埋められる。
【０００８】
ある具体例では、デバイスは、更に、基板の裏側に第１保護層を含み、この保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【０００９】
ある具体例では、デバイスは、更に、ソースコンタクト、ゲートコンタクトおよびドレインコンタクトを覆い、これと接する第２保護層を含み、この保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【００１０】
ある具体例では、トレンチは、活性層のスタックの厚さ以上であり、ドレインに向うゲート領域の端とドレイン領域の端との距離以下である幅を有する。
【００１１】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮおよびそれらの組み合わせから選択される。
【００１２】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料はＡｌＮである。
【００１３】
ある具体例では、基板は薄層化したシリコンウエハである。
【００１４】
本開示は、また、ＩＩＩ−窒化物デバイスの製造方法であって、ａ）半導体材料からなる基板を提供する工程と、ｂ）基板上に活性層のスタックを形成する工程であって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板界面はスタックと基板との間の遷移として定義される工程と、ｃ）活性層のスタックの上にソースコンタクト、ゲートコンタクト、およびドレインコンタクトを形成する工程であって、基板のゲート領域、ソース領域、およびドレイン領域は、それぞれゲートコンタクト、ソースコンタクト、およびドレインコンタクトの基板中への突起物である工程と、ｄ）基板の裏側から延びる基板中のトレンチを形成する工程であって、裏側は活性層のスタックと接する基板の側と対向し、基板に接する活性層のスタックの下層まで基板を通り、このトレンチは好適には完全にドレイン領域を囲み、ドレイン領域は活性層スタック／基板界面を横切ってゲート領域とソース領域から電気的に分離され、ドレインに向かうまたはドレインから離れて配置されるゲート領域の端と、ドレイン領域の端との間に配置され、および／または基板のドレイン領域が実質的に半導体材料からなるような幅を有する工程と、を含む製造方法。
【００１５】
ある具体例では、この方法は、更に、電気的に絶縁性で熱的に伝導性の材料でトレンチを充填する工程を含む。
【００１６】
ある具体例では、この方法は、更に、基板の裏側に第１保護層を堆積する工程を含み、この第１保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【００１７】
ある具体例では、第１保護層は、トレンチを形成する工程においてマスク層として機能する。
【００１８】
ある具体例では、この方法は、更に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆い、これらと接する第２保護層を堆積する工程を含み、この保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【００１９】
ある具体例では、トレンチは活性層のスタックの厚さ以上であり、ドレインに向うゲート領域の端とドレイン領域の端との距離以下である幅を有する。
【００２０】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮおよびそれらの組み合わせから選択される。
【００２１】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料はＡｌＮである。
【図面の簡単な説明】
【００２２】
すべての図面は本開示のいくつかの形態や具体例を示すことを意図する。記載された図面は単に模式的で限定的では無い。
【００２３】
【図１】ＤＨＦＥＴデバイスのも模式的な断面図を示す。
【図２】Ｓｉ基板上のＤＨＦＥＴデバイスの早期デバイスブレイクダウンのメカニズムを模式的に示す。
【図３】ＡｌＮ／Ｓｉ界面を横切るリーク経路中の遮断（Ｘ）を有する、本開示のデバイスを模式的に示す。
【図４】双方のゲート−ドレイン距離（ＬＧＤ）は２０μｍである（１）ＤＨＦＥＴおよび（２）開示のデバイスのブレイクダウンの測定カーブを示す。
【図５】ＤＨＦＥＴ（１、黒色）および開示のデバイス（２、薄い灰色）に対する２５℃と２００℃との間の様々な温度におけるリーク特性カーブ（４００Ｖまで）を示す。領域「Ａ」は、開示のデバイス（２、薄い灰色）の場合の、低減されたリーク電流を明確に示す。
【図６】トレンチ形成前のＤＨＦＥＴデバイス（１、黒色）と、トレンチ形成後のＤＨＦＥＴデバイス（２、薄い灰色）との、一般的なトランジスタ特性（ＩＤＳ−ＶＧＳおよびＩＤＣ−ＶＤＳ）を示す。
【図７】ＩＩＩ−窒化物デバイスの、基板の裏側１１および／または表側１１’の上に堆積した電気的に絶縁性で熱的に伝導性の層（例えばＡｌＮ）を有する開示のデバイスを模式的に表す。
【図８】本開示のトレンチを含むが、第１（裏側の）保護層を有さない、フローティング金属パッケージ（ボンディング層１２、パッケージ１３）を有する本開示のデバイスを模式的に示す。ブレイクダウン電圧低減のメカニズムは、ドレインからパッケージに向かう水平の導通を示す矢印により示される。
【図９】本開示のトレンチを含むが、第１（裏側の）保護層を有さない、接地された金属パッケージ（ボンディング層１２、パッケージ１３）を有する本開示のデバイスを模式的に示す。ブレイクダウン電圧低減のメカニズムは、ドレインからパッケージに向かう垂直の導通を示す矢印により示される。
【図１０】本開示のトレンチおよび第１（裏側）保護層１１を含むフローティングまたは接地の金属パッケージ（ボンディング層１２、パッケージ１３）を有する本開示のデバイスを模式的に示す。Ｓｉ／パッケージ界面に沿った垂直／水平の導通は見られず、それゆえにブレイクダウン電圧は大きく増大する。
【図１１】熱発散（熱消散）層として機能する例えばＡｌＮからなる表側の保護層１１’を追加的に含む図１０のデバイスを示す。
【発明を実施するための形態】
【００２４】
本開示は、特定の具体例について所定の図面を参照しながら述べられるが、本開示はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本開示の実施の実際の縮小に必ずしも対応していない。
【００２５】
更に、記載や請求の範囲中の、第１、第２、第３等の用語は、同一要素の間で区別するために使用され、連続したまたは時間順の順番を表す必要はない。用語は適当な状況下で交換可能であり、本開示の具体例はここで記載や図示された以外の順序で操作可能である。
【００２６】
また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された開示は、ここに記載や図示されたものと異なる位置でも操作できる。
【００２７】
更に、例え「好ましい」と言及されても、様々な具体例は、本開示の範囲を限定するよりもむしろ実施できる例示的方法として解釈される。
【００２８】
請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されるべきではなく、他の要素や工程を排除しない。言及された特徴、数字、工程、または成分の存在は、その通りに特定して解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではなく、本記載に関してはむしろ、単にデバイスの列挙された構成要素がＡおよびＢであり、更に、請求の範囲はそれらの構成要素の均等を含むように解釈されるべきである。
【００２９】
本開示の目的は、先端技術に対して、ブレイクダウン電圧を増強したＩＩＩ−窒化物デバイスを提供することである。本開示の他の目的は、先端技術に対して、改良された熱的性能を備えたＩＩＩ−窒化物デバイスを提供することである。本開示の他の目的は、先端技術に対して、改良された機械的性能を備えたＩＩＩ−窒化物デバイスを提供することである。
【００３０】
他の目的は、先端技術に対して、ブレイクダウン電圧を増強したＩＩＩ−窒化物デバイスの製造方法を提供することである。
【００３１】
例えば高電子移動度トランジスタ（ＨＥＭＴ）のようなＩＩＩ族−窒化物デバイスは、例えばＧａＮ層とＡｌＧａＮ層との間のような２つの活性層の間に２次元電子ガス（２ＤＥＧ）層を含む。この２ＤＥＧ層は、材料中での電荷の分離を引き起こす、圧電性で自発的な分極の結果である。この型の公知のデバイスでは、材料の性質により、ゼロゲートバイアスにおいて２ＤＥＧは存在する。ＡｌＧａＮ層の上に形成されたコンタクトを有するＧａＮ電界効果トランジスタデバイス（ＦＥＴ）は、ノーマリオンのデバイスである。ＡｌＧａＮ層の上のコンタクトの形成は、ヘテロ構造中の電荷分極を変化させないため、もし２ＤＥＧが処理前に存在した場合でも、ＡｌＧａＮ層の上のコンタクト形成後においてそこに残るであろう。閾値電圧と呼ばれるゲート上の所定の負電圧が、容量結合を通して２ＤＥＧを除去するのに必要となる。負電圧をゲートに与えることにより、電子チャネルがピンチオフされることができる。この負電圧は一般には負の閾値電圧（Ｖｔｈ）より低く、一般には−４Ｖと−８Ｖの間である。それらのトランジスタはデプレッションモード（Ｄモード）で動き、これはトランジスタをオフにするためにチャネルを枯渇させる必要があることを意味する。
【００３２】
例えばパワースイッチングまたは集積ロジックのような所定の応用では、負極性のゲート電圧の供給は望まれず、例えばパワーサプライ中のパワーデバイスのゲートコントロールは、Ｓｉデバイスのために使用されるデバイスと同様に形成されるべきである。閾値電圧Ｖｔｈ＝０Ｖの電界効果トランジスタ（ＦＥＴ）は、ノーマリオフデバイスである。ゼロゲート電圧において、電流を導通させるためのチャネルは存在しない。それらのトランジスタは、エンハンスメントモード（Ｅモード）で働く。Ｅモードトランジスタは、ノーマリオフパワースイッチ応用、デジタルエレクトロニクス応用、および高効率ＲＦ応用にとって魅力的である。
【００３３】
Ｅモード構成では、全シートキャリア密度からの利益を得ることを可能にする、前方向へのゲートのオーバードライブの可能性のために、金属絶縁体半導体高電子移動度トランジスタ（ＭＩＳＨＥＭＴ）が好ましい。ＭＩＳＨＥＭＴの場合、ＳｉＯ２、Ｓｉ３Ｎ４およびＡｌ２Ｏ３、ＨｆＯ２またはＳｃ２Ｏ３のような高い誘電率を備えた他の酸化物（ｈｉｇｈ−ｋ誘電体）を含むゲート誘電体が使用されてきた。しかしながら、すべての場合、半導体と堆積した酸化物との間の界面は制御が困難で、ＭＩＳＨＥＭＴ構成の全可能性からの利益を阻止する。
【００３４】
本開示では、「ＩＩＩ−窒化物」の用語は、元素周期律表のＩＩＩ族の少なくとも１つの元素と窒素とを含む半導体材料を表す。本開示で使用できるＩＩＩ−窒化物化合物半導体の例は、ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、それらの混合物および組み合わせを含むが、これらに限定されない。
【００３５】
この開示を通して、「バンドギャップ」の用語は、価電子帯の上部と伝導体の底部との間のエネルギー差をいう。一般に、ワイドバンドギャップ（ＷＢＧ）半導体は、１ｅＶより大きい、好適には２ｅＶより大きい電子バンドギャップを有する半導体材料である。一般に、ナローバンドギャップ（ＮＢＧ）半導体は、１ｅＶより小さい、好適には０．６ｅＶより小さい電子バンドギャップを有する半導体材料である。しかしながら、上述の絶対距離は単に参考にすぎない。なぜならば、この発明を通して、デバイスの良好な動作を規定するのは、ＷＢＧとＮＢＧとの間のバンドギャップの実際の絶対値ではなく、むしろ相対的差異だからである。
【００３６】
本開示の方法およびＩＩＩ−窒化物デバイスは、ドープされた半導体基板（Ｓｉ）から形成された基板上に作製されたＧａＮ系トランジスタに適用可能であり、ＤＨＦＥＴ、ＳＨＦＥＴ（シングルへテロ構造ＦＥＴ）またはショットキバリアダイオード（ＳＢＤ）デバイスに適している。これは、ＧａＮ系のエンハンスメントモード（Ｅモード）トランジスタまたはディプレッションモード（Ｄモード）トランジスタの双方に適している。ショットキゲートＨＥＭＴ、ＭＩＳＨＥＭＴまたはＭＯＳＨＥＭＴのような様々な種類のデバイスアーキテクチュアは、本開示の方法と互換性がある。更に、本開示の方法は、基板に関連する損失や出力容量を低減し、ＲＦ系デバイスのＰＡＥ（power added efficiency：電力付加効率）を改良する。
【００３７】
本出願の第１の形態は、ＩＩＩ−窒化物デバイスであって、
ａ）半導体材料からなる基板と、
ｂ）基板の上でこれと接する活性層のスタックであって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義されるスタックと、
ｃ）活性層のスタック上のゲートコンタクト、ソースコンタクトおよびドレインコンタクトであって、基板のゲート領域、ソース領域およびドレイン領域は、ゲートコンタクト、ソースコンタクトおよびドレインコンタクトのそれぞれの基板中の突出物であるゲートコンタクト、ソースコンタクトおよびドレインコンタクトと、
ｄ）基板の裏側から活性層のスタックの下層まで延びる、即ち下層が裏側に向かって露出する基板中のトレンチであって、トレンチは好適にはドレイン領域を完全に囲み、少なくともドレイン領域は活性層スタック／基板界面を横切ってゲート領域およびソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ゲート領域に向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるトレンチと、を含むＩＩＩ−窒化物デバイスを開示する。
【００３８】
基板の裏側は、活性層のスタックに接する側と対向する側である。
【００３９】
本開示の双方の形態の具体例では、トレンチは１０と５００との間、好適には１０と５０との間のアスペクト比（深さ／幅）を有する。
【００４０】
トレンチ幅は、活性層のスタックの厚さ以上であり、ドレインに向かうゲート領域の端とゲートに向かうドレイン領域の端との間の距離（ＬＧＤ）以下である。特定の具体例では、トレンチの幅は２μｍと２５μｍとの間、好適には２μｍと２０μｍとの間、更に好適には２μｍと１０μｍとの間である。
【００４１】
トレンチは、好適には完全に、基板のドレイン領域を囲む。好適には、トレンチは基板のドレイン領域と隣り合う。トレンチの、基板のドレイン領域との重なりは、好適には基板のドレイン領域の体積の約１０％に制限される。これは、トレンチの定義では、基板のドレイン領域は、実質的に（９０％以上は）基板の半導体材料からなる。これにより、基板のドレイン領域は、実質的に半導体材料からなる。そのように形成されたトレンチの幅を有することにより、基板のドレイン領域が実質的に半導体材料からなることは明白である。更に、基板のドレイン領域の堆積とトレンチの重なりが、例えば約１０％のように比較的小さい場合であっても、トレンチは、ゲートに向かう、即ちゲートに向かって配置されるドレイン領域の端と、好適にはドレインに向かう、即ちドレインに向かって配置されるゲート領域の端との間に配置されると考えられる。代わりに、または追加として、基板のゲート領域の体積とトレンチの重なりが、例えば約１０％のように比較的小さい場合であっても、トレンチは、ゲートに向かうドレイン領域の端と、好適にはドレインに向かうゲート領域の端との間に配置されると考えられる。このように、トレンチの幅は、基板のゲート領域が実質的に半導体材料からなるように配置される。シリコン基板は、ゲートの少なくとも一部の下に存在する。基板の半導体材料（例えばシリコン）は、良好な熱伝導性を有するため、ドレインの下の熱消散が保たれると共に、本開示の方法にかかる基板中の高いアスペクト比のトレンチの利益を有する。
【００４２】
チャネル温度の実質的な低減は基板のドレイン領域と隣り合うトレンチのために行われ、基板のドレイン領域とは１０％の最大重なりを有し、上述の範囲の最も低いトレンチ幅を有する。
【００４３】
本開示の具体例では、トレンチは電気的に絶縁で熱的に伝導性の材料で充填される。
【００４４】
本開示の文脈では、電気的に絶縁で熱的に伝導性の材料は、ＧａＮのブレイクダウン電圧より高いブレイクダウン電圧を有し、シリコンと同等またはより良い熱伝導性を有する。より好適には、電気的に絶縁し熱的に伝導性の材料は、１０ＭＶ／ｃｍ以上のブレイクダウン電圧と、１４０〜１５０Ｗ／ｍ．Ｋ以上の熱伝導性を有する。
【００４５】
本開示の文脈では、ブレイクダウン電圧は所定のリーク特性の電圧、例えばリーク電流１ｍＡ／ｍｍの電圧として定義される。
【００４６】
本開示の具体例では、デバイスは、更に、基板の裏側上の第１保護層を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む。
【００４７】
更に、デバイスは更に、電気的に絶縁で熱的に伝導性の材料を含み、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆いこれと接する第２保護層を含む。
【００４８】
好適には、第１保護層と第２保護層は、上記定義に準じる電気的に絶縁で熱的に伝導性の材料からなる。
【００４９】
本開示の具体例では、電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ＢＮ、ダイアモンド、およびそれらの組み合わせからなるグループから選択される。
【００５０】
より好適には、電気的に絶縁で熱的に伝導性の材料はＡｌＮからなる。
【００５１】
本開示の具体例では、トレンチは活性層のスタックの厚さ以上で、ドレインに向かうゲート領域の端とゲートに向かうドレイン領域の端との間の距離（ＬＧＤ）以下の幅（Ｗ）を有する。
【００５２】
本開示の具体例では、基板はナローバンドギャップを有する半導体材料を含む。好適には、基板はｎ型またはｐ型にドープされたシリコン、ゲルマニウム、ドープされたＧａＡｓからなる。より好適には、基板は薄層化されたシリコンウエハである。薄層化されたシリコンウエハは、例えば（２００ｍｍウエハに対して）５００μｍ〜１５００μｍの最初の厚さから、１００μｍ〜１２５μｍの厚さまで薄くされたシリコンウエハを言う。
【００５３】
本開示の具体例では、ＩＩＩ−窒化物を含む活性層のスタックは、基板上のエピタキシャル技術により形成される。活性層のスタックは、一般にバッファ層、チャネル層、およびバリア層を含む。代わりに、チャネル層は厚いバッファ層の上方の部分（上部）でも良い。活性層のそれぞれは多層または傾斜した組成を有する層でも良い。
【００５４】
例えばＡｌＧａＡｓ／ＧａＡｓＨＥＭＴのような従来のＨＥＭＴは、チャネル層（例えばＧａＡｓ）のためにアンドープの比較的低バンドギャップの材料を用い、チャネルと比較的高いバンドギャップの材料（例えばＡｌＧａＡｓ）からなるバリア層中のゲートコンタクトとの間に位置するドーピング層により電子が供給される。異なるバンドギャップの材料、例えばより高いバンドギャップの材料とより低いバンドギャップの材料を組み合わせることにより、組み合わせた材料の間の界面に量子井戸が形成されても良い。電子散乱の高いチャネルドーパント層を、チャネル自身から分離することで、チャネル中の電子の移動度を十分に増やせる。高移動度のキャリアが、高周波動作における従来のＭＥＳＦＥＴに対するＨＥＭＴ技術の本質的な優位点を提供する。ＡｌＧａＮ／ＧａＮＨＥＭＴのより特別な場合、例えばＡｌＧａＮのようなより高いバンドギャップの材料はアンドープで、量子チャネル中の高いシートキャリア濃度は、圧電効果と自発的な分極誘起効果により得られる。
【００５５】
本開示の文脈では、バッファ層の厚さは例えば２００ｎｍと１０μｍとの間で、好適には１μｍと３μｍの間である。任意的に、例えば核生成層のような追加のバッファ層および／またはＡｌＧａＮ、ＡｌＮ、またはＧａＮ中間層のような中間層が、基板と活性層との間の熱膨張や格子不整合を克服するために形成されても良い。
【００５６】
次に、チャネル層はＧａＮ、ＧａＡｓ、またはＩｎＧａＡｓを含んでも良い。チャネル層の厚さは例えば５ｎｍと２００ｎｍの間、好適には５０ｎｍと２００ｎｍの間でも良い。次に、バッファ層は、例えばＡｌＧａＮ、ＡｌＧａＡｓ、またはＩｎＡｌＡｓを含んでも良い。バリア層の厚さは、例えば１ｎｍと５０ｎｍの間、好適には５ｎｍと３０ｎｍの間でも良い。代わりに、明確なチャネル層無しで、ＡｌＧａＡｓ／ＧａＡｓトランジスタが形成されても良い。更に、ＩＩＩ−窒化物材料を含むキャップ層が、バリア層上にエピタキシャル成長で形成されても良い。そのような追加のキャップ層はＧａＮを含み、１ｎｍと１０ｎｍとの間の厚さでも良い。
【００５７】
一般に、シリコン窒化物を含むパッシベーション層はその場で成長され、活性層のスタックの上の層を覆いこれと接する。上の層は、バリア層または追加のキャップ層または他のＩＩＩ−窒化物層、ＨＥＭＴを形成するのに用いられるＩＩＩ−窒化物層のスタックの一部でも良い。
【００５８】
本出願の第２の形態では、ＩＩＩ−窒化物デバイスの製造方法が開示され、この製造方法は、
ａ）半導体材料からなる基板を提供する工程と、
ｂ）基板上に活性層のスタックを形成する工程であって、それぞれの活性層はＩＩＩ−窒化物材料を含む工程と、
ｃ）活性層のスタックの上にソースコンタクト、ゲートコンタクト、およびドレインコンタクトを形成する工程であって、基板のゲート領域、ソース領域、およびドレイン領域は、それぞれゲートコンタクト、ソースコンタクト、およびドレインコンタクトの基板中への突起物である工程と、
ｄ）（活性層のスタックと接する基板の側と対向する）基板の裏側から活性層のスタックの下層まで延びるトレンチを基板中に形成する工程であって、このトレンチは好適には完全にドレイン領域を囲み、ドレイン領域はゲート領域とソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ゲート領域に向かうドレイン領域の端との間に配置され、基板のドレイン領域が実質的に半導体材料からなるような幅を有する工程と、を含む。もし活性層スタック／基板界面を横切って、ゲート領域およびソース領域からドレイン領域が電気的に分離される場合、これは、ドレインコンタクトが活性層スタック／基板界面を横切って、ゲートコンタクトおよびソースコンタクトから分離されることを意味する。
【００５９】
本開示の具体例では、基板中にトレンチを形成する工程は、マスク層を堆積し、マスク中にパターンを形成し、マスク層に対して基板を選択的にエッチングする工程を含む。
【００６０】
本開示の具体例では、方法は更に基板の裏側の上に第１保護層を形成する工程を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む。
【００６１】
第１保護層が、基板中にトレンチをエッチングするための保護層として機能することが、本開示の方法の優位点である。
【００６２】
第１（裏側）保護層とマスク層との双方に使用するのに適した電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ＢＮおよびダイアモンドである。更に好適には、第１保護層はＡｌＮからなる。
【００６３】
本開示の様々な具体例では、第１保護層は、トレンチを形成するためのマスク層として提供される。
【００６４】
基板がシリコンから形成され、マスク層（第１保護層）がＡｌＮから形成される具体例では、Ｆ系ドライエッチングプロセスまたはウエットエッチングプロセスが、トレンチのエッチングのために使用される。特別な具体例では、ＳＦ６／Ｃ４Ｆ８を含むエッチング化学剤がトレンチのエッチングに使用される。なぜならば、この化学剤はＡｌＮ層に対して非常に選択的だからである。理論に縛られるわけではないが、ＳＦ６／Ｃ４Ｆ８を含むエッチング化学剤にＡｌＮが露出した場合、更なるオーバーエッチを防ぐエッチングストップ層として機能するＡｌＦ３が形成されると信じられる。
【００６５】
ＩＩＩ−窒化物デバイスの活性層のスタックは、有機金属化学気相堆積（ＭＯＣＶＤ）または分子線ビームエピタキシ（ＭＢＥ）により形成され、ここではデバイス層は真空中で分子の堆積として形成される。
【００６６】
活性層成長は、一般には、高品質デバイスを得るためにバッファ層から開始される。基板材料が活性材料とは異なる場合、このバッファ層はまた格子定数の違いを調整する。
【００６７】
本開示の具体例では、基板に接する活性層のスタックの下層がＡｌＮ（または核生成層とも呼ばれる）からなる。有利には、この核生成層はトレンチの底部においてエッチングストップ層として働きオーバーエッチングを防止する。このように、本開示の方法は、チャネル層中の応力を変化しないまま残し、２ＤＥＧ特性も変わらないままである。
【００６８】
本開示の具体例では、トレンチは、電気的に絶縁で熱的に伝導性の材料で充填されても良い。この材料は、プラズマ誘起化学気相堆積（ＰＥＣＶＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、または同等の技術により堆積される。
【００６９】
本開示の具体例は、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆い、これらと接する第２保護層の堆積工程を含み、第２保護層は電気的に絶縁で熱的に伝導性の材料を含む。好適には、第２保護層が最初に堆積され、続いて基板を裏返して第１保護層を堆積させる。
【００７０】
図１は、Ｓｉ基板上に形成されたソースコンタクト、ゲートコンタクト、ドレインコンタクトおよび活性層を有するＤＨＦＥＴデバイスの模式的な断面図を示す。参照番号１は基板Ｓｉ（１１１）をいい、参照番号２はＡｌＮ核生成層をいい、参照番号３はＡｌｙＧａ１−ｙＮ（０．０５＜ｙ＜０．８）バッファ層をいい、参照番号４はＧａＮチャネル層をいい、参照番号５はＡｌｘＧａ１−ｘＮ（０．１＜ｘ＜０．５）バリア層をいい、参照番号６はその場（in-situ）Ｓｉ３Ｎ４層をいい、参照番号７はその場以外（ex-situ）パッシベーション層をいい、参照番号８はゲートをいい、参照番号９はソースをいい、参照番号１０はドレインをいう。同様の参照番号は、図２、３、および７〜１１でも使用される。
【００７１】
図２は、ＡｌＮ／Ｓｉ界面（星印で示す）を横切る反転層による、寄生チャネルを横切る電気伝導性により上昇した印加電圧時の、Ｓｉ基板上のＤＨＦＥＴデバイスの早期デバイスブレイクダウンのメカニズムを模式的に示す。
【００７２】
このメカニズムは最大ブレイクダウン電圧を制限し、これは所定のバッファ厚さに対して所定の値で飽和し（例えば、厚さ２μｍのＡｌＧａＮバッファに対して７００Ｖ）、ゲート−ドレインの距離には依存しない。最先端技術は、より厚いバッファ（ＧａＮまたはＡｌＧａＮ）を用いて、寄生導電メカニズムを、より高い電圧値より後回しにするが、デバイスは、いまだに早いブレイクダウンを示している。更に、厚いバッファの使用は、Ｓｉ上のエピ成長ＩＩＩ−窒化物中の応力コントロールをより困難にし、ウエハの反り、クラックの形成、欠陥の形成、またはウエハ破壊となる。それゆえに、より厚いバッファは、大型Ｓｉ基板上のエピ成長層の拡張性を妨げる。大型Ｓｉ基板とは、１５０ｍｍ、２００ｍｍ、３００ｍｍ、またはより大きい直径のＳｉウエハをいう。
【００７３】
本開示のデバイスは、図３に「Ｘ」で示されたＡｌＮ／Ｓｉ界面を横切るリーク経路を中断することにより、ソースコンタクトまたはゲートコンタクトからドレインコンタクトを電気的に分離し、これにより高電圧で低いリークにし、これにより、より高いブレイクダウン電圧とする。
【００７４】
本開示のデバイスの１つの優位点は、Ｓｉ基板がゲートの下に存在し、ドレインに向かって延び、これによりドレイン側に向かうゲート端の下の電界ピークを低減することである。更に、残りのＳｉ基板は、ＯＮ状態デバイス操作中に、（ヒートシンクとして働き）熱の消散を助ける。
【００７５】
所定の具体例（例えばＧａＮＤＨＦＥＴ系パワーバー）では、本開示にかかる複数の長く（１０ｍｍまで）狭いトレンチが、更に多数のＳｉレッグ（残るＳｉ基板）を通して熱を消散させ、これにより全体の熱安定性を増大させる。ゲートコンタクト、ソースコンタクト、およびドレインコンタクトの下の残りのＳｉは、例えばワイヤボンディングやパッケージ中の機械的支持を強化する。
【００７６】
特定の具体例では、最初にＳｉ基板はグラインドまたはプラズマエッチング（例えばＳＦ６系）または化学エッチングを用いて約１００μｍまで薄くされる。続いて、裏側のハードマスク層（保護層）を堆積し（例えばＡｌＮ）、裏側のハードマスクを用いてドレイン領域を囲むトレンチをパターニングする。
【００７７】
特定の具体例では、図３に示すように、ドレイン領域の周囲に狭いトレンチを形成するために、Ｆ系化学剤（例えばＳＦ６／Ｃ４Ｆ８化学剤）を用いた反応性イオンエッチング（ＲＩＥ）が使用される。トレンチ底部のＡｌＮ裏側ハードマスク（保護層）とＡｌＮ核生成層は、Ｆ系Ｓｉエッチングに対して、ＡｌＦ３の形成による非常に高い選択性により、双方がエッチングストップ層として働く。それゆえに、高いアスペクト比のトレンチが、ＡｌＮ核生成層の損傷無しに形成される。高選択性は、またデバイス層中の応力を変化させず、これによりチャネル特性も変化しない。
【００７８】
トレンチは、（ＩＩＩ−窒化物）活性層スタックのエピタキシャル成長後、直ぐに形成されても良い。代わりに、トレンチが、ソースコンタクト、ドレインコンタクト、ゲートコンタクトの形成後に形成しても良い。任意的に、後者の場合、第２保護層（例えばＡｌＮ）がウエハの表側の上に形成され、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆い、これと接しても良い。
【００７９】
トレンチ幅は、ＩＩＩ−窒化物スタックの厚さと同じくらい小さくても良い。有利には、本開示のデバイスおよび方法は、更にバッファスタック（ＩＩＩ−窒化物層スタック）の拡張性を許容する。
【００８０】
本開示のデバイスは、トレンチの無いデバイスに比較して上昇した電圧でより低いリークを有する。これは、ＡｌＮ／Ｓｉ界面に沿った追加の平行な導電性経路が除去され、それゆえに高い素子電圧デバイスが達成されるためである。
【００８１】
図４は、基板のドレイン領域に隣り合う幅が１４μｍのトレンチを有する、本開示の具体例にかかるデバイスを示す。同様のゲート−ドレイン距離で７００Ｖのブレイクダウン電圧を有する（トレンチの無い）全体がＳｉ基板の上のデバイスに対して、このデバイスはドレイン−ゲート距離（ＬＧＤ）が２０μｍで２ｋＶより大きなブレイクダウン電圧を有する。双方のデバイスは、２μｍ厚さのＡｌｙＧａ１−ｙＮ（０．０５＜ｙ＜０．８）バッファを有する。ブレイクダウン電圧は、ＩＤＳが１ｍＡ／ｍｍの値に到達した場合の、ドレインからソースへの電圧ＶＤＳとして定義される。
【００８２】
ソースとドレインのコンタクトと、ゲートとドレインのコンタクトの間にＡｌＮ／Ｓｉ界面が無いことにより、Ｓｉ基板によるブレイクダウン電圧への温度依存性は除去され、それゆえにより高い雰囲気温度でも、より高いＯＦＦ状態の操作電圧（より高い電圧とより高い温度での低減されたリーク電流）が達成できる。電気導電性はＩＩＩ−窒化物エピ層スタックを横切って制限され、ＩＩＩ−窒化物エピ層スタックの品質は、ブレイクダウン電圧に対する温度依存性を決定する。
【００８３】
比較の、オフ状態デバイス（ゲート−ドレイン距離は２０μｍ）リークでの温度支持リーク特性カーブ（２５℃と２００℃との間の温度に対して４００Ｖまで）を図５に示す。低減されたリークは、高い動作およびブレイクダウン電圧が、全体がＳｉ基板の上のデバイス（１、黒色）に比較して、本開示のデバイスの場合に上昇した周囲の温度で達成できる（２、薄い灰色）ことを明確に示す。
【００８４】
ドレイン領域の周りの狭いトレンチにより、ＡｌＮ／Ｓｉ界面が中断され、それゆえにブレイクダウン電圧を制限する局所的な導電性経路がなくなる。この結果、ブレイクダウン電圧がＡｌｙＧａ１−ｙＮ（又はＧａＮ）バッファ厚さに依存せず、ゲート−ドレイン距離に直線的に依存する。これは、ＩＩＩ−窒化物エピ層（活性層スタック）の厚さを低減し、これにより製造コストとウエハの反りのリスクを低減する。ＩＩＩ−窒化物スタックの厚さを低減することで、層中のクラックや欠陥を最小にし、高品質のＩＩＩ−窒化物系高電圧／高パワーデバイスを実現する。
【００８５】
更に、ＩＩＩ−窒化物エピ層の厚さの低減は、ゲート領域（熱ゾーン）がＳｉ基板により近づくため、更に熱消散を改良する薄いバッファとなる。この結果、薄いバッファに対して、トレンチ幅が更に低減されそれゆえに、増大した熱消散に加えて、全体のメカニズム安定性も強化できる。
【００８６】
（狭い）トレンチがドレイン領域の周囲に形成された場合、Ｓｉ基板の本質的な部分はデバイス部分の下に残る。特に、ドレインコンタクトに向かって延びるゲート領域（熱ゾーン）の下のＳｉ基板は、熱消散を助ける。この結果、最小のＯＮ状態デバイス自己加熱を有するデバイスが実現できる。
【００８７】
本開示の具体例では、複数のトレンチは、更に、ヒートシンクとして働く残ったＳｉ基板を通って熱を消散させる。図６は、トレンチの形成前（１、黒色）と形成後（２、薄い灰色）のデバイスに対する一般的なトランジスタ特性（ＩＤＳ−ＶＧＳおよびＩＤＳ−ＶＤＳ）を示す。トレンチ形成後には、閾値電圧（ＶＴＨ）、オン抵抗（ＲＯＮ）、および飽和電流（ＩＤＳＡＴ）が、トレンチの無いデバイスの同様のパラメータと比較して、実質的に変わらない。それらのパラメータは、２ＤＥＧチャネル特性が変化しないことを示唆し、これはトレンチ形成後の全体のチャネル層の応力分布が、トレンチの無いチャネル層中の応力分布と非常に似ていることを意味する。改良された熱特性に加えて、残るシリコン基板は、強固な製造に適した方法を形成する増大した機械的安定性を確実にする。
【００８８】
図７は、熱消散と機械的安定性を増加するために、デバイスの裏側および／または表側の上に堆積された、電気的に絶縁で熱的に伝導性の層１１、１１’（例えばＡｌＮ）を模式的に示す。
【００８９】
図８および図９は、接着層１２（金属）を用いて金属パッケージ１３の上に接着されたドレイン領域を囲む狭いトレンチを有するデバイスを模式的に示す。ドレインからソースを横切る所定の電圧を越えると、横方向または縦方向の導通がパッケージを横切って生じ、その結果として、ＡｌＮ／Ｓｉ界面の場合と似たメカニズムにより、ブレイクダウン電圧が低下する。パッケージがフローティングの場合は横方向の導通が始まり、パッケージが接地の場合は縦方向の導通が始まり、双方の場合、ブレイクダウン電圧はＩＩＩ−窒化物バッファ層の厚さに依存する。それゆえに、狭いトレンチによる拡大されたブレイクダウン電圧の利益は部分的に無くなる。有利には、これは、パッケージがフローティングまたは接地の双方の場合に、横方向／縦方向の導通を抑制する裏側の保護層（およびハードマスク）として電気的絶縁層（図１０および図１１の参照番号１１）（例えばＡｌＮ）を使用することにより解決される。この結果、ブレイクダウン電圧の拡大が、図１０や図１１に示すようにスキームで達成できる。
【００９０】
加えて、電気的絶縁層は、パッケージに向かう熱散布層として働く良好な熱伝導体である（例えばＡｌＮ）。特に、ＡｌＮの使用は、様々な種類のパッケージ、即ち金属またはセラミック系のパッケージと、フローティングまたは接地のいずれの形態においても互換性を有する。
【技術分野】
【０００１】
本発明は半導体デバイスに関する。更に、本発明はＩＩＩ−窒化物デバイスの製造方法およびＩＩＩ−窒化物デバイスに関する。
【背景技術】
【０００２】
ＧａＮ系材料は低損失および高パワースイッチングのためのパワートランジスタの応用において優れた特性を有する。ＡｌＧａＮ／ＧａＮ／ＡｌＧａＮダブルヘテロ構造ＦＥＴ（ＤＨＦＥＴ）形状は、改良されたキャリアの閉じ込めにより、高パワー応用が非常に期待される。
【０００３】
それらのデバイスは、（アンドープＧａＮチャネル中の２ＤＥＧの形成による）低いオン抵抗ＲＯＮと、ＡｌＧａＮバッファによる高いブレイクダウン電圧を提供する。ＧａＮ系と互換性のある熱伝導性、低コスト、および大口径が得られることにより、基板（Ｓｉ、ＳｉＣ、サファイア）中でＳｉがエピタキシャル成長のために最も適した選択である。しかしながら、Ａｌ（ＧａＮ）材料に比較してＳｉの臨界電界強度は低い（０．３ＭＶ／ｃｍ）ために、Ｓｉ上に形成されたデバイスは、最大ブレイクダウン電圧（ＶＢＤ）がＳｉ基板自身により制限されるという欠点を有する。これは、ＡｌＮ／Ｓｉ反転界面を横切る望まないリークとなり、これによりＶＢＤがバッファの厚さにより制限される。
【発明の概要】
【０００４】
本開示の目的は、先端技術に対してブレイクダウン電圧が増大したＩＩＩ−窒化物デバイスを提供することである。他の目的は、先端技術に対してブレイクダウン電圧が増大したＩＩＩ−窒化物デバイスの製造方法を提供することである。
【０００５】
本開示は、ＩＩＩ−窒化物デバイスであって、ａ）半導体材料からなる基板、ｂ）基板の上でこれと接する活性層のスタックであって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義されるスタック、ｃ）活性層のスタック上のゲートコンタクト、ソースコンタクトおよびドレインコンタクトであって、基板のゲート領域、ソース領域およびドレイン領域は、ゲートコンタクト、ソースコンタクトおよびドレインコンタクトのそれぞれの基板中の突出物であるゲートコンタクト、ソースコンタクトおよびドレインコンタクト、およびｄ）基板の裏側から延びる基板中のトレンチであって、裏側は活性層のスタックと接する基板の側と対向し、活性層のスタックの下層まで基板を通り、トレンチは好適にはドレイン領域を完全に囲み、活性層スタック／基板界面を横切ってドレインはゲート領域およびソース領域から電気的に分離され、ドレイン領域に向かうまたはドレイン領域から離れて配置されるゲート領域の端と、ゲート領域に向かうまたはゲート領域から離れて配置されるドレイン領域の端との間に配置され、および／または基板のドレイン領域が実質的に半導体材料からなるような幅を有するトレンチ、を含むＩＩＩ−窒化物デバイスを提供する。
【０００６】
そのようなデバイスは、トレンチの無いデバイスに比較して高電圧においてより低いリークを有することができる。これは、例えばＡｌＮ／Ｓｉ界面のような活性層スタック／基板界面に沿った追加の平行な導電性経路が実質的に除去され、それゆえに比較的高い素子電圧が達成できるためである。
【０００７】
ある具体例では、トレンチは電気的に絶縁性で熱的に伝導性の材料により埋められる。
【０００８】
ある具体例では、デバイスは、更に、基板の裏側に第１保護層を含み、この保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【０００９】
ある具体例では、デバイスは、更に、ソースコンタクト、ゲートコンタクトおよびドレインコンタクトを覆い、これと接する第２保護層を含み、この保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【００１０】
ある具体例では、トレンチは、活性層のスタックの厚さ以上であり、ドレインに向うゲート領域の端とドレイン領域の端との距離以下である幅を有する。
【００１１】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮおよびそれらの組み合わせから選択される。
【００１２】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料はＡｌＮである。
【００１３】
ある具体例では、基板は薄層化したシリコンウエハである。
【００１４】
本開示は、また、ＩＩＩ−窒化物デバイスの製造方法であって、ａ）半導体材料からなる基板を提供する工程と、ｂ）基板上に活性層のスタックを形成する工程であって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板界面はスタックと基板との間の遷移として定義される工程と、ｃ）活性層のスタックの上にソースコンタクト、ゲートコンタクト、およびドレインコンタクトを形成する工程であって、基板のゲート領域、ソース領域、およびドレイン領域は、それぞれゲートコンタクト、ソースコンタクト、およびドレインコンタクトの基板中への突起物である工程と、ｄ）基板の裏側から延びる基板中のトレンチを形成する工程であって、裏側は活性層のスタックと接する基板の側と対向し、基板に接する活性層のスタックの下層まで基板を通り、このトレンチは好適には完全にドレイン領域を囲み、ドレイン領域は活性層スタック／基板界面を横切ってゲート領域とソース領域から電気的に分離され、ドレインに向かうまたはドレインから離れて配置されるゲート領域の端と、ドレイン領域の端との間に配置され、および／または基板のドレイン領域が実質的に半導体材料からなるような幅を有する工程と、を含む製造方法。
【００１５】
ある具体例では、この方法は、更に、電気的に絶縁性で熱的に伝導性の材料でトレンチを充填する工程を含む。
【００１６】
ある具体例では、この方法は、更に、基板の裏側に第１保護層を堆積する工程を含み、この第１保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【００１７】
ある具体例では、第１保護層は、トレンチを形成する工程においてマスク層として機能する。
【００１８】
ある具体例では、この方法は、更に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆い、これらと接する第２保護層を堆積する工程を含み、この保護層は電気的に絶縁性で熱的に伝導性の材料を含む。
【００１９】
ある具体例では、トレンチは活性層のスタックの厚さ以上であり、ドレインに向うゲート領域の端とドレイン領域の端との距離以下である幅を有する。
【００２０】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮおよびそれらの組み合わせから選択される。
【００２１】
ある具体例では、電気的に絶縁性で熱的に伝導性の材料はＡｌＮである。
【図面の簡単な説明】
【００２２】
すべての図面は本開示のいくつかの形態や具体例を示すことを意図する。記載された図面は単に模式的で限定的では無い。
【００２３】
【図１】ＤＨＦＥＴデバイスのも模式的な断面図を示す。
【図２】Ｓｉ基板上のＤＨＦＥＴデバイスの早期デバイスブレイクダウンのメカニズムを模式的に示す。
【図３】ＡｌＮ／Ｓｉ界面を横切るリーク経路中の遮断（Ｘ）を有する、本開示のデバイスを模式的に示す。
【図４】双方のゲート−ドレイン距離（ＬＧＤ）は２０μｍである（１）ＤＨＦＥＴおよび（２）開示のデバイスのブレイクダウンの測定カーブを示す。
【図５】ＤＨＦＥＴ（１、黒色）および開示のデバイス（２、薄い灰色）に対する２５℃と２００℃との間の様々な温度におけるリーク特性カーブ（４００Ｖまで）を示す。領域「Ａ」は、開示のデバイス（２、薄い灰色）の場合の、低減されたリーク電流を明確に示す。
【図６】トレンチ形成前のＤＨＦＥＴデバイス（１、黒色）と、トレンチ形成後のＤＨＦＥＴデバイス（２、薄い灰色）との、一般的なトランジスタ特性（ＩＤＳ−ＶＧＳおよびＩＤＣ−ＶＤＳ）を示す。
【図７】ＩＩＩ−窒化物デバイスの、基板の裏側１１および／または表側１１’の上に堆積した電気的に絶縁性で熱的に伝導性の層（例えばＡｌＮ）を有する開示のデバイスを模式的に表す。
【図８】本開示のトレンチを含むが、第１（裏側の）保護層を有さない、フローティング金属パッケージ（ボンディング層１２、パッケージ１３）を有する本開示のデバイスを模式的に示す。ブレイクダウン電圧低減のメカニズムは、ドレインからパッケージに向かう水平の導通を示す矢印により示される。
【図９】本開示のトレンチを含むが、第１（裏側の）保護層を有さない、接地された金属パッケージ（ボンディング層１２、パッケージ１３）を有する本開示のデバイスを模式的に示す。ブレイクダウン電圧低減のメカニズムは、ドレインからパッケージに向かう垂直の導通を示す矢印により示される。
【図１０】本開示のトレンチおよび第１（裏側）保護層１１を含むフローティングまたは接地の金属パッケージ（ボンディング層１２、パッケージ１３）を有する本開示のデバイスを模式的に示す。Ｓｉ／パッケージ界面に沿った垂直／水平の導通は見られず、それゆえにブレイクダウン電圧は大きく増大する。
【図１１】熱発散（熱消散）層として機能する例えばＡｌＮからなる表側の保護層１１’を追加的に含む図１０のデバイスを示す。
【発明を実施するための形態】
【００２４】
本開示は、特定の具体例について所定の図面を参照しながら述べられるが、本開示はこれらにより限定されるものではなく、請求の範囲によってのみ限定されるものである。記載された図面は、単に概略であり限定するものではない。図面において、図示目的で、いくつかの要素の大きさは拡張され、縮尺通りに記載されていない。寸法と相対寸法は、本開示の実施の実際の縮小に必ずしも対応していない。
【００２５】
更に、記載や請求の範囲中の、第１、第２、第３等の用語は、同一要素の間で区別するために使用され、連続したまたは時間順の順番を表す必要はない。用語は適当な状況下で交換可能であり、本開示の具体例はここで記載や図示された以外の順序で操作可能である。
【００２６】
また、記載や請求の範囲中の、上、下、上に、下に等の用語は、記載目的のために使用され、相対的な位置を示すものではない。そのように使用される用語は、適当な状況下で入替え可能であり、ここに記載された開示は、ここに記載や図示されたものと異なる位置でも操作できる。
【００２７】
更に、例え「好ましい」と言及されても、様々な具体例は、本開示の範囲を限定するよりもむしろ実施できる例示的方法として解釈される。
【００２８】
請求の範囲で使用される「含む（comprising）」の用語は、それ以降に示される要素に限定して解釈されるべきではなく、他の要素や工程を排除しない。言及された特徴、数字、工程、または成分の存在は、その通りに特定して解釈され、１またはそれ以上の他の特徴、数字、工程、または成分、またはこれらの組み合わせの存在または追加を排除してはならない。このように、「手段ＡおよびＢを含むデバイス」の表現の範囲は、構成要素ＡとＢのみを含むデバイスに限定されるべきではなく、本記載に関してはむしろ、単にデバイスの列挙された構成要素がＡおよびＢであり、更に、請求の範囲はそれらの構成要素の均等を含むように解釈されるべきである。
【００２９】
本開示の目的は、先端技術に対して、ブレイクダウン電圧を増強したＩＩＩ−窒化物デバイスを提供することである。本開示の他の目的は、先端技術に対して、改良された熱的性能を備えたＩＩＩ−窒化物デバイスを提供することである。本開示の他の目的は、先端技術に対して、改良された機械的性能を備えたＩＩＩ−窒化物デバイスを提供することである。
【００３０】
他の目的は、先端技術に対して、ブレイクダウン電圧を増強したＩＩＩ−窒化物デバイスの製造方法を提供することである。
【００３１】
例えば高電子移動度トランジスタ（ＨＥＭＴ）のようなＩＩＩ族−窒化物デバイスは、例えばＧａＮ層とＡｌＧａＮ層との間のような２つの活性層の間に２次元電子ガス（２ＤＥＧ）層を含む。この２ＤＥＧ層は、材料中での電荷の分離を引き起こす、圧電性で自発的な分極の結果である。この型の公知のデバイスでは、材料の性質により、ゼロゲートバイアスにおいて２ＤＥＧは存在する。ＡｌＧａＮ層の上に形成されたコンタクトを有するＧａＮ電界効果トランジスタデバイス（ＦＥＴ）は、ノーマリオンのデバイスである。ＡｌＧａＮ層の上のコンタクトの形成は、ヘテロ構造中の電荷分極を変化させないため、もし２ＤＥＧが処理前に存在した場合でも、ＡｌＧａＮ層の上のコンタクト形成後においてそこに残るであろう。閾値電圧と呼ばれるゲート上の所定の負電圧が、容量結合を通して２ＤＥＧを除去するのに必要となる。負電圧をゲートに与えることにより、電子チャネルがピンチオフされることができる。この負電圧は一般には負の閾値電圧（Ｖｔｈ）より低く、一般には−４Ｖと−８Ｖの間である。それらのトランジスタはデプレッションモード（Ｄモード）で動き、これはトランジスタをオフにするためにチャネルを枯渇させる必要があることを意味する。
【００３２】
例えばパワースイッチングまたは集積ロジックのような所定の応用では、負極性のゲート電圧の供給は望まれず、例えばパワーサプライ中のパワーデバイスのゲートコントロールは、Ｓｉデバイスのために使用されるデバイスと同様に形成されるべきである。閾値電圧Ｖｔｈ＝０Ｖの電界効果トランジスタ（ＦＥＴ）は、ノーマリオフデバイスである。ゼロゲート電圧において、電流を導通させるためのチャネルは存在しない。それらのトランジスタは、エンハンスメントモード（Ｅモード）で働く。Ｅモードトランジスタは、ノーマリオフパワースイッチ応用、デジタルエレクトロニクス応用、および高効率ＲＦ応用にとって魅力的である。
【００３３】
Ｅモード構成では、全シートキャリア密度からの利益を得ることを可能にする、前方向へのゲートのオーバードライブの可能性のために、金属絶縁体半導体高電子移動度トランジスタ（ＭＩＳＨＥＭＴ）が好ましい。ＭＩＳＨＥＭＴの場合、ＳｉＯ２、Ｓｉ３Ｎ４およびＡｌ２Ｏ３、ＨｆＯ２またはＳｃ２Ｏ３のような高い誘電率を備えた他の酸化物（ｈｉｇｈ−ｋ誘電体）を含むゲート誘電体が使用されてきた。しかしながら、すべての場合、半導体と堆積した酸化物との間の界面は制御が困難で、ＭＩＳＨＥＭＴ構成の全可能性からの利益を阻止する。
【００３４】
本開示では、「ＩＩＩ−窒化物」の用語は、元素周期律表のＩＩＩ族の少なくとも１つの元素と窒素とを含む半導体材料を表す。本開示で使用できるＩＩＩ−窒化物化合物半導体の例は、ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、それらの混合物および組み合わせを含むが、これらに限定されない。
【００３５】
この開示を通して、「バンドギャップ」の用語は、価電子帯の上部と伝導体の底部との間のエネルギー差をいう。一般に、ワイドバンドギャップ（ＷＢＧ）半導体は、１ｅＶより大きい、好適には２ｅＶより大きい電子バンドギャップを有する半導体材料である。一般に、ナローバンドギャップ（ＮＢＧ）半導体は、１ｅＶより小さい、好適には０．６ｅＶより小さい電子バンドギャップを有する半導体材料である。しかしながら、上述の絶対距離は単に参考にすぎない。なぜならば、この発明を通して、デバイスの良好な動作を規定するのは、ＷＢＧとＮＢＧとの間のバンドギャップの実際の絶対値ではなく、むしろ相対的差異だからである。
【００３６】
本開示の方法およびＩＩＩ−窒化物デバイスは、ドープされた半導体基板（Ｓｉ）から形成された基板上に作製されたＧａＮ系トランジスタに適用可能であり、ＤＨＦＥＴ、ＳＨＦＥＴ（シングルへテロ構造ＦＥＴ）またはショットキバリアダイオード（ＳＢＤ）デバイスに適している。これは、ＧａＮ系のエンハンスメントモード（Ｅモード）トランジスタまたはディプレッションモード（Ｄモード）トランジスタの双方に適している。ショットキゲートＨＥＭＴ、ＭＩＳＨＥＭＴまたはＭＯＳＨＥＭＴのような様々な種類のデバイスアーキテクチュアは、本開示の方法と互換性がある。更に、本開示の方法は、基板に関連する損失や出力容量を低減し、ＲＦ系デバイスのＰＡＥ（power added efficiency：電力付加効率）を改良する。
【００３７】
本出願の第１の形態は、ＩＩＩ−窒化物デバイスであって、
ａ）半導体材料からなる基板と、
ｂ）基板の上でこれと接する活性層のスタックであって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義されるスタックと、
ｃ）活性層のスタック上のゲートコンタクト、ソースコンタクトおよびドレインコンタクトであって、基板のゲート領域、ソース領域およびドレイン領域は、ゲートコンタクト、ソースコンタクトおよびドレインコンタクトのそれぞれの基板中の突出物であるゲートコンタクト、ソースコンタクトおよびドレインコンタクトと、
ｄ）基板の裏側から活性層のスタックの下層まで延びる、即ち下層が裏側に向かって露出する基板中のトレンチであって、トレンチは好適にはドレイン領域を完全に囲み、少なくともドレイン領域は活性層スタック／基板界面を横切ってゲート領域およびソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ゲート領域に向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるトレンチと、を含むＩＩＩ−窒化物デバイスを開示する。
【００３８】
基板の裏側は、活性層のスタックに接する側と対向する側である。
【００３９】
本開示の双方の形態の具体例では、トレンチは１０と５００との間、好適には１０と５０との間のアスペクト比（深さ／幅）を有する。
【００４０】
トレンチ幅は、活性層のスタックの厚さ以上であり、ドレインに向かうゲート領域の端とゲートに向かうドレイン領域の端との間の距離（ＬＧＤ）以下である。特定の具体例では、トレンチの幅は２μｍと２５μｍとの間、好適には２μｍと２０μｍとの間、更に好適には２μｍと１０μｍとの間である。
【００４１】
トレンチは、好適には完全に、基板のドレイン領域を囲む。好適には、トレンチは基板のドレイン領域と隣り合う。トレンチの、基板のドレイン領域との重なりは、好適には基板のドレイン領域の体積の約１０％に制限される。これは、トレンチの定義では、基板のドレイン領域は、実質的に（９０％以上は）基板の半導体材料からなる。これにより、基板のドレイン領域は、実質的に半導体材料からなる。そのように形成されたトレンチの幅を有することにより、基板のドレイン領域が実質的に半導体材料からなることは明白である。更に、基板のドレイン領域の堆積とトレンチの重なりが、例えば約１０％のように比較的小さい場合であっても、トレンチは、ゲートに向かう、即ちゲートに向かって配置されるドレイン領域の端と、好適にはドレインに向かう、即ちドレインに向かって配置されるゲート領域の端との間に配置されると考えられる。代わりに、または追加として、基板のゲート領域の体積とトレンチの重なりが、例えば約１０％のように比較的小さい場合であっても、トレンチは、ゲートに向かうドレイン領域の端と、好適にはドレインに向かうゲート領域の端との間に配置されると考えられる。このように、トレンチの幅は、基板のゲート領域が実質的に半導体材料からなるように配置される。シリコン基板は、ゲートの少なくとも一部の下に存在する。基板の半導体材料（例えばシリコン）は、良好な熱伝導性を有するため、ドレインの下の熱消散が保たれると共に、本開示の方法にかかる基板中の高いアスペクト比のトレンチの利益を有する。
【００４２】
チャネル温度の実質的な低減は基板のドレイン領域と隣り合うトレンチのために行われ、基板のドレイン領域とは１０％の最大重なりを有し、上述の範囲の最も低いトレンチ幅を有する。
【００４３】
本開示の具体例では、トレンチは電気的に絶縁で熱的に伝導性の材料で充填される。
【００４４】
本開示の文脈では、電気的に絶縁で熱的に伝導性の材料は、ＧａＮのブレイクダウン電圧より高いブレイクダウン電圧を有し、シリコンと同等またはより良い熱伝導性を有する。より好適には、電気的に絶縁し熱的に伝導性の材料は、１０ＭＶ／ｃｍ以上のブレイクダウン電圧と、１４０〜１５０Ｗ／ｍ．Ｋ以上の熱伝導性を有する。
【００４５】
本開示の文脈では、ブレイクダウン電圧は所定のリーク特性の電圧、例えばリーク電流１ｍＡ／ｍｍの電圧として定義される。
【００４６】
本開示の具体例では、デバイスは、更に、基板の裏側上の第１保護層を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む。
【００４７】
更に、デバイスは更に、電気的に絶縁で熱的に伝導性の材料を含み、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆いこれと接する第２保護層を含む。
【００４８】
好適には、第１保護層と第２保護層は、上記定義に準じる電気的に絶縁で熱的に伝導性の材料からなる。
【００４９】
本開示の具体例では、電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ＢＮ、ダイアモンド、およびそれらの組み合わせからなるグループから選択される。
【００５０】
より好適には、電気的に絶縁で熱的に伝導性の材料はＡｌＮからなる。
【００５１】
本開示の具体例では、トレンチは活性層のスタックの厚さ以上で、ドレインに向かうゲート領域の端とゲートに向かうドレイン領域の端との間の距離（ＬＧＤ）以下の幅（Ｗ）を有する。
【００５２】
本開示の具体例では、基板はナローバンドギャップを有する半導体材料を含む。好適には、基板はｎ型またはｐ型にドープされたシリコン、ゲルマニウム、ドープされたＧａＡｓからなる。より好適には、基板は薄層化されたシリコンウエハである。薄層化されたシリコンウエハは、例えば（２００ｍｍウエハに対して）５００μｍ〜１５００μｍの最初の厚さから、１００μｍ〜１２５μｍの厚さまで薄くされたシリコンウエハを言う。
【００５３】
本開示の具体例では、ＩＩＩ−窒化物を含む活性層のスタックは、基板上のエピタキシャル技術により形成される。活性層のスタックは、一般にバッファ層、チャネル層、およびバリア層を含む。代わりに、チャネル層は厚いバッファ層の上方の部分（上部）でも良い。活性層のそれぞれは多層または傾斜した組成を有する層でも良い。
【００５４】
例えばＡｌＧａＡｓ／ＧａＡｓＨＥＭＴのような従来のＨＥＭＴは、チャネル層（例えばＧａＡｓ）のためにアンドープの比較的低バンドギャップの材料を用い、チャネルと比較的高いバンドギャップの材料（例えばＡｌＧａＡｓ）からなるバリア層中のゲートコンタクトとの間に位置するドーピング層により電子が供給される。異なるバンドギャップの材料、例えばより高いバンドギャップの材料とより低いバンドギャップの材料を組み合わせることにより、組み合わせた材料の間の界面に量子井戸が形成されても良い。電子散乱の高いチャネルドーパント層を、チャネル自身から分離することで、チャネル中の電子の移動度を十分に増やせる。高移動度のキャリアが、高周波動作における従来のＭＥＳＦＥＴに対するＨＥＭＴ技術の本質的な優位点を提供する。ＡｌＧａＮ／ＧａＮＨＥＭＴのより特別な場合、例えばＡｌＧａＮのようなより高いバンドギャップの材料はアンドープで、量子チャネル中の高いシートキャリア濃度は、圧電効果と自発的な分極誘起効果により得られる。
【００５５】
本開示の文脈では、バッファ層の厚さは例えば２００ｎｍと１０μｍとの間で、好適には１μｍと３μｍの間である。任意的に、例えば核生成層のような追加のバッファ層および／またはＡｌＧａＮ、ＡｌＮ、またはＧａＮ中間層のような中間層が、基板と活性層との間の熱膨張や格子不整合を克服するために形成されても良い。
【００５６】
次に、チャネル層はＧａＮ、ＧａＡｓ、またはＩｎＧａＡｓを含んでも良い。チャネル層の厚さは例えば５ｎｍと２００ｎｍの間、好適には５０ｎｍと２００ｎｍの間でも良い。次に、バッファ層は、例えばＡｌＧａＮ、ＡｌＧａＡｓ、またはＩｎＡｌＡｓを含んでも良い。バリア層の厚さは、例えば１ｎｍと５０ｎｍの間、好適には５ｎｍと３０ｎｍの間でも良い。代わりに、明確なチャネル層無しで、ＡｌＧａＡｓ／ＧａＡｓトランジスタが形成されても良い。更に、ＩＩＩ−窒化物材料を含むキャップ層が、バリア層上にエピタキシャル成長で形成されても良い。そのような追加のキャップ層はＧａＮを含み、１ｎｍと１０ｎｍとの間の厚さでも良い。
【００５７】
一般に、シリコン窒化物を含むパッシベーション層はその場で成長され、活性層のスタックの上の層を覆いこれと接する。上の層は、バリア層または追加のキャップ層または他のＩＩＩ−窒化物層、ＨＥＭＴを形成するのに用いられるＩＩＩ−窒化物層のスタックの一部でも良い。
【００５８】
本出願の第２の形態では、ＩＩＩ−窒化物デバイスの製造方法が開示され、この製造方法は、
ａ）半導体材料からなる基板を提供する工程と、
ｂ）基板上に活性層のスタックを形成する工程であって、それぞれの活性層はＩＩＩ−窒化物材料を含む工程と、
ｃ）活性層のスタックの上にソースコンタクト、ゲートコンタクト、およびドレインコンタクトを形成する工程であって、基板のゲート領域、ソース領域、およびドレイン領域は、それぞれゲートコンタクト、ソースコンタクト、およびドレインコンタクトの基板中への突起物である工程と、
ｄ）（活性層のスタックと接する基板の側と対向する）基板の裏側から活性層のスタックの下層まで延びるトレンチを基板中に形成する工程であって、このトレンチは好適には完全にドレイン領域を囲み、ドレイン領域はゲート領域とソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ゲート領域に向かうドレイン領域の端との間に配置され、基板のドレイン領域が実質的に半導体材料からなるような幅を有する工程と、を含む。もし活性層スタック／基板界面を横切って、ゲート領域およびソース領域からドレイン領域が電気的に分離される場合、これは、ドレインコンタクトが活性層スタック／基板界面を横切って、ゲートコンタクトおよびソースコンタクトから分離されることを意味する。
【００５９】
本開示の具体例では、基板中にトレンチを形成する工程は、マスク層を堆積し、マスク中にパターンを形成し、マスク層に対して基板を選択的にエッチングする工程を含む。
【００６０】
本開示の具体例では、方法は更に基板の裏側の上に第１保護層を形成する工程を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む。
【００６１】
第１保護層が、基板中にトレンチをエッチングするための保護層として機能することが、本開示の方法の優位点である。
【００６２】
第１（裏側）保護層とマスク層との双方に使用するのに適した電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ＢＮおよびダイアモンドである。更に好適には、第１保護層はＡｌＮからなる。
【００６３】
本開示の様々な具体例では、第１保護層は、トレンチを形成するためのマスク層として提供される。
【００６４】
基板がシリコンから形成され、マスク層（第１保護層）がＡｌＮから形成される具体例では、Ｆ系ドライエッチングプロセスまたはウエットエッチングプロセスが、トレンチのエッチングのために使用される。特別な具体例では、ＳＦ６／Ｃ４Ｆ８を含むエッチング化学剤がトレンチのエッチングに使用される。なぜならば、この化学剤はＡｌＮ層に対して非常に選択的だからである。理論に縛られるわけではないが、ＳＦ６／Ｃ４Ｆ８を含むエッチング化学剤にＡｌＮが露出した場合、更なるオーバーエッチを防ぐエッチングストップ層として機能するＡｌＦ３が形成されると信じられる。
【００６５】
ＩＩＩ−窒化物デバイスの活性層のスタックは、有機金属化学気相堆積（ＭＯＣＶＤ）または分子線ビームエピタキシ（ＭＢＥ）により形成され、ここではデバイス層は真空中で分子の堆積として形成される。
【００６６】
活性層成長は、一般には、高品質デバイスを得るためにバッファ層から開始される。基板材料が活性材料とは異なる場合、このバッファ層はまた格子定数の違いを調整する。
【００６７】
本開示の具体例では、基板に接する活性層のスタックの下層がＡｌＮ（または核生成層とも呼ばれる）からなる。有利には、この核生成層はトレンチの底部においてエッチングストップ層として働きオーバーエッチングを防止する。このように、本開示の方法は、チャネル層中の応力を変化しないまま残し、２ＤＥＧ特性も変わらないままである。
【００６８】
本開示の具体例では、トレンチは、電気的に絶縁で熱的に伝導性の材料で充填されても良い。この材料は、プラズマ誘起化学気相堆積（ＰＥＣＶＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）、低圧化学気相堆積（ＬＰＣＶＤ）、または同等の技術により堆積される。
【００６９】
本開示の具体例は、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆い、これらと接する第２保護層の堆積工程を含み、第２保護層は電気的に絶縁で熱的に伝導性の材料を含む。好適には、第２保護層が最初に堆積され、続いて基板を裏返して第１保護層を堆積させる。
【００７０】
図１は、Ｓｉ基板上に形成されたソースコンタクト、ゲートコンタクト、ドレインコンタクトおよび活性層を有するＤＨＦＥＴデバイスの模式的な断面図を示す。参照番号１は基板Ｓｉ（１１１）をいい、参照番号２はＡｌＮ核生成層をいい、参照番号３はＡｌｙＧａ１−ｙＮ（０．０５＜ｙ＜０．８）バッファ層をいい、参照番号４はＧａＮチャネル層をいい、参照番号５はＡｌｘＧａ１−ｘＮ（０．１＜ｘ＜０．５）バリア層をいい、参照番号６はその場（in-situ）Ｓｉ３Ｎ４層をいい、参照番号７はその場以外（ex-situ）パッシベーション層をいい、参照番号８はゲートをいい、参照番号９はソースをいい、参照番号１０はドレインをいう。同様の参照番号は、図２、３、および７〜１１でも使用される。
【００７１】
図２は、ＡｌＮ／Ｓｉ界面（星印で示す）を横切る反転層による、寄生チャネルを横切る電気伝導性により上昇した印加電圧時の、Ｓｉ基板上のＤＨＦＥＴデバイスの早期デバイスブレイクダウンのメカニズムを模式的に示す。
【００７２】
このメカニズムは最大ブレイクダウン電圧を制限し、これは所定のバッファ厚さに対して所定の値で飽和し（例えば、厚さ２μｍのＡｌＧａＮバッファに対して７００Ｖ）、ゲート−ドレインの距離には依存しない。最先端技術は、より厚いバッファ（ＧａＮまたはＡｌＧａＮ）を用いて、寄生導電メカニズムを、より高い電圧値より後回しにするが、デバイスは、いまだに早いブレイクダウンを示している。更に、厚いバッファの使用は、Ｓｉ上のエピ成長ＩＩＩ−窒化物中の応力コントロールをより困難にし、ウエハの反り、クラックの形成、欠陥の形成、またはウエハ破壊となる。それゆえに、より厚いバッファは、大型Ｓｉ基板上のエピ成長層の拡張性を妨げる。大型Ｓｉ基板とは、１５０ｍｍ、２００ｍｍ、３００ｍｍ、またはより大きい直径のＳｉウエハをいう。
【００７３】
本開示のデバイスは、図３に「Ｘ」で示されたＡｌＮ／Ｓｉ界面を横切るリーク経路を中断することにより、ソースコンタクトまたはゲートコンタクトからドレインコンタクトを電気的に分離し、これにより高電圧で低いリークにし、これにより、より高いブレイクダウン電圧とする。
【００７４】
本開示のデバイスの１つの優位点は、Ｓｉ基板がゲートの下に存在し、ドレインに向かって延び、これによりドレイン側に向かうゲート端の下の電界ピークを低減することである。更に、残りのＳｉ基板は、ＯＮ状態デバイス操作中に、（ヒートシンクとして働き）熱の消散を助ける。
【００７５】
所定の具体例（例えばＧａＮＤＨＦＥＴ系パワーバー）では、本開示にかかる複数の長く（１０ｍｍまで）狭いトレンチが、更に多数のＳｉレッグ（残るＳｉ基板）を通して熱を消散させ、これにより全体の熱安定性を増大させる。ゲートコンタクト、ソースコンタクト、およびドレインコンタクトの下の残りのＳｉは、例えばワイヤボンディングやパッケージ中の機械的支持を強化する。
【００７６】
特定の具体例では、最初にＳｉ基板はグラインドまたはプラズマエッチング（例えばＳＦ６系）または化学エッチングを用いて約１００μｍまで薄くされる。続いて、裏側のハードマスク層（保護層）を堆積し（例えばＡｌＮ）、裏側のハードマスクを用いてドレイン領域を囲むトレンチをパターニングする。
【００７７】
特定の具体例では、図３に示すように、ドレイン領域の周囲に狭いトレンチを形成するために、Ｆ系化学剤（例えばＳＦ６／Ｃ４Ｆ８化学剤）を用いた反応性イオンエッチング（ＲＩＥ）が使用される。トレンチ底部のＡｌＮ裏側ハードマスク（保護層）とＡｌＮ核生成層は、Ｆ系Ｓｉエッチングに対して、ＡｌＦ３の形成による非常に高い選択性により、双方がエッチングストップ層として働く。それゆえに、高いアスペクト比のトレンチが、ＡｌＮ核生成層の損傷無しに形成される。高選択性は、またデバイス層中の応力を変化させず、これによりチャネル特性も変化しない。
【００７８】
トレンチは、（ＩＩＩ−窒化物）活性層スタックのエピタキシャル成長後、直ぐに形成されても良い。代わりに、トレンチが、ソースコンタクト、ドレインコンタクト、ゲートコンタクトの形成後に形成しても良い。任意的に、後者の場合、第２保護層（例えばＡｌＮ）がウエハの表側の上に形成され、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆い、これと接しても良い。
【００７９】
トレンチ幅は、ＩＩＩ−窒化物スタックの厚さと同じくらい小さくても良い。有利には、本開示のデバイスおよび方法は、更にバッファスタック（ＩＩＩ−窒化物層スタック）の拡張性を許容する。
【００８０】
本開示のデバイスは、トレンチの無いデバイスに比較して上昇した電圧でより低いリークを有する。これは、ＡｌＮ／Ｓｉ界面に沿った追加の平行な導電性経路が除去され、それゆえに高い素子電圧デバイスが達成されるためである。
【００８１】
図４は、基板のドレイン領域に隣り合う幅が１４μｍのトレンチを有する、本開示の具体例にかかるデバイスを示す。同様のゲート−ドレイン距離で７００Ｖのブレイクダウン電圧を有する（トレンチの無い）全体がＳｉ基板の上のデバイスに対して、このデバイスはドレイン−ゲート距離（ＬＧＤ）が２０μｍで２ｋＶより大きなブレイクダウン電圧を有する。双方のデバイスは、２μｍ厚さのＡｌｙＧａ１−ｙＮ（０．０５＜ｙ＜０．８）バッファを有する。ブレイクダウン電圧は、ＩＤＳが１ｍＡ／ｍｍの値に到達した場合の、ドレインからソースへの電圧ＶＤＳとして定義される。
【００８２】
ソースとドレインのコンタクトと、ゲートとドレインのコンタクトの間にＡｌＮ／Ｓｉ界面が無いことにより、Ｓｉ基板によるブレイクダウン電圧への温度依存性は除去され、それゆえにより高い雰囲気温度でも、より高いＯＦＦ状態の操作電圧（より高い電圧とより高い温度での低減されたリーク電流）が達成できる。電気導電性はＩＩＩ−窒化物エピ層スタックを横切って制限され、ＩＩＩ−窒化物エピ層スタックの品質は、ブレイクダウン電圧に対する温度依存性を決定する。
【００８３】
比較の、オフ状態デバイス（ゲート−ドレイン距離は２０μｍ）リークでの温度支持リーク特性カーブ（２５℃と２００℃との間の温度に対して４００Ｖまで）を図５に示す。低減されたリークは、高い動作およびブレイクダウン電圧が、全体がＳｉ基板の上のデバイス（１、黒色）に比較して、本開示のデバイスの場合に上昇した周囲の温度で達成できる（２、薄い灰色）ことを明確に示す。
【００８４】
ドレイン領域の周りの狭いトレンチにより、ＡｌＮ／Ｓｉ界面が中断され、それゆえにブレイクダウン電圧を制限する局所的な導電性経路がなくなる。この結果、ブレイクダウン電圧がＡｌｙＧａ１−ｙＮ（又はＧａＮ）バッファ厚さに依存せず、ゲート−ドレイン距離に直線的に依存する。これは、ＩＩＩ−窒化物エピ層（活性層スタック）の厚さを低減し、これにより製造コストとウエハの反りのリスクを低減する。ＩＩＩ−窒化物スタックの厚さを低減することで、層中のクラックや欠陥を最小にし、高品質のＩＩＩ−窒化物系高電圧／高パワーデバイスを実現する。
【００８５】
更に、ＩＩＩ−窒化物エピ層の厚さの低減は、ゲート領域（熱ゾーン）がＳｉ基板により近づくため、更に熱消散を改良する薄いバッファとなる。この結果、薄いバッファに対して、トレンチ幅が更に低減されそれゆえに、増大した熱消散に加えて、全体のメカニズム安定性も強化できる。
【００８６】
（狭い）トレンチがドレイン領域の周囲に形成された場合、Ｓｉ基板の本質的な部分はデバイス部分の下に残る。特に、ドレインコンタクトに向かって延びるゲート領域（熱ゾーン）の下のＳｉ基板は、熱消散を助ける。この結果、最小のＯＮ状態デバイス自己加熱を有するデバイスが実現できる。
【００８７】
本開示の具体例では、複数のトレンチは、更に、ヒートシンクとして働く残ったＳｉ基板を通って熱を消散させる。図６は、トレンチの形成前（１、黒色）と形成後（２、薄い灰色）のデバイスに対する一般的なトランジスタ特性（ＩＤＳ−ＶＧＳおよびＩＤＳ−ＶＤＳ）を示す。トレンチ形成後には、閾値電圧（ＶＴＨ）、オン抵抗（ＲＯＮ）、および飽和電流（ＩＤＳＡＴ）が、トレンチの無いデバイスの同様のパラメータと比較して、実質的に変わらない。それらのパラメータは、２ＤＥＧチャネル特性が変化しないことを示唆し、これはトレンチ形成後の全体のチャネル層の応力分布が、トレンチの無いチャネル層中の応力分布と非常に似ていることを意味する。改良された熱特性に加えて、残るシリコン基板は、強固な製造に適した方法を形成する増大した機械的安定性を確実にする。
【００８８】
図７は、熱消散と機械的安定性を増加するために、デバイスの裏側および／または表側の上に堆積された、電気的に絶縁で熱的に伝導性の層１１、１１’（例えばＡｌＮ）を模式的に示す。
【００８９】
図８および図９は、接着層１２（金属）を用いて金属パッケージ１３の上に接着されたドレイン領域を囲む狭いトレンチを有するデバイスを模式的に示す。ドレインからソースを横切る所定の電圧を越えると、横方向または縦方向の導通がパッケージを横切って生じ、その結果として、ＡｌＮ／Ｓｉ界面の場合と似たメカニズムにより、ブレイクダウン電圧が低下する。パッケージがフローティングの場合は横方向の導通が始まり、パッケージが接地の場合は縦方向の導通が始まり、双方の場合、ブレイクダウン電圧はＩＩＩ−窒化物バッファ層の厚さに依存する。それゆえに、狭いトレンチによる拡大されたブレイクダウン電圧の利益は部分的に無くなる。有利には、これは、パッケージがフローティングまたは接地の双方の場合に、横方向／縦方向の導通を抑制する裏側の保護層（およびハードマスク）として電気的絶縁層（図１０および図１１の参照番号１１）（例えばＡｌＮ）を使用することにより解決される。この結果、ブレイクダウン電圧の拡大が、図１０や図１１に示すようにスキームで達成できる。
【００９０】
加えて、電気的絶縁層は、パッケージに向かう熱散布層として働く良好な熱伝導体である（例えばＡｌＮ）。特に、ＡｌＮの使用は、様々な種類のパッケージ、即ち金属またはセラミック系のパッケージと、フローティングまたは接地のいずれの形態においても互換性を有する。
【特許請求の範囲】
【請求項１】
ＩＩＩ−窒化物デバイスであって、
ａ）半導体材料からなる基板と、
ｂ）基板の上でこれと接する活性層のスタックであって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義されるスタックと、
ｃ）活性層のスタック上のゲートコンタクト、ソースコンタクトおよびドレインコンタクトであって、基板のゲート領域、ソース領域およびドレイン領域は、ゲートコンタクト、ソースコンタクトおよびドレインコンタクトのそれぞれの基板中の突出物であるゲートコンタクト、ソースコンタクトおよびドレインコンタクトと、
ｄ）基板の裏側から活性層のスタックの下層まで延びるトレンチであって、裏側は活性層のスタックに接する基板の側に対向し、トレンチはドレイン領域を完全に囲み、ドレイン領域は活性層スタック／基板界面を横切ってゲート領域およびソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ゲート領域に向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるような幅を有するトレンチと、を含むＩＩＩ−窒化物デバイス。
【請求項２】
トレンチは、電気的に絶縁で熱的に伝導性の材料で充填される請求項１に記載のデバイス。
【請求項３】
更に、基板の裏側の上に第１保護層を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項１または２のいずれかに記載のデバイス。
【請求項４】
更に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆いこれと接する第２保護層を含み、第２保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項１〜３のいずれかに記載のデバイス。
【請求項５】
トレンチは、活性層のスタックの厚さ以上で、ドレインに向かうゲート領域の端とドレイン領域の端との間の距離以下の幅を有する請求項１〜４のいずれかに記載のデバイス。
【請求項６】
電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮ、およびそれらの組み合わせからなるグループから選択される請求項１〜５のいずれかに記載のデバイス。
【請求項７】
電気的に絶縁で熱的に伝導性の材料はＡｌＮである請求項１〜６のいずれかに記載のデバイス。
【請求項８】
基板は、薄層化されたシリコンウエハである請求項１〜７のいずれかに記載のデバイス。
【請求項９】
ＩＩＩ−窒化物デバイスの製造方法であって、
ａ）半導体材料からなる基板を提供する工程と、
ｂ）基板上に活性層のスタックを形成する工程であって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義される工程と、
ｃ）活性層のスタックの上にソースコンタクト、ゲートコンタクト、およびドレインコンタクトを形成する工程であって、基板のゲート領域、ソース領域、およびドレイン領域は、それぞれゲートコンタクト、ソースコンタクト、およびドレインコンタクトの基板中への突起物である工程と、
ｄ）基板の裏側から活性層のスタックの下層まで延びるトレンチを基板中に形成する工程であって、裏側は活性層のスタックと接する基板の側と対向し、トレンチは完全にドレイン領域を囲み、ドレイン領域は活性層スタック／基板界面を横切ってゲート領域とソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ドレイン領域の端との間に配置され、基板のドレイン領域が実質的に半導体材料からなるような幅を有する工程と、を含む方法。
【請求項１０】
更に、電気的に絶縁で熱的に伝導性の材料でトレンチを充填する工程を含む請求項９に記載の方法。
【請求項１１】
更に、基板の裏側の上に第１保護層を堆積する工程を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項９または１０のいずれかに記載の方法。
【請求項１２】
第１保護層は、トレンチを形成するためのマスク層として機能する請求項９〜１１のいずれかの方法。
【請求項１３】
更に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆いこれと接する第２保護層を堆積する工程を含み、第２保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項９〜１２のいずれかに記載の方法。
【請求項１４】
トレンチは、活性層のスタックの厚さ以上で、ドレイン領域に向かうゲート領域の端とドレイン領域の端との間の距離以下の幅を有する請求項９〜１３のいずれかに記載の方法。
【請求項１５】
電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮ、およびそれらの組み合わせからなるグループから選択される請求項９〜１４のいずれかに記載の方法。
【請求項１６】
電気的に絶縁で熱的に伝導性の材料は、ＡｌＮである請求項９〜１５のいずれかに記載の方法。
【請求項１】
ＩＩＩ−窒化物デバイスであって、
ａ）半導体材料からなる基板と、
ｂ）基板の上でこれと接する活性層のスタックであって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義されるスタックと、
ｃ）活性層のスタック上のゲートコンタクト、ソースコンタクトおよびドレインコンタクトであって、基板のゲート領域、ソース領域およびドレイン領域は、ゲートコンタクト、ソースコンタクトおよびドレインコンタクトのそれぞれの基板中の突出物であるゲートコンタクト、ソースコンタクトおよびドレインコンタクトと、
ｄ）基板の裏側から活性層のスタックの下層まで延びるトレンチであって、裏側は活性層のスタックに接する基板の側に対向し、トレンチはドレイン領域を完全に囲み、ドレイン領域は活性層スタック／基板界面を横切ってゲート領域およびソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ゲート領域に向かうドレイン領域の端との間に配置され、基板のドレイン領域は本質的に半導体材料から形成されるような幅を有するトレンチと、を含むＩＩＩ−窒化物デバイス。
【請求項２】
トレンチは、電気的に絶縁で熱的に伝導性の材料で充填される請求項１に記載のデバイス。
【請求項３】
更に、基板の裏側の上に第１保護層を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項１または２のいずれかに記載のデバイス。
【請求項４】
更に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆いこれと接する第２保護層を含み、第２保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項１〜３のいずれかに記載のデバイス。
【請求項５】
トレンチは、活性層のスタックの厚さ以上で、ドレインに向かうゲート領域の端とドレイン領域の端との間の距離以下の幅を有する請求項１〜４のいずれかに記載のデバイス。
【請求項６】
電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮ、およびそれらの組み合わせからなるグループから選択される請求項１〜５のいずれかに記載のデバイス。
【請求項７】
電気的に絶縁で熱的に伝導性の材料はＡｌＮである請求項１〜６のいずれかに記載のデバイス。
【請求項８】
基板は、薄層化されたシリコンウエハである請求項１〜７のいずれかに記載のデバイス。
【請求項９】
ＩＩＩ−窒化物デバイスの製造方法であって、
ａ）半導体材料からなる基板を提供する工程と、
ｂ）基板上に活性層のスタックを形成する工程であって、それぞれの活性層はＩＩＩ−窒化物材料を含み、活性層スタック／基板の界面はスタックと基板との間の遷移として定義される工程と、
ｃ）活性層のスタックの上にソースコンタクト、ゲートコンタクト、およびドレインコンタクトを形成する工程であって、基板のゲート領域、ソース領域、およびドレイン領域は、それぞれゲートコンタクト、ソースコンタクト、およびドレインコンタクトの基板中への突起物である工程と、
ｄ）基板の裏側から活性層のスタックの下層まで延びるトレンチを基板中に形成する工程であって、裏側は活性層のスタックと接する基板の側と対向し、トレンチは完全にドレイン領域を囲み、ドレイン領域は活性層スタック／基板界面を横切ってゲート領域とソース領域から電気的に分離され、ドレイン領域に向かうゲート領域の端と、ドレイン領域の端との間に配置され、基板のドレイン領域が実質的に半導体材料からなるような幅を有する工程と、を含む方法。
【請求項１０】
更に、電気的に絶縁で熱的に伝導性の材料でトレンチを充填する工程を含む請求項９に記載の方法。
【請求項１１】
更に、基板の裏側の上に第１保護層を堆積する工程を含み、第１保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項９または１０のいずれかに記載の方法。
【請求項１２】
第１保護層は、トレンチを形成するためのマスク層として機能する請求項９〜１１のいずれかの方法。
【請求項１３】
更に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを覆いこれと接する第２保護層を堆積する工程を含み、第２保護層は電気的に絶縁で熱的に伝導性の材料を含む請求項９〜１２のいずれかに記載の方法。
【請求項１４】
トレンチは、活性層のスタックの厚さ以上で、ドレイン領域に向かうゲート領域の端とドレイン領域の端との間の距離以下の幅を有する請求項９〜１３のいずれかに記載の方法。
【請求項１５】
電気的に絶縁で熱的に伝導性の材料は、ＡｌＮ、ＳｉＣ、ダイアモンド、ＢＮ、およびそれらの組み合わせからなるグループから選択される請求項９〜１４のいずれかに記載の方法。
【請求項１６】
電気的に絶縁で熱的に伝導性の材料は、ＡｌＮである請求項９〜１５のいずれかに記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−８９６９（Ｐ２０１３−８９６９Ａ）
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【外国語出願】
【出願番号】特願２０１２−１３９３５９（Ｐ２０１２−１３９３５９）
【出願日】平成２４年６月２１日（２０１２．６．２１）
【出願人】（５９１０６０８９８）アイメック (302)
【氏名又は名称原語表記】ＩＭＥＣ
【出願人】（５９９０９８４９３）カトリーケ・ウニフェルジテイト・ルーベン・カー・イュー・ルーベン・アール・アンド・ディ (83)
【氏名又は名称原語表記】Ｋａｔｈｏｌｉｅｋｅ Ｕｎｉｖｅｒｓｉｔｅｉｔ Ｌｅｕｖｅｎ，Ｋ．Ｕ．Ｌｅｕｖｅｎ Ｒ＆Ｄ
【Ｆターム（参考）】
【公開日】平成２５年１月１０日（２０１３．１．１０）
【国際特許分類】
【出願番号】特願２０１２−１３９３５９（Ｐ２０１２−１３９３５９）
【出願日】平成２４年６月２１日（２０１２．６．２１）
【出願人】（５９１０６０８９８）アイメック (302)
【氏名又は名称原語表記】ＩＭＥＣ
【出願人】（５９９０９８４９３）カトリーケ・ウニフェルジテイト・ルーベン・カー・イュー・ルーベン・アール・アンド・ディ (83)
【氏名又は名称原語表記】Ｋａｔｈｏｌｉｅｋｅ Ｕｎｉｖｅｒｓｉｔｅｉｔ Ｌｅｕｖｅｎ，Ｋ．Ｕ．Ｌｅｕｖｅｎ Ｒ＆Ｄ
【Ｆターム（参考）】
[ Back to top ]