化合物半導体装置及びその製造方法
【課題】絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を実現し、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置を実現する。
【解決手段】Ｓｉ基板１上に形成された化合物半導体積層構造２は、その厚みが１０μｍ以下であって、ＡｌＮからなる厚い第１のバッファ層を有しており、ＩＩＩ族元素（Ｇａ，Ａｌ）の総原子数のうち、Ａｌ原子の比率が５０％以上とされ、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされる。
【解決手段】Ｓｉ基板１上に形成された化合物半導体積層構造２は、その厚みが１０μｍ以下であって、ＡｌＮからなる厚い第１のバッファ層を有しており、ＩＩＩ族元素（Ｇａ，Ａｌ）の総原子数のうち、Ａｌ原子の比率が５０％以上とされ、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１９９５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＧａＮ系の半導体デバイスでは、その基板をＧａＮ系の結晶を用いて製造することは極めて困難であり、大口径のＧａＮ基板は存在しない。そのため、ＳｉＣ、サファイア、Ｓｉ等の基板を用いて、その上にヘテロエピタキシャル成長によりＧａＮ系の結晶層を形成している。このような基板の中でも、特にＳｉ基板は、大口径で高品質のものが低コストで製造できる。そのため、近年では、ＧａＮ系の半導体デバイスの実用化に向けて、Ｓｉ基板上にＧａＮ系の結晶層を形成する研究が盛んに行われている。
【０００６】
ＧａＮ系の半導体デバイスを動作させるには、大きな電圧の印加が必要である。そのため、Ｓｉ基板等を用いる場合、印加電圧による電界が化合物半導体積層構造の活性部分を通って基板部分にまで到達し、基板に絶縁破壊が生じることが知られている。ＧａＮ系の結晶層は絶縁破壊耐性に優れており、基板上の化合物半導体積層構造のうちでＧａＮ系の結晶層を厚く形成することにより、絶縁破壊を抑止することができると考えられる。
【０００７】
しかしながら、Ｓｉ基板等を用いる場合、当該基板とＧａＮ系の結晶層とでは、格子定数及び熱膨張係数に大きな差がある。そのため、上記の基板上にＧａＮ系の結晶層を厚く形成することは困難であり、基板の絶縁破壊の十分な抑止ができないという問題がある。特に、Ｓｉ基板とＧａＮ系の結晶層とでは、格子定数及び熱膨張係数の差が極めて大きく、ＧａＮ系の結晶層を厚く形成することはできない。更に、Ｓｉ基板は、ＧａＮ結晶成長の基板としては、ＳｉＣ基板、サファイア基板等に比べてバンドギャップが小さく絶縁性能に劣る。また、抵抗率も低いものが一般的である。このように、従来のＧａＮ系の半導体デバイスでは、Ｓｉ基板等の絶縁破壊耐性の確保ができないという現況にある。
【０００８】
本発明は、上記の課題に鑑みてなされたものであって、絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を実現し、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、基板と、前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが１０μｍ以下であり、そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものである。
【００１０】
化合物半導体装置の製造方法の一態様は、基板と、前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造とを含む化合物半導体装置の製造方法であって、前記化合物半導体積層構造を、その厚みが１０μｍ以下であり、そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上となるように形成する。
【発明の効果】
【００１１】
本発明によれば、絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置が実現する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】第１の実施形態において、化合物半導体積層構造の第１のバッファ層を形成する様子を示す概略断面図である。
【図５】化合物半導体積層構造におけるＧａＮの厚みとシート抵抗値との関係を示す特性図である。
【図６】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、その化合物半導体積層構造における成分深さ分布と共に示す模式図である。
【図７】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの耐圧評価の結果を示す特性図である。
【図８】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのピンチオフ特性評価の結果を示す特性図である。
【図９】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのエネルギーバンド評価の結果を示す特性図である。
【図１０】化合物半導体積層構造における第１のバッファ層の厚みを変えて、化合物半導体積層構造の厚みと耐圧との関係を調べた結果を示す特性図である。
【図１１】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２】第２の実施形態において、化合物半導体積層構造の第２のバッファ層を形成する様子を示す概略断面図である。
【図１３】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、その化合物半導体積層構造における成分深さ分布と共に示す模式図である。
【図１４】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１５】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１３】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１４】
−第１の実施形態−
本実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１５】
成長用基板としては、ＳｉＣ基板、サファイア基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板等、導電性・半絶縁性・絶縁性を問わず、様々な基板を用いることができる。ここでは、大口径化が容易で汎用性に優れた、例えばＳｉＣ基板、サファイア基板、Ｓｉ基板等を用いる。本実施形態では、特に汎用性に優れた製造コストの低いＳｉ基板を使用する場合を例示する。
【００１６】
先ず、図１（ａ）に示すようにＳｉ基板１上に、化合物半導体積層構造２を形成する。
化合物半導体積層構造２は、第１のバッファ層２Ａ、第２のバッファ層２Ｂ、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを有して構成される。第１のバッファ層２ＡはＡｌＮ、第２のバッファ層２Ｂはｎ型のＡｌＧａＮ（ｎ−ＡｌＧａＮ）、電子走行層２Ｃは、故意に不純物を添加しない（アンインテンショナリ・ドープ）ＧａＮ（ｉ−ＧａＮ）、電子供給層２Ｄはｎ−ＡｌＧａＮ、キャップ層２Ｅはｎ−ＧａＮからそれぞれ形成される。
【００１７】
本実施形態では、化合物半導体積層構造２は、その厚みが１０μｍ程度以下であり、そのＶ族元素の総原子数のうち、Ａｌ原子の比率が５０％以上とされる。化合物半導体積層構造２は、ＩＩＩ−Ｖ族半導体として、ＩＩＩ族元素及びＶ族元素からなり、Ｖ族元素が窒素（Ｎ）、ＩＩＩ族元素がガリウム（Ｇａ），アルミニウム（Ａｌ）である。Ｎは全ての化学結合に寄与しており、Ｎ原子の比率は理論上では全原子総数の５０％となる。Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上とされる。このことは、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされることと同義である。
【００１８】
第１のバッファ層２Ａは、核形成の機能（最下層部位）及びＳｉ基板１のＳｉと第２のバッファ層２ＢのＡｌＧａＮとの格子定数の相違に対する緩衝機能に加え、後述するように絶縁破壊耐性の機能を有する。第２のバッファ層２Ｂは、第１のバッファ層２ＡのＡｌＮと電子走行層２ＣのＧａＮとの格子定数の相違に対する緩衝機能を有する。
【００１９】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２Ｃの電子供給層２Ｄとの界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２Ｃの化合物半導体（ここではＧａＮ）と電子供給層２Ｄの化合物半導体（ここではＡｌＧａＮ）との自発分極の差と格子定数差から生じる分極に基づいて生成される。
【００２０】
化合物半導体積層構造２を形成するに際して、Ｓｉ基板１上に、結晶成長法、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法により、以下の各化合物半導体を成長する。ＭＯＣＶＤ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００２１】
Ｓｉ基板１上に、ＡｌＮを厚く、ここでは１０００ｎｍ程度の厚みに成長し、第１のバッファ層２Ａを形成する。このときの様子を、図１（ａ）と共に図４に示す。
具体的には、先ず、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用い、ＮＨ3とＴＭＡｌとの原料比率である、いわゆるＶ／ＩＩＩ比を１００００以上、例えば２００００に設定する。ＡｌＮを例えば５０ｎｍ程度の厚みに成長し、下部ＡｌＮ層２ａ１を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌに対する割合を大きくする条件で成膜することにより、ＡｌＮは成長前面で島状となり、表面が凹凸状の下部ＡｌＮ層２ａ１が形成される。
【００２２】
次に、ＮＨ3とＴＭＡｌとのＶ／ＩＩＩ比を２．０以下、例えば１．０に設定して、下部ＡｌＮ層２ａ１上にＡｌＮを例えば１００ｎｍ程度の厚みに成長し、上部ＡｌＮ層２ａ２を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌに対する割合を極端に小さくする条件で成膜することにより、Ａｌ原子及びＮ原子の成長全面における移動が促進され、表面が平坦な上部ＡｌＮ層２ａ２が形成される。上部ＡｌＮ層２ａ２は、上記したＶ／ＩＩＩ比の相違により、下部ＡｌＮ層２ａ１よりもＡｌ量（Ａｌの割合）が大きくなる。このように、ＡｌＮ層２ａ１上を覆うように上部ＡｌＮ層２ａ２が積層し、表面が平坦なＡｌＮ層２ａが形成される。
【００２３】
上記のようにＡｌＮ層２ａを形成する工程を複数回、例えば７回繰り返し行い、ＡｌＮ層２ａが複数層、ここでは７層積層されて、合計膜厚１０００ｎｍ程度の極めて厚い第１のバッファ層２Ａが形成される。図４には、ＡｌＮ層２ａが３層積層された様子を例示する。第１のバッファ層２Ａは、最上層が上部ＡｌＮ層２ａ２であるため、その表面は平坦となる。なお、第１のバッファ層２Ａにおいて、例えばＴＥＭを用いて分析することにより、各ＡｌＮ層２ａが、表面が凹凸状の下部ＡｌＮ層２ａ１と表面が平坦な上部ＡｌＮ層２ａ２との積層構造であることが確認される。
【００２４】
本実施形態では、化合物半導体積層構造におけるＡｌ比率を高くして基板の絶縁破壊耐性を確保すべく、基板と電子走行層との間に配するＡｌＮバッファ層を厚く形成する。ところがこの場合、ＡｌＮは、Ｓｉ、ＳｉＣ等の基板材料と格子定数が整合せず、基板上にＡｌＮを厚く形成すれば、格子不整合に起因してＡｌＮに大きな応力が発生する。そのため、厚いＡｌＮを形成するのが困難であるという問題がある。
そこで本実施形態では、成長前面が島状の下部ＡｌＮ層２ａ１と成長前面が平坦な上部ＡｌＮ層２ａ２とを交互に繰り返し成長して、第１のバッファ層２Ａを形成する。このように、表面状態の異なる比較的薄い下部ＡｌＮ層２ａ１及び上部ＡｌＮ層２ａ２を交互に積層することにより、実質的に厚い第１のバッファ層２Ａを形成することで、膜中の応力が緩和され、基板材料とＡｌＮとが大きな格子不整合を有する場合でも、厚いＡｌＮ結晶を安定に成膜できることが見出された。
【００２５】
なお、成長前面が島状の下部ＡｌＮ層と、成長前面が平坦な上部ＡｌＮ層とを交互に積層形成する方法としては、上記のようにＶ／ＩＩＩ比を変更すること以外の方法を適用しても良い。例えば、ＡｌＮの成長温度を変更する方法が考えられる。具体的には、下部ＡｌＮ層を例えば８５０℃〜９５０℃程度の温度で成長し、上部ＡｌＮ層を下部ＡｌＮ層の成長温度よりも高い温度、例えば１０００℃〜１１５０℃程度の温度で成長すれば良い。
または、下部ＡｌＮ層２ａ１を形成後、原料ガスの供給を停止し、１１００℃〜１２００℃程度の温度に昇温放置することでも、下部ＡｌＮ層２ａ１層の上面に凹凸を発生させることができる。
【００２６】
第１のバッファ層２Ａの形成に引き続き、第１のバッファ層２Ａ上に、第２のバッファ層２Ｂ、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを順次に積層形成する。
詳細には、表面が平坦な第１のバッファ層２Ａ上に、ｉ−ＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）を２００ｎｍ程度の厚みに成長して、第２のバッファ層２Ｂを形成する。ｉ−ＧａＮを薄く、例えば２５０ｎｍ以下、ここでは１００ｎｍ程度の厚みに成長して、電子走行層２Ｃを形成する。ｎ−ＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）を３０ｎｍ程度の厚みに成長して、電子供給層２Ｄを形成する。ｎ−ＧａＮを１０ｎｍ程度の厚みに成長して、キャップ層２Ｅを形成する。
以上により、Ｓｉ基板１上に化合物半導体積層構造２が形成される。
【００２７】
ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてＴＭＡｌガス、トリメチルガリウム（ＴＭＧａ）ガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡｌガス、Ｇａ源であるＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１０ｃｃｍ〜１００ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００２８】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００２９】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００３０】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス１０Ａ，１０Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３１】
このレジストマスクを用いて、電子供給層２Ｄの表面が露出するまで、キャップ層２Ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２Ｄの表面の電極形成予定位置を露出する電極用リセス１０Ａ，１０Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス１０Ａ，１０Ｂは、キャップ層２Ｅの途中までエッチングして形成しても、また電子供給層２Ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３２】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造の２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス１０Ａ，１０Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極用リセス１０Ａ，１０Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２Ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２Ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス１０Ａ，１０Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
【００３３】
続いて、図２（ａ）に示すように、化合物半導体積層構造２にゲート電極の電極用リセス１０Ｃを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３４】
このレジストマスクを用いて、電極形成予定位置における、キャップ層２Ｅ及び電子供給層２Ｄの一部をドライエッチングして除去する。これにより、キャップ層２Ｅ及び電子供給層２Ｄの一部まで掘り込まれた電極用リセス１０Ｃが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２１０は、キャップ層２Ｅの途中までエッチングして形成しても、また電子供給層２Ｄのより深い箇所までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３５】
続いて、図２（ｂ）に示すように、ゲート絶縁膜６を形成する。
詳細には、電極用リセス１０Ｃの内壁面を覆うように、化合物半導体積層構造２上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜６が形成される。
【００３６】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００３７】
続いて、図３（ａ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造の２層レジストを用いる。このレジストをゲート絶縁膜６上に塗布し、ゲート絶縁膜６の電極用リセス１０Ｃの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３８】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜６の電極用リセス１０Ｃの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス１０Ｃ内をゲート絶縁膜６を介して電極材料の一部で埋め込むゲート電極７が形成される。
なお、ゲート電極は、その電極用リセスをドレイン電極側よりもソース電極側に近い位置に形成し、ソース電極に偏倚するように形成しても良い。
【００３９】
続いて、図３（ｂ）に示すように、パシベーション膜８を形成する。
詳細には、ソース電極４、ドレイン電極５、及びゲート電極７を覆うように、例えばシリコン窒化物をＰＥＣＶＤ法等により堆積する。これにより、パシベーション膜８が形成される。
【００４０】
しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４１】
本実施形態では、ゲート絶縁膜６を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート絶縁膜６を有さずゲート電極７が化合物半導体積層構造２と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、電極用リセス１０Ｃ内にゲート電極７を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造２上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。
【００４２】
ＡｌＮは、その格子定数及び熱膨張係数がＳｉとＧａＮとの間の値とされた材料である。またＡｌＮは、その絶縁破壊電圧が１１．７（１０6Ｖ／ｃｍ）程度であり、ＧａＮの絶縁破壊電圧である３．３（１０6Ｖ／ｃｍ）程度の３倍以上であって、優れた絶縁破壊耐性を有する材料である。従って、化合物半導体積層構造におけるＡｌ原子の比率（Ａｌ−Ｎの化学結合数の比率）を増加させ、ＡｌＮ（又はＡｌＮを含有する材料）を電子走行層下に厚く形成することにより、高電圧を印加した際の基板の絶縁破壊を抑えることができると考えられる。
【００４３】
ＡｌＮ（又はＡｌＮを含有する材料）を厚く形成すれば、化合物半導体積層構造の総厚みが増加する。しかしながら、化合物半導体積層構造をあまり厚く、例えば１０μｍを越える厚みに形成するには、化合物半導体の成長に要する時間が極めて長く、製造プロセス上現実的でない。また、化合物半導体積層構造を、１０μｍを越える厚みに形成すれば、基板への悪影響（反り、クラックの発生等）の懸念は避けられない。
【００４４】
一方、ＧａＮは結晶性に優れていることから、従来では、化合物半導体積層構造において、ＧａＮを厚く成長して電子走行層を形成していた。ところが、ＧａＮを厚く形成しても、デバイス特性の大きな向上は見られないことが判明した。例えば図５に示すように、化合物半導体積層構造におけるＧａＮの厚みを２００ｎｍ程度から１０００ｎｍ程度まで大幅に厚くしても、シート抵抗値の低下分は高々２０％未満と小さく、移動度がさほど向上するものではない。従って、化合物半導体積層構造におけるＧａ原子の比率（Ｇａ−Ｎの化学結合数の比率）を低減させ、ＧａＮを比較的薄く形成しても、必要な移動度を保つことができる。
【００４５】
本実施形態では、化合物半導体積層構造、及びこれを構成するＡｌＮ及びＧａＮの上記の性質に着目する。化合物半導体積層構造の厚みを１０μｍ程度以下とする制限の下で、化合物半導体積層構造２で絶縁破壊耐性の向上に大きく寄与するＡｌＮの割合を大きく、その一方でＧａＮの割合を小さくする。具体的には、Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上となる（このとき、ＩＩＩ族元素の総原子数のうちでＧａ原子の比率が５０％以下となる）ように化合物半導体積層構造２を形成する。本実施形態では、ＡｌＮからなる第１のバッファ層２Ａを、Ｓｉ基板１と電子走行層２Ｃとの間に厚く、例えば１０００ｎｍ程度に形成する。その一方で電子走行層２Ｃを薄く、例えば５００ｎｍ程度以下、好ましくは２５０ｎｍ程度以下の厚みに形成する。これにより、上記したＡｌ原子の比率の条件を達成する。
【００４６】
即ち、厚い第１のバッファ層２Ａにより、ＡｌＮの比率を大きくして化合物半導体積層構造２におけるＡｌＮの比率を稼いで絶縁破壊耐性を向上させ、薄い電子走行層２Ｃにより、ＧａＮの比率を小さくしてＧａＮによるＳｉ基板１との格子定数の差異を抑える。これにより、Ｓｉ基板１に反り・クラックを発生させることなく、Ｓｉ基板１の絶縁破壊を確実に抑止することができる。
【００４７】
具体的には、化合物半導体積層構造２において、図６（図３（ｂ）の左側に成分深さ分布図を付加した図）に示すように、第１のバッファ層２ＡのＡｌＮを厚く１０００ｎｍ程度に、電子走行層２ＣのＧａＮを薄く１００ｎｍ程度に形成する。これにより、化合物半導体積層構造２におけるＡｌ原子の比率の全原子総数の２５％以上を達成している。
【００４８】
−実験例−
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて行った諸実験例について説明する。
【００４９】
（実験例１）
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける耐圧を評価した。ここで、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実施例とし、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを比較例とする。比較例では、化合物半導体積層構造について、以下ように、第１のバッファ層、第２のバッファ層、電子走行層、電子供給層、及びキャップ層を形成した。ＡｌＮからなる第１のバッファ層を１００ｎｍ程度の厚みに、ＮＨ3とＴＭＡｌとのＶ／ＩＩＩ比を３０００程度に設定して成長した。その上に、ｎ−ＡｌＧａＮからなる第２のバッファ層を２００ｎｍ程度の厚みに成長した。その上に、ｉ−ＧａＮからなる電子走行層を厚く、ここでは１０００ｎｍ程度の厚みに成長した。その上に、本実施形態と同様に、ｎ−ＡｌＧａＮからなる電子供給層を３０ｎｍ程度の厚みに、ｎ−ＧａＮからなるキャップ層を１０ｎｍ程度の厚みに、順次成長した。
【００５０】
ドレイン電極を表面側の電極とし、Ｓｉ基板の裏面にもう一方の電極を形成して、徐々に電圧を増加させた。実験結果を図７に示す。
比較例では、３５０Ｖを超えた程度で絶縁破壊が確認された。これに対して実施例では、測定システムにおける印加電圧の限界である９００Ｖでも絶縁破壊は見られない。このように、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、比較例に比べて大幅に優れた絶縁破壊耐性が得られることが判る。
【００５１】
（実験例２）
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるピンチオフ特性を評価した。本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実施例とし、実験例１と同様の従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを比較例とする。
【００５２】
ソース電極を接地し、ゲート電極に−１０Ｖを印加する。この状態でドレイン電極を０Ｖから＋３００Ｖに掃引した。実験結果を図８に示す。
比較例では、１００Ｖ程度のドレイン電圧から、ドレイン電流が増加する現象が観察された。これは電子走行層内に伸びた空乏層を回り込んでドレイン電流が流れる現象と、電子走行層の深部で衝突イオン化が発生する現象とのいずれか又は双方に起因すると考えられる。
【００５３】
これに対して実施例では、ドレイン電圧が３００Ｖ時にもドレイン電流は１×１０-9Ａを下回る極めて小さな値を示し、ゲート空乏層によりドレイン電流が遮断されている。実施例では、電流の経路が電子走行層の下部に存在する衝突イオン化が発生し難い第１のバッファ層により制限されることで、電流の増加が抑制されるものと考えられる。このように、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、比較例に比べて大幅に優れたピンチオフ特性が得られ、ゲート電圧によりピンチオフ状態とする際にもリーク電流が少ないことが判る。
【００５４】
（実験例３）
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるエネルギーバンドについて調べた。本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実施例とし、実験例１と同様の従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを比較例とする。
【００５５】
図９（ａ）に比較例の結果を、図９（ｂ）に実施例の結果をそれぞれ示す。比較例では、電子走行層の電子供給層との界面から深さ方向に２ＤＥＧの比較的大きな分布が形成されており、２ＤＥＧ量は４．５３×１０12／ｃｍ2と大きい。これに対して実施例では、２ＤＥＧは深さ方向に殆ど分布を持たず電子走行層の電子供給層との界面に集中して存在しており、２ＤＥＧ量は２．８９×１０12／ｃｍ2と小さい。このように、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、比較例に比べて強いピエゾ効果によりエネルギーバンドを固定することができ、いわゆるノーマリオフ動作にも適していると言える。
【００５６】
（実験例４）
本実施形態では、化合物半導体積層構造についてＡｌ原子数が上記の比率となる範囲内で、デバイスとして要求される耐圧及び基板への影響を考慮して、第１のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定する。本実施形態の場合、化合物半導体積層構造の中で、電子供給層及びキャップ層は他の層に比べて極めて薄く、厚みを変えてもＩＩＩ族元素の原子数の比率変動に殆ど寄与しない。また、第２のバッファ層は特に厚みを変えずに用いる。そうすると、化合物半導体積層構造の中で、厚みを変えることでＩＩＩ族元素の原子数の比率変動に大きく寄与するのは、実効的には第１のバッファ層と電子走行層の２層である。従って、耐圧及び基板への影響を考慮して、第１のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定することは、第１のバッファ層の厚みを電子走行層の厚みとの関係で規定することとほぼ同義となる。
【００５７】
化合物半導体積層構造における第１のバッファ層の厚みを変えて、化合物半導体積層構造の厚みと耐圧との関係を調べた。実験結果を図１０に示す。化合物半導体積層構造の厚みをｔＴ（μｍ）、そのうちのＡｌＮからなる第１のバッファ層の厚みをｔＡｌＮ（μｍ）として、ｔＡｌＮ／ｔＴを変えた。ｔＡｌＮ／ｔＴが大きいほど（１に近いほど）、第１のバッファ層が厚く、その一方で電子走行層が薄いことを意味する。
【００５８】
実験例１と同様の従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴのｔＡｌＮ／ｔＴ＝０．０７５としたものを比較例１とし、ｔＡｌＮ／ｔＴ＝０．２５としたものを比較例２とする。Ａｌ原子数が上記の比率となる範囲内にある諸実施例として、ｔＡｌＮ／ｔＴ＝０．５を実施例１、ｔＡｌＮ／ｔＴ＝０．７５を実施例２、ｔＡｌＮ／ｔＴ＝０．８４を実施例３とする。実施例２のｔＡｌＮ／ｔＴ＝０．７５は、一例として、本実施形態で例示した化合物半導体積層構造２における各膜の厚みにより得られる。実施例３のｔＡｌＮ／ｔＴ＝０．８４は、一例として、化合物半導体積層構造において第１のバッファ層の厚みを１５００ｎｍ程度、電子走行層の厚みを５０ｎｍ程度とし、他の層を本実施形態と同様とすることで得られる。
【００５９】
商用電源に要求される耐圧である７５０Ｖ以上、ハイブリッド車（ＨＥＶ）／電気自動車（ＥＶ）用電源に要求される耐圧である１２００Ｖ以上の条件を付加する。これらを条件１，２とする。更に、基板に反り・クラック等が発生する範囲を確実に排除できる、化合物半導体積層構造の厚みの上限である約２．３μｍを、条件３として付加する。
【００６０】
図示のように、実施例１〜３では、比較例１，２に比べて優れた耐圧を示す。ｔＡｌＮ／ｔＴが大きいほど、耐圧が向上することが判る。
比較例１では、条件１（条件２）と条件３とを共に満たすことはできない。
比較例２では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．８μｍ程度〜２．３μｍ程度とすれば良い。ところがこの場合、第１のバッファ層を薄くしなければ、化合物半導体積層構造におけるＡｌ原子数を上記の比率の範囲内とすることができない。化合物半導体積層構造の厚みの下限値が１．８μｍではこの要件を満たさないことになる。
【００６１】
実施例１では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．３μｍ程度〜２．３μｍ程度とすれば良い。条件２と条件３とを共に満たすには、化合物半導体積層構造の厚みを２．１μｍ程度〜２．３μｍ程度とすれば良い。
実施例２では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを０．９μｍ程度〜２．３μｍ程度とすれば良い。条件２と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．５μｍ程度〜２．３μｍ程度とすれば良い。
実施例３では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを０．７μｍ程度〜２．３μｍ程度とすれば良い。条件２と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．２μｍ程度〜２．３μｍ程度とすれば良い。
【００６２】
以上より、ｔＡｌＮ／ｔＴ≧０．５の場合には、以下のようになる。
化合物半導体積層構造の厚みを１．３μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。
化合物半導体積層構造の厚みを２．１μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、ＨＥＶ／ＥＶ電源用の耐圧仕様を満足できる。
【００６３】
ｔＡｌＮ／ｔＴ≧０．７５の場合には、以下のようになる。
化合物半導体積層構造の厚みを０．９μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。
化合物半導体積層構造の厚みを１．５μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、ＨＥＶ／ＥＶ電源用の耐圧仕様を満足できる。
【００６４】
ｔＡｌＮ／ｔＴ≧０．８４の場合には、以下のようになる。
化合物半導体積層構造の厚みを０．７μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。
化合物半導体積層構造の厚みを１．２μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、ＨＥＶ／ＥＶ電源用の耐圧仕様を満足できる。
【００６５】
以上説明したように、本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造２を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６６】
−第２の実施形態−
本実施形態では、第１の実施形態と同様に、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、第１のバッファ層のＡｌＮの代わりに、バッファ層としてＡｌＧａＮを厚く形成する点で第１の実施形態と相違する。なお、第１の実施形態と同一の構成部材等については同符号を付して詳しい説明を省略する。
図１１は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００６７】
図１１（ａ）に示すように、Ｓｉ基板１上に、化合物半導体積層構造１１を形成する。
化合物半導体積層構造２は、第１のバッファ層１１Ａ、第２のバッファ層１１Ｂ、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを有して構成される。第１のバッファ層２ＡはＡｌＮ、第２のバッファ層２Ｂはｉ−ＡｌＧａＮからそれぞれ形成される。その他の層は第１の実施形態と同様であり、電子走行層２Ｃはｉ−ＧａＮ、電子供給層２Ｄはｎ−ＡｌＧａＮ、キャップ層２Ｅはｎ−ＧａＮからそれぞれ形成される。
【００６８】
本実施形態では、化合物半導体積層構造１１は、その厚みを１０μｍ程度以下とする制限の下で、そのＩＩＩ族元素の総原子数のうち、Ａｌ原子の比率が５０％以上とされる。化合物半導体積層構造１１は、ＩＩＩ族元素及びＶ族元素からなり、Ｖ族元素がＮ、ＩＩＩ族元素がＧａ，Ａｌである。Ｎは全ての化学結合に寄与しており、Ｎ原子の比率は理論上では全原子総数の５０％となる。Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上とされる。このことは、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされることと同義である。
【００６９】
第１のバッファ層１１Ａは、核形成の機能及びＳｉ基板１のＳｉと第２のバッファ層１１ＢのＡｌＧａＮとの格子定数の相違に対する緩衝機能を有する。第２のバッファ層１１Ｂは、第２のバッファ層１１ＢのＡｌＧａＮと電子走行層２ＣのＧａＮとの格子定数の相違に対する緩衝機能に加え、後述するように絶縁破壊耐性の機能を有する。
【００７０】
化合物半導体積層構造１１を形成するに際して、第１の実施形態と同様に、Ｓｉ基板１上に、結晶成長法、例えばＭＯＣＶＤ法により、以下の各化合物半導体を成長する。ＭＯＣＶＤ法の代わりに、ＭＢＥ法等を用いても良い。
【００７１】
先ず、Ｓｉ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに成長し、第１のバッファ層１１Ａを形成する。
この場合、原料ガスとしてＴＭＡｌガスとＮＨ3ガスの混合ガスを用い、Ｖ／ＩＩＩ比を例えば３０００程度に設定して、ＡｌＮを成長する。
【００７２】
次に、第１のバッファ層１１Ａ上に、ｉ−ＡｌＧａＮを厚く、ここでは１０００ｎｍ程度の厚みに成長し、第２のバッファ層１１Ｂを形成する。このときの様子を、図１１（ａ）と共に図１２に示す。
ｉ−ＡｌＧａＮにおけるＡｌ，Ｇａの組成比率は、Ａｌの組成比率をｘ（ＡｌxＧａ1-xＮ）として、０．７≦ｘ＜１、ここではｘ＝０．７（７０％）とする。ｘが０．７よりも小さいと、第２のバッファ層１１Ｂの厚みとの関係で、上記したＡｌ原子の比率の条件を達成することが困難となる。ｘを０．７以上とすることにより、第２のバッファ層１１Ｂの厚みとの関係で上記の比率の条件を確実に得ることができる。
【００７３】
具体的には、先ず、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス、及びＮＨ3ガスの混合ガスを用い、ＮＨ3とＴＭＡｌ，ＴＭＧａとのＶ／ＩＩＩ比を１００００以上、例えば２００００に設定する。ｉ−ＡｌＧａＮを例えば５０ｎｍ程度の厚みに成長し、下部ＡｌＮ層２ａ１を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌ，ＴＭＧａに対する割合を大きくする条件で成膜することにより、ｉ−ＡｌＧａＮは成長前面で島状となり、表面が凹凸状の下部ＡｌＧａＮ層１１ａ１が形成される。
【００７４】
次に、ＮＨ3とＴＭＡｌ，ＴＭＧａとのＶ／ＩＩＩ比を２．０以下、例えば１．０に設定して、下部ＡｌＧａＮ層１１ａ１上にｉ−ＡｌＧａＮを例えば１００ｎｍ程度の厚みに成長し、上部ＡｌＧａＮ層１１ａ２を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌ，ＴＭＧａに対する割合を極端に小さくする条件で成膜することにより、Ａｌ原子及びＮ原子の成長全面における移動が促進され、表面が平坦な上部ＡｌＧａＮ層１１ａ２が形成される。上部ＡｌＧａＮ層１１ａ２は、上記したＶ／ＩＩＩ比の相違により、下部ＡｌＧａＮ層１１ａ１よりもＡｌ量（Ａｌの割合）が大きくなる。このように、下部ＡｌＧａＮ層１１ａ１上を覆うように上部ＡｌＧａＮ層１１ａ２が積層し、表面が平坦なＡｌＧａＮ層１１ａが形成される。
【００７５】
上記のようにＡｌＧａＮ層１１ａを形成する工程を複数回、例えば７回繰り返し行い、ＡｌＧａＮ層１１ａが複数層、ここでは７層積層されて、合計膜厚１０００ｎｍ程度の極めて厚い第２のバッファ層１１Ｂが形成される。第２のバッファ層１１Ｂは、最上層が上部ＡｌＧａＮ層１１ａ２であるため、その表面は平坦となる。なお、第２のバッファ層１１Ｂにおいて、例えばＴＥＭを用いて分析することにより、各ＡｌＧａＮ層１１ａが、表面が凹凸状の下部ＡｌＧａＮ層１１ａ１と表面が平坦な上部ＡｌＧａＮ層１１ａ２との積層構造であることが確認される。
【００７６】
本実施形態では、化合物半導体積層構造におけるＡｌ比率を高くして基板の絶縁破壊耐性を確保すべく、基板と電子走行層との間に配するＡｌＧａＮバッファ層を厚く形成する。ところがこの場合、ＡｌＧａＮは、Ｓｉ、ＳｉＣ等の基板材料と格子定数が整合せず、基板上にＡｌＧａＮを厚く形成すれば、格子不整合に起因してＡｌＧａＮに大きな応力が発生する。そのため、厚いＡｌＧａＮを形成するのが困難であるという問題がある。
そこで本実施形態では、成長前面が島状の下部ＡｌＧａＮ層１１ａ１と成長前面が平坦な上部ＡｌＧａＮ層１１ａ２とを交互に繰り返し成長して、第２のバッファ層１１Ｂを形成する。このように、表面状態の異なる比較的薄い下部ＡｌＧａＮ層１１ａ１及び上部ＡｌＧａＮ層１１ａ２を交互に積層することにより、実質的に厚い第２のバッファ層１１Ｂを形成することで、これにより、膜中の応力が緩和され、基板とＡｌＧａＮとが大きな格子不整合を有する場合でも、第１のバッファ層のＡｌＮを介して厚いＡｌＧａＮ結晶を安定に成膜できることが見出された。
【００７７】
なお、成長前面が島状の下部ＡｌＧａＮ層と、成長前面が平坦な上部ＡｌＧａＮ層とを交互に積層形成する方法としては、上記のようにＶ／ＩＩＩ比を変更すること以外の方法を適用しても良い。例えば、ＡｌＧａＮの成長温度を変更する方法が考えられる。具体的には、下部ＡｌＧａＮ層を例えば８５０℃〜９５０℃程度の温度で成長し、上部ＡｌＧａＮ層を下部ＡｌＧａＮ層の成長温度よりも高い温度、例えば１０００℃〜１１５０℃程度の温度で成長すれば良い。
【００７８】
第２のバッファ層１１Ｂの形成に引き続き、第２のバッファ層１１Ｂ上に、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを順次に積層形成する。
詳細には、表面が平坦な第２のバッファ層１１Ｂ上に、ｉ−ＧａＮを薄く、例えば１００ｎｍ程度の厚みに成長して、電子走行層２Ｃを形成する。ｎ−ＡｌＧａＮ（Ａｌ0.25Ｇａ0.75Ｎ）を３０ｎｍ程度の厚みに成長して、電子供給層２Ｄを形成する。ｎ−ＧａＮを１０ｎｍ程度の厚みに成長して、キャップ層２Ｅを形成する。
以上により、Ｓｉ基板１上に化合物半導体積層構造２が形成される。
【００７９】
その後、第１の実施形態と同様に、図１（ｂ）〜図３（ｂ）の諸工程を実行する。このとき、図１１（ｂ）に示すように、ソース電極４、ドレイン電極５、及びゲート電極７がパシベーション膜８で覆われる。
そして、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００８０】
本実施形態では、ゲート絶縁膜６を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート絶縁膜６を有さずゲート電極７が化合物半導体積層構造１１と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、電極用リセス１０Ｃ内にゲート電極７を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造１１上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。
【００８１】
本実施形態では、化合物半導体積層構造１１の厚みを１０μｍ程度以下とする制限の下で、化合物半導体積層構造１１におけるＡｌＧａＮ（におけるＡｌ−Ｎの化学結合）の割合を大きくする。具体的には、Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上となるように化合物半導体積層構造１１を形成する。本実施形態では、ＡｌＧａＮからなる第２のバッファ層１１Ｂを、第１のバッファ層１１Ａと電子走行層２Ｃとの間に厚く形成し、電子走行層２Ｃを薄く形成して、上記したＡｌ原子の比率の条件を達成する。
【００８２】
即ち、厚い第２のバッファ層１１Ｂにより、Ａｌ−Ｎの比率を大きくして化合物半導体積層構造１１におけるＡｌ−Ｎの比率を稼いで絶縁破壊耐性を向上させる。その一方で、薄い電子走行層２Ｃにより、ＧａＮの比率を小さくしてＧａＮによるＳｉ基板１との格子定数の差異を抑える。これにより、Ｓｉ基板１に反り・クラックを発生させることなく、Ｓｉ基板１の絶縁破壊を確実に抑止することができる。
【００８３】
具体的には、化合物半導体積層構造１１において、図１３（図１１（ｂ）の左側に成分深さ分布図を付加した図）に示すように、第２のバッファ層１１ＢのＡｌＧａＮを厚く１０００ｎｍ程度に、電子走行層２ＣのＧａＮを薄く１００ｎｍ程度に形成する。これにより、化合物半導体積層構造１１におけるＡｌ原子の比率の全原子総数の２５％以上を達成している。
【００８４】
本実施形態でも、第１の実施形態と同様に、化合物半導体積層構造１１についてＡｌ原子数が上記の比率となる範囲内で、デバイスとして要求される耐圧及び基板への影響を考慮して、第２のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定する。本実施形態の場合、化合物半導体積層構造の中で、電子供給層及びキャップ層は他の層に比べて極めて薄く、厚みを変えてもＩＩＩ族元素の原子数の比率変動に殆ど寄与しない。また、第１のバッファ層は特に厚みを変えずに用いる。そうすると、化合物半導体積層構造の中で、厚みを変えることでＩＩＩ族元素の原子数の比率変動に大きく寄与するのは、実際的には第２のバッファ層と電子走行層の２層である。従って、第２のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定することは、第２のバッファ層の厚みを電子走行層の厚みとの関係で規定することとほぼ同義となる。
【００８５】
化合物半導体積層構造の厚みをｔＴ（μｍ）、そのうちのｉ−ＡｌＧａＮからなる第２のバッファ層の厚みをｔＡｌＧａＮ（μｍ）とする。本実施形態で例示したように、第２のバッファ層のＡｌ0.7Ｇａ0.3Ｎを１０００ｎｍ程度の厚みに、電子走行層のＧａＮを１００ｎｍ程度の厚みに形成した場合、ｔＡｌＧａＮ／ｔＴが０．５以上であれば、上記したＡｌ原子の比率の条件を満足する。
更に、本実施形態でも、第１の実施形態と同様に、ｔＡｌＧａＮ／ｔＴを、商用電源に要求される耐圧及びＨＥＶ／ＥＶ用電源に要求される耐圧との関係を含めて規定することができる。
【００８６】
なお、本実施形態では、厚い第２のバッファ層としてｉ−ＡｌＧａＮを例示したが、ｉ−ＡｌＧａＮの代わりに、例えばｉ−ＩｎＡｌＮを成長することも考えられる。この場合でも、ＮＨ3とＴＭＡｌ，ＴＭＩｎとのＶ／ＩＩＩ比を１００００以上とした成長と、このＶ／ＩＩＩ比を２以下とした成長とを所定回数繰り返して実行し、合計膜厚の厚いｉ−ＩｎＡｌＮを形成することができる。
また、第１の実施形態又は第２の実施形態において、厚いバッファ層として、ｉ−ＡｌＮ、ｉ−ＡｌＧａＮ、ｉ−ＩｎＡｌＮから選ばれた少なくとも２種を、適宜積層するようにしても良い。
【００８７】
以上説明したように、本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造１１を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８８】
−第３の実施形態−
本実施形態では、第１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００８９】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００９０】
本実施形態では、一次側回路４１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００９１】
本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００９２】
−第４の実施形態−
本実施形態では、第１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００９３】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００９４】
本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００９５】
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００９６】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、化合物半導体構造において、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００９７】
本例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体構造において、第１の実施形態又は第２の実施形態のバッファ層を形成する。第１の実施形態を適用する場合には、ＡｌＮからなる厚い第１のバッファ層及びｉ−ＡｌＧａＮからなる第２のバッファ層を形成する。第２の実施形態を適用する場合には、ＡｌＮからなる第１のバッファ層及びｉ−ＡｌＧａＮからなる厚い第２のバッファ層を形成する。第２の実施形態を適用する場合に、ｉ−ＡｌＧａＮの代わりに、例えばｉ−ＩｎＡｌＮからなる第２のバッファ層を形成することも考えられる。また、第１の実施形態又は第２の実施形態を適用する場合に、厚いバッファ層として、ｉ−ＡｌＮ、ｉ−ＡｌＧａＮ、ｉ−ＩｎＡｌＮから選ばれた少なくとも２種を、適宜積層するようにしても良い。
【００９８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、化合物半導体構造において、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【０１００】
本例のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体構造において、第１の実施形態又は第２の実施形態のバッファ層を形成する。第１の実施形態を適用する場合には、ＡｌＮからなる厚い第１のバッファ層及びｉ−ＡｌＧａＮからなる第２のバッファ層を形成する。第２の実施形態を適用する場合には、ＡｌＮからなる第１のバッファ層及びｉ−ＡｌＧａＮからなる厚い第２のバッファ層を形成する。第２の実施形態を適用する場合に、ｉ−ＡｌＧａＮの代わりに、例えばｉ−ＩｎＡｌＮからなる第２のバッファ層を形成することも考えられる。また、第１の実施形態又は第２の実施形態を適用する場合に、厚いバッファ層として、ｉ−ＡｌＮ、ｉ−ＡｌＧａＮ、ｉ−ＩｎＡｌＮから選ばれた少なくとも２種を、適宜積層するようにしても良い。
【０１０１】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１０２】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【０１０３】
（付記１）基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする化合物半導体装置。
【０１０４】
（付記２）前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする付記１に記載の化合物半導体装置。
【０１０５】
（付記３）前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする付記２に記載の化合物半導体装置。
【０１０６】
（付記４）前記比率が０．７５以上であることを特徴とする付記２に記載の化合物半導体装置。
【０１０７】
（付記５）前記化合物半導体積層構造は、その厚みが０．９μｍ以上２．３μｍ以下であることを特徴とする付記４に記載の化合物半導体装置。
【０１０８】
（付記６）前記バッファ層は、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とが交互に積層され、最上層が前記第２の層とされてなることを特徴とする付記２〜５のいずれか１項に記載の化合物半導体装置。
【０１０９】
（付記７）前記バッファ層は、ＡｌＮ，ＡｌＧａＮ，ＩｎＡｌＮのうちから選ばれた少なくとも１種を材料として形成されることを特徴とする付記２〜６のいずれか１項に記載の化合物半導体装置。
【０１１０】
（付記８）前記化合物半導体積層構造は、ＧａＮを含有する電子走行層を有しており、
前記電子走行層は、その厚みが２５０ｎｍ以下であることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
【０１１１】
（付記９）基板と、
前記基板上方に形成されたバッファ層と、
前記バッファ層上方に形成された化合物半導体積層構造と
を含み、
前記バッファ層は、
凹凸を有し、Ａｌを含む第１のバッファ層と、前記凹凸を埋め、前記第１のバッファ層よりＡｌ量の多い第２のバッファ層とが、交互に複数積層されていることを特徴とする化合物半導体装置。
【０１１２】
（付記１０）基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含む化合物半導体装置の製造方法であって、
前記化合物半導体積層構造を、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上となるように形成することを特徴とする化合物半導体装置の製造方法。
【０１１３】
（付記１１）前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０１１４】
（付記１２）前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【０１１５】
（付記１３）前記比率が０．７５以上であることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【０１１６】
（付記１４）前記化合物半導体積層構造は、その厚みが０．９μｍ以上２．３μｍ以下であることを特徴とする付記１３に記載の化合物半導体装置の製造方法。
【０１１７】
（付記１５）前記バッファ層を、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とを交互に積層し、最上層を前記第２の層として形成することを特徴とする付記１１〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１８】
（付記１６）前記第１の層及び前記第２の層を結晶成長法により形成するに際して、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を第１の比率として、前記第１の層を形成し、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を、前記第１の比率よりも小さい第２の比率として、前記第１の層上に前記第２の層を形成することを特徴とする付記１５に記載の化合物半導体装置の製造方法。
【０１１９】
（付記１７）前記第１の比率が１００００以上であり、前記第２の比率が２．０以下であることを特徴とする付記１６に記載の化合物半導体装置の製造方法。
【０１２０】
（付記１８）前記バッファ層は、ＡｌＮ，ＡｌＧａＮ，ＩｎＡｌＮのうちから選ばれた少なくとも１種を材料として形成されることを特徴とする付記１１〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２１】
（付記１９）前記化合物半導体積層構造は、ＧａＮを含有する電子走行層を有しており、
前記電子走行層は、その厚みが２５０ｎｍ以下であることを特徴とする付記１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２２】
（付記２０）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする電源回路。
【０１２３】
（付記２１）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする高周波増幅器。
【符号の説明】
【０１２４】
１ Ｓｉ基板
２，１１ 化合物半導体積層構造
２Ａ，１１Ａ 第１のバッファ層
２Ｂ，１１Ｂ 第２のバッファ層
２Ｃ 電子走行層
２Ｄ 電子供給層
２Ｅ キャップ層
２ａ ＡｌＮ層
２ａ１ 下部ＡｌＮ層
２ａ２ 上部ＡｌＮ層
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６ ゲート絶縁膜
７ ゲート電極
８ パシベーション膜
１０Ａ，１０Ｂ，１０Ｃ 電極用リセス
１１ａ ＡｌＧａＮ層
１１ａ１ 下部ＡｌＧａＮ層
１１ａ２ 上部ＡｌＧａＮ層
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ
【技術分野】
【０００１】
本発明は、化合物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのためＧａＮは、高電圧動作且つ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
【０００３】
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えばＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮ・ＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極により、高濃度の２次元電子ガス（２ＤＥＧ）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２０１０−１９９５９７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ＧａＮ系の半導体デバイスでは、その基板をＧａＮ系の結晶を用いて製造することは極めて困難であり、大口径のＧａＮ基板は存在しない。そのため、ＳｉＣ、サファイア、Ｓｉ等の基板を用いて、その上にヘテロエピタキシャル成長によりＧａＮ系の結晶層を形成している。このような基板の中でも、特にＳｉ基板は、大口径で高品質のものが低コストで製造できる。そのため、近年では、ＧａＮ系の半導体デバイスの実用化に向けて、Ｓｉ基板上にＧａＮ系の結晶層を形成する研究が盛んに行われている。
【０００６】
ＧａＮ系の半導体デバイスを動作させるには、大きな電圧の印加が必要である。そのため、Ｓｉ基板等を用いる場合、印加電圧による電界が化合物半導体積層構造の活性部分を通って基板部分にまで到達し、基板に絶縁破壊が生じることが知られている。ＧａＮ系の結晶層は絶縁破壊耐性に優れており、基板上の化合物半導体積層構造のうちでＧａＮ系の結晶層を厚く形成することにより、絶縁破壊を抑止することができると考えられる。
【０００７】
しかしながら、Ｓｉ基板等を用いる場合、当該基板とＧａＮ系の結晶層とでは、格子定数及び熱膨張係数に大きな差がある。そのため、上記の基板上にＧａＮ系の結晶層を厚く形成することは困難であり、基板の絶縁破壊の十分な抑止ができないという問題がある。特に、Ｓｉ基板とＧａＮ系の結晶層とでは、格子定数及び熱膨張係数の差が極めて大きく、ＧａＮ系の結晶層を厚く形成することはできない。更に、Ｓｉ基板は、ＧａＮ結晶成長の基板としては、ＳｉＣ基板、サファイア基板等に比べてバンドギャップが小さく絶縁性能に劣る。また、抵抗率も低いものが一般的である。このように、従来のＧａＮ系の半導体デバイスでは、Ｓｉ基板等の絶縁破壊耐性の確保ができないという現況にある。
【０００８】
本発明は、上記の課題に鑑みてなされたものであって、絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を実現し、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００９】
化合物半導体装置の一態様は、基板と、前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造とを含み、前記化合物半導体積層構造は、その厚みが１０μｍ以下であり、そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものである。
【００１０】
化合物半導体装置の製造方法の一態様は、基板と、前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造とを含む化合物半導体装置の製造方法であって、前記化合物半導体積層構造を、その厚みが１０μｍ以下であり、そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上となるように形成する。
【発明の効果】
【００１１】
本発明によれば、絶縁破壊耐性に優れた化合物半導体積層構造を備えて基板の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い化合物半導体装置が実現する。
【図面の簡単な説明】
【００１２】
【図１】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図２】図１に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図３】図２に引き続き、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【図４】第１の実施形態において、化合物半導体積層構造の第１のバッファ層を形成する様子を示す概略断面図である。
【図５】化合物半導体積層構造におけるＧａＮの厚みとシート抵抗値との関係を示す特性図である。
【図６】第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、その化合物半導体積層構造における成分深さ分布と共に示す模式図である。
【図７】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴの耐圧評価の結果を示す特性図である。
【図８】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのピンチオフ特性評価の結果を示す特性図である。
【図９】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴのエネルギーバンド評価の結果を示す特性図である。
【図１０】化合物半導体積層構造における第１のバッファ層の厚みを変えて、化合物半導体積層構造の厚みと耐圧との関係を調べた結果を示す特性図である。
【図１１】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【図１２】第２の実施形態において、化合物半導体積層構造の第２のバッファ層を形成する様子を示す概略断面図である。
【図１３】第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、その化合物半導体積層構造における成分深さ分布と共に示す模式図である。
【図１４】第３の実施形態による電源装置の概略構成を示す結線図である。
【図１５】第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【発明を実施するための形態】
【００１３】
以下、諸実施形態について図面を参照して詳細に説明する。以下の諸実施形態では、化合物半導体装置の構成について、その製造方法と共に説明する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
【００１４】
−第１の実施形態−
本実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
図１〜図３は、第１の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法を工程順に示す概略断面図である。
【００１５】
成長用基板としては、ＳｉＣ基板、サファイア基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板等、導電性・半絶縁性・絶縁性を問わず、様々な基板を用いることができる。ここでは、大口径化が容易で汎用性に優れた、例えばＳｉＣ基板、サファイア基板、Ｓｉ基板等を用いる。本実施形態では、特に汎用性に優れた製造コストの低いＳｉ基板を使用する場合を例示する。
【００１６】
先ず、図１（ａ）に示すようにＳｉ基板１上に、化合物半導体積層構造２を形成する。
化合物半導体積層構造２は、第１のバッファ層２Ａ、第２のバッファ層２Ｂ、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを有して構成される。第１のバッファ層２ＡはＡｌＮ、第２のバッファ層２Ｂはｎ型のＡｌＧａＮ（ｎ−ＡｌＧａＮ）、電子走行層２Ｃは、故意に不純物を添加しない（アンインテンショナリ・ドープ）ＧａＮ（ｉ−ＧａＮ）、電子供給層２Ｄはｎ−ＡｌＧａＮ、キャップ層２Ｅはｎ−ＧａＮからそれぞれ形成される。
【００１７】
本実施形態では、化合物半導体積層構造２は、その厚みが１０μｍ程度以下であり、そのＶ族元素の総原子数のうち、Ａｌ原子の比率が５０％以上とされる。化合物半導体積層構造２は、ＩＩＩ−Ｖ族半導体として、ＩＩＩ族元素及びＶ族元素からなり、Ｖ族元素が窒素（Ｎ）、ＩＩＩ族元素がガリウム（Ｇａ），アルミニウム（Ａｌ）である。Ｎは全ての化学結合に寄与しており、Ｎ原子の比率は理論上では全原子総数の５０％となる。Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上とされる。このことは、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされることと同義である。
【００１８】
第１のバッファ層２Ａは、核形成の機能（最下層部位）及びＳｉ基板１のＳｉと第２のバッファ層２ＢのＡｌＧａＮとの格子定数の相違に対する緩衝機能に加え、後述するように絶縁破壊耐性の機能を有する。第２のバッファ層２Ｂは、第１のバッファ層２ＡのＡｌＮと電子走行層２ＣのＧａＮとの格子定数の相違に対する緩衝機能を有する。
【００１９】
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、その動作時において、電子走行層２Ｃの電子供給層２Ｄとの界面近傍に２次元電子ガス（２ＤＥＧ）が発生する。この２ＤＥＧは、電子走行層２Ｃの化合物半導体（ここではＧａＮ）と電子供給層２Ｄの化合物半導体（ここではＡｌＧａＮ）との自発分極の差と格子定数差から生じる分極に基づいて生成される。
【００２０】
化合物半導体積層構造２を形成するに際して、Ｓｉ基板１上に、結晶成長法、例えば有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法により、以下の各化合物半導体を成長する。ＭＯＣＶＤ法の代わりに、分子線エピタキシー（ＭＢＥ：Molecular Beam Epitaxy）法等を用いても良い。
【００２１】
Ｓｉ基板１上に、ＡｌＮを厚く、ここでは１０００ｎｍ程度の厚みに成長し、第１のバッファ層２Ａを形成する。このときの様子を、図１（ａ）と共に図４に示す。
具体的には、先ず、原料ガスとしてトリメチルアルミニウム（ＴＭＡｌ）ガス及びアンモニア（ＮＨ3）ガスの混合ガスを用い、ＮＨ3とＴＭＡｌとの原料比率である、いわゆるＶ／ＩＩＩ比を１００００以上、例えば２００００に設定する。ＡｌＮを例えば５０ｎｍ程度の厚みに成長し、下部ＡｌＮ層２ａ１を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌに対する割合を大きくする条件で成膜することにより、ＡｌＮは成長前面で島状となり、表面が凹凸状の下部ＡｌＮ層２ａ１が形成される。
【００２２】
次に、ＮＨ3とＴＭＡｌとのＶ／ＩＩＩ比を２．０以下、例えば１．０に設定して、下部ＡｌＮ層２ａ１上にＡｌＮを例えば１００ｎｍ程度の厚みに成長し、上部ＡｌＮ層２ａ２を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌに対する割合を極端に小さくする条件で成膜することにより、Ａｌ原子及びＮ原子の成長全面における移動が促進され、表面が平坦な上部ＡｌＮ層２ａ２が形成される。上部ＡｌＮ層２ａ２は、上記したＶ／ＩＩＩ比の相違により、下部ＡｌＮ層２ａ１よりもＡｌ量（Ａｌの割合）が大きくなる。このように、ＡｌＮ層２ａ１上を覆うように上部ＡｌＮ層２ａ２が積層し、表面が平坦なＡｌＮ層２ａが形成される。
【００２３】
上記のようにＡｌＮ層２ａを形成する工程を複数回、例えば７回繰り返し行い、ＡｌＮ層２ａが複数層、ここでは７層積層されて、合計膜厚１０００ｎｍ程度の極めて厚い第１のバッファ層２Ａが形成される。図４には、ＡｌＮ層２ａが３層積層された様子を例示する。第１のバッファ層２Ａは、最上層が上部ＡｌＮ層２ａ２であるため、その表面は平坦となる。なお、第１のバッファ層２Ａにおいて、例えばＴＥＭを用いて分析することにより、各ＡｌＮ層２ａが、表面が凹凸状の下部ＡｌＮ層２ａ１と表面が平坦な上部ＡｌＮ層２ａ２との積層構造であることが確認される。
【００２４】
本実施形態では、化合物半導体積層構造におけるＡｌ比率を高くして基板の絶縁破壊耐性を確保すべく、基板と電子走行層との間に配するＡｌＮバッファ層を厚く形成する。ところがこの場合、ＡｌＮは、Ｓｉ、ＳｉＣ等の基板材料と格子定数が整合せず、基板上にＡｌＮを厚く形成すれば、格子不整合に起因してＡｌＮに大きな応力が発生する。そのため、厚いＡｌＮを形成するのが困難であるという問題がある。
そこで本実施形態では、成長前面が島状の下部ＡｌＮ層２ａ１と成長前面が平坦な上部ＡｌＮ層２ａ２とを交互に繰り返し成長して、第１のバッファ層２Ａを形成する。このように、表面状態の異なる比較的薄い下部ＡｌＮ層２ａ１及び上部ＡｌＮ層２ａ２を交互に積層することにより、実質的に厚い第１のバッファ層２Ａを形成することで、膜中の応力が緩和され、基板材料とＡｌＮとが大きな格子不整合を有する場合でも、厚いＡｌＮ結晶を安定に成膜できることが見出された。
【００２５】
なお、成長前面が島状の下部ＡｌＮ層と、成長前面が平坦な上部ＡｌＮ層とを交互に積層形成する方法としては、上記のようにＶ／ＩＩＩ比を変更すること以外の方法を適用しても良い。例えば、ＡｌＮの成長温度を変更する方法が考えられる。具体的には、下部ＡｌＮ層を例えば８５０℃〜９５０℃程度の温度で成長し、上部ＡｌＮ層を下部ＡｌＮ層の成長温度よりも高い温度、例えば１０００℃〜１１５０℃程度の温度で成長すれば良い。
または、下部ＡｌＮ層２ａ１を形成後、原料ガスの供給を停止し、１１００℃〜１２００℃程度の温度に昇温放置することでも、下部ＡｌＮ層２ａ１層の上面に凹凸を発生させることができる。
【００２６】
第１のバッファ層２Ａの形成に引き続き、第１のバッファ層２Ａ上に、第２のバッファ層２Ｂ、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを順次に積層形成する。
詳細には、表面が平坦な第１のバッファ層２Ａ上に、ｉ−ＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）を２００ｎｍ程度の厚みに成長して、第２のバッファ層２Ｂを形成する。ｉ−ＧａＮを薄く、例えば２５０ｎｍ以下、ここでは１００ｎｍ程度の厚みに成長して、電子走行層２Ｃを形成する。ｎ−ＡｌＧａＮ（例えばＡｌ0.25Ｇａ0.75Ｎ）を３０ｎｍ程度の厚みに成長して、電子供給層２Ｄを形成する。ｎ−ＧａＮを１０ｎｍ程度の厚みに成長して、キャップ層２Ｅを形成する。
以上により、Ｓｉ基板１上に化合物半導体積層構造２が形成される。
【００２７】
ＧａＮ、ＡｌＧａＮ、及びＧａＮの成長条件としては、原料ガスとしてＴＭＡｌガス、トリメチルガリウム（ＴＭＧａ）ガス、及びＮＨ3ガスの混合ガスを用いる。成長する化合物半導体層に応じて、Ａｌ源であるＴＭＡｌガス、Ｇａ源であるＴＭＧａガスの供給の有無及び流量を適宜設定する。共通原料であるＮＨ3ガスの流量は、１０ｃｃｍ〜１００ＬＭ程度とする。また、成長圧力は５０Torr〜３００Torr程度、成長温度は１０００℃〜１２００℃程度とする。
【００２８】
ＧａＮ、ＡｌＧａＮをｎ型として成長する際には、ｎ型不純物として例えばＳｉを含む例えばＳｉＨ4ガスを所定の流量で原料ガスに添加し、ＧａＮ及びＡｌＧａＮにＳｉをドーピングする。Ｓｉのドーピング濃度は、１×１０18／ｃｍ3程度〜１×１０20／ｃｍ3程度、例えば５×１０18／ｃｍ3程度とする。
【００２９】
続いて、図１（ｂ）に示すように、素子分離構造３を形成する。図２（ａ）以降では、素子分離構造３の図示を省略する。
詳細には、化合物半導体積層構造２の素子分離領域に、例えばアルゴン（Ａｒ）を注入する。これにより、化合物半導体積層構造２及びＳｉ基板１の表層部分に素子分離構造３が形成される。素子分離構造３により、化合物半導体積層構造２上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばＳＴＩ（Shallow Trench Isolation）法を用いて行っても良い。このとき、化合物半導体積層構造２のドライエッチングには、例えば塩素系のエッチングガスを用いる。
【００３０】
続いて、図１（ｃ）に示すように、ソース電極４及びドレイン電極５を形成する。
詳細には、先ず、化合物半導体積層構造２の表面におけるソース電極及びドレイン電極の形成予定位置（電極形成予定位置）に電極用リセス１０Ａ，１０Ｂを形成する。
化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、電極形成予定位置に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３１】
このレジストマスクを用いて、電子供給層２Ｄの表面が露出するまで、キャップ層２Ｅの電極形成予定位置をドライエッチングして除去する。これにより、電子供給層２Ｄの表面の電極形成予定位置を露出する電極用リセス１０Ａ，１０Ｂが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス１０Ａ，１０Ｂは、キャップ層２Ｅの途中までエッチングして形成しても、また電子供給層２Ｄ以降までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３２】
ソース電極及びドレイン電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造の２層レジストを用いる。このレジストを化合物半導体積層構造２上に塗布し、電極用リセス１０Ａ，１０Ｂを露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
このレジストマスクを用いて、電極材料として、例えばＴａ／Ａｌを、例えば蒸着法により、電極用リセス１０Ａ，１０Ｂを露出させる開口内を含むレジストマスク上に堆積する。Ｔａの厚みは２０ｎｍ程度、Ａｌの厚みは２００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＴａ／Ａｌを除去する。その後、Ｓｉ基板１を、例えば窒素雰囲気中において４００℃〜１０００℃程度の温度、例えば６００℃程度で熱処理し、残存したＴａ／Ａｌを電子供給層２Ｄとオーミックコンタクトさせる。Ｔａ／Ａｌの電子供給層２Ｄとのオーミックコンタクトが得られるのであれば、熱処理が不要な場合もある。以上により、電極用リセス１０Ａ，１０Ｂを電極材料の一部で埋め込むソース電極４及びドレイン電極５が形成される。
【００３３】
続いて、図２（ａ）に示すように、化合物半導体積層構造２にゲート電極の電極用リセス１０Ｃを形成する。
詳細には、先ず、化合物半導体積層構造２の表面にレジストを塗布する。レジストをリソグラフィーにより加工し、レジストに、ゲート電極の形成予定位置（電極形成予定位置）に相当する化合物半導体積層構造２の表面を露出する開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３４】
このレジストマスクを用いて、電極形成予定位置における、キャップ層２Ｅ及び電子供給層２Ｄの一部をドライエッチングして除去する。これにより、キャップ層２Ｅ及び電子供給層２Ｄの一部まで掘り込まれた電極用リセス１０Ｃが形成される。エッチング条件としては、Ａｒ等の不活性ガス及びＣｌ2等の塩素系ガスをエッチングガスとして用い、例えばＣｌ2を流量３０ｓｃｃｍ、圧力を２Ｐａ、ＲＦ投入電力を２０Ｗとする。なお、電極用リセス２１０は、キャップ層２Ｅの途中までエッチングして形成しても、また電子供給層２Ｄのより深い箇所までエッチングして形成しても良い。
レジストマスクは、灰化処理等により除去される。
【００３５】
続いて、図２（ｂ）に示すように、ゲート絶縁膜６を形成する。
詳細には、電極用リセス１０Ｃの内壁面を覆うように、化合物半導体積層構造２上に絶縁材料として例えばＡｌ2Ｏ3を堆積する。Ａｌ2Ｏ3は、例えば原子層堆積法（Atomic Layer Deposition：ＡＬＤ法）により膜厚２ｎｍ〜２００ｎｍ程度、ここでは１０ｎｍ程度に堆積する。これにより、ゲート絶縁膜６が形成される。
【００３６】
なお、Ａｌ2Ｏ3の堆積は、ＡＬＤ法の代わりに、例えばプラズマＣＶＤ法又はスパッタ法等で行うようにしても良い。また、Ａｌ2Ｏ3を堆積する代わりに、Ａｌの窒化物又は酸窒化物を用いても良い。それ以外にも、Ｓｉ，Ｈｆ，Ｚｒ，Ｔｉ，Ｔａ，Ｗの酸化物、窒化物又は酸窒化物、或いはこれらから適宜に選択して多層に堆積して、ゲート絶縁膜を形成しても良い。
【００３７】
続いて、図３（ａ）に示すように、ゲート電極７を形成する。
詳細には、先ず、ゲート電極を形成するためのレジストマスクを形成する。ここでは、蒸着法及びリフトオフ法に適した例えば庇構造の２層レジストを用いる。このレジストをゲート絶縁膜６上に塗布し、ゲート絶縁膜６の電極用リセス１０Ｃの部分を露出させる開口を形成する。以上により、当該開口を有するレジストマスクが形成される。
【００３８】
このレジストマスクを用いて、電極材料として、例えばＮｉ／Ａｕを、例えば蒸着法により、ゲート絶縁膜６の電極用リセス１０Ｃの部分を露出させる開口内を含むレジストマスク上に堆積する。Ｎｉの厚みは３０ｎｍ程度、Ａｕの厚みは４００ｎｍ程度とする。リフトオフ法により、レジストマスク及びその上に堆積したＮｉ／Ａｕを除去する。以上により、電極用リセス１０Ｃ内をゲート絶縁膜６を介して電極材料の一部で埋め込むゲート電極７が形成される。
なお、ゲート電極は、その電極用リセスをドレイン電極側よりもソース電極側に近い位置に形成し、ソース電極に偏倚するように形成しても良い。
【００３９】
続いて、図３（ｂ）に示すように、パシベーション膜８を形成する。
詳細には、ソース電極４、ドレイン電極５、及びゲート電極７を覆うように、例えばシリコン窒化物をＰＥＣＶＤ法等により堆積する。これにより、パシベーション膜８が形成される。
【００４０】
しかる後、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００４１】
本実施形態では、ゲート絶縁膜６を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート絶縁膜６を有さずゲート電極７が化合物半導体積層構造２と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、電極用リセス１０Ｃ内にゲート電極７を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造２上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。
【００４２】
ＡｌＮは、その格子定数及び熱膨張係数がＳｉとＧａＮとの間の値とされた材料である。またＡｌＮは、その絶縁破壊電圧が１１．７（１０6Ｖ／ｃｍ）程度であり、ＧａＮの絶縁破壊電圧である３．３（１０6Ｖ／ｃｍ）程度の３倍以上であって、優れた絶縁破壊耐性を有する材料である。従って、化合物半導体積層構造におけるＡｌ原子の比率（Ａｌ−Ｎの化学結合数の比率）を増加させ、ＡｌＮ（又はＡｌＮを含有する材料）を電子走行層下に厚く形成することにより、高電圧を印加した際の基板の絶縁破壊を抑えることができると考えられる。
【００４３】
ＡｌＮ（又はＡｌＮを含有する材料）を厚く形成すれば、化合物半導体積層構造の総厚みが増加する。しかしながら、化合物半導体積層構造をあまり厚く、例えば１０μｍを越える厚みに形成するには、化合物半導体の成長に要する時間が極めて長く、製造プロセス上現実的でない。また、化合物半導体積層構造を、１０μｍを越える厚みに形成すれば、基板への悪影響（反り、クラックの発生等）の懸念は避けられない。
【００４４】
一方、ＧａＮは結晶性に優れていることから、従来では、化合物半導体積層構造において、ＧａＮを厚く成長して電子走行層を形成していた。ところが、ＧａＮを厚く形成しても、デバイス特性の大きな向上は見られないことが判明した。例えば図５に示すように、化合物半導体積層構造におけるＧａＮの厚みを２００ｎｍ程度から１０００ｎｍ程度まで大幅に厚くしても、シート抵抗値の低下分は高々２０％未満と小さく、移動度がさほど向上するものではない。従って、化合物半導体積層構造におけるＧａ原子の比率（Ｇａ−Ｎの化学結合数の比率）を低減させ、ＧａＮを比較的薄く形成しても、必要な移動度を保つことができる。
【００４５】
本実施形態では、化合物半導体積層構造、及びこれを構成するＡｌＮ及びＧａＮの上記の性質に着目する。化合物半導体積層構造の厚みを１０μｍ程度以下とする制限の下で、化合物半導体積層構造２で絶縁破壊耐性の向上に大きく寄与するＡｌＮの割合を大きく、その一方でＧａＮの割合を小さくする。具体的には、Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上となる（このとき、ＩＩＩ族元素の総原子数のうちでＧａ原子の比率が５０％以下となる）ように化合物半導体積層構造２を形成する。本実施形態では、ＡｌＮからなる第１のバッファ層２Ａを、Ｓｉ基板１と電子走行層２Ｃとの間に厚く、例えば１０００ｎｍ程度に形成する。その一方で電子走行層２Ｃを薄く、例えば５００ｎｍ程度以下、好ましくは２５０ｎｍ程度以下の厚みに形成する。これにより、上記したＡｌ原子の比率の条件を達成する。
【００４６】
即ち、厚い第１のバッファ層２Ａにより、ＡｌＮの比率を大きくして化合物半導体積層構造２におけるＡｌＮの比率を稼いで絶縁破壊耐性を向上させ、薄い電子走行層２Ｃにより、ＧａＮの比率を小さくしてＧａＮによるＳｉ基板１との格子定数の差異を抑える。これにより、Ｓｉ基板１に反り・クラックを発生させることなく、Ｓｉ基板１の絶縁破壊を確実に抑止することができる。
【００４７】
具体的には、化合物半導体積層構造２において、図６（図３（ｂ）の左側に成分深さ分布図を付加した図）に示すように、第１のバッファ層２ＡのＡｌＮを厚く１０００ｎｍ程度に、電子走行層２ＣのＧａＮを薄く１００ｎｍ程度に形成する。これにより、化合物半導体積層構造２におけるＡｌ原子の比率の全原子総数の２５％以上を達成している。
【００４８】
−実験例−
以下、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴについて、比較例のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとの比較に基づいて行った諸実験例について説明する。
【００４９】
（実験例１）
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおける耐圧を評価した。ここで、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実施例とし、従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを比較例とする。比較例では、化合物半導体積層構造について、以下ように、第１のバッファ層、第２のバッファ層、電子走行層、電子供給層、及びキャップ層を形成した。ＡｌＮからなる第１のバッファ層を１００ｎｍ程度の厚みに、ＮＨ3とＴＭＡｌとのＶ／ＩＩＩ比を３０００程度に設定して成長した。その上に、ｎ−ＡｌＧａＮからなる第２のバッファ層を２００ｎｍ程度の厚みに成長した。その上に、ｉ−ＧａＮからなる電子走行層を厚く、ここでは１０００ｎｍ程度の厚みに成長した。その上に、本実施形態と同様に、ｎ−ＡｌＧａＮからなる電子供給層を３０ｎｍ程度の厚みに、ｎ−ＧａＮからなるキャップ層を１０ｎｍ程度の厚みに、順次成長した。
【００５０】
ドレイン電極を表面側の電極とし、Ｓｉ基板の裏面にもう一方の電極を形成して、徐々に電圧を増加させた。実験結果を図７に示す。
比較例では、３５０Ｖを超えた程度で絶縁破壊が確認された。これに対して実施例では、測定システムにおける印加電圧の限界である９００Ｖでも絶縁破壊は見られない。このように、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、比較例に比べて大幅に優れた絶縁破壊耐性が得られることが判る。
【００５１】
（実験例２）
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるピンチオフ特性を評価した。本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実施例とし、実験例１と同様の従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを比較例とする。
【００５２】
ソース電極を接地し、ゲート電極に−１０Ｖを印加する。この状態でドレイン電極を０Ｖから＋３００Ｖに掃引した。実験結果を図８に示す。
比較例では、１００Ｖ程度のドレイン電圧から、ドレイン電流が増加する現象が観察された。これは電子走行層内に伸びた空乏層を回り込んでドレイン電流が流れる現象と、電子走行層の深部で衝突イオン化が発生する現象とのいずれか又は双方に起因すると考えられる。
【００５３】
これに対して実施例では、ドレイン電圧が３００Ｖ時にもドレイン電流は１×１０-9Ａを下回る極めて小さな値を示し、ゲート空乏層によりドレイン電流が遮断されている。実施例では、電流の経路が電子走行層の下部に存在する衝突イオン化が発生し難い第１のバッファ層により制限されることで、電流の増加が抑制されるものと考えられる。このように、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、比較例に比べて大幅に優れたピンチオフ特性が得られ、ゲート電圧によりピンチオフ状態とする際にもリーク電流が少ないことが判る。
【００５４】
（実験例３）
ＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおけるエネルギーバンドについて調べた。本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実施例とし、実験例１と同様の従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを比較例とする。
【００５５】
図９（ａ）に比較例の結果を、図９（ｂ）に実施例の結果をそれぞれ示す。比較例では、電子走行層の電子供給層との界面から深さ方向に２ＤＥＧの比較的大きな分布が形成されており、２ＤＥＧ量は４．５３×１０12／ｃｍ2と大きい。これに対して実施例では、２ＤＥＧは深さ方向に殆ど分布を持たず電子走行層の電子供給層との界面に集中して存在しており、２ＤＥＧ量は２．８９×１０12／ｃｍ2と小さい。このように、本実施形態のＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、比較例に比べて強いピエゾ効果によりエネルギーバンドを固定することができ、いわゆるノーマリオフ動作にも適していると言える。
【００５６】
（実験例４）
本実施形態では、化合物半導体積層構造についてＡｌ原子数が上記の比率となる範囲内で、デバイスとして要求される耐圧及び基板への影響を考慮して、第１のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定する。本実施形態の場合、化合物半導体積層構造の中で、電子供給層及びキャップ層は他の層に比べて極めて薄く、厚みを変えてもＩＩＩ族元素の原子数の比率変動に殆ど寄与しない。また、第２のバッファ層は特に厚みを変えずに用いる。そうすると、化合物半導体積層構造の中で、厚みを変えることでＩＩＩ族元素の原子数の比率変動に大きく寄与するのは、実効的には第１のバッファ層と電子走行層の２層である。従って、耐圧及び基板への影響を考慮して、第１のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定することは、第１のバッファ層の厚みを電子走行層の厚みとの関係で規定することとほぼ同義となる。
【００５７】
化合物半導体積層構造における第１のバッファ層の厚みを変えて、化合物半導体積層構造の厚みと耐圧との関係を調べた。実験結果を図１０に示す。化合物半導体積層構造の厚みをｔＴ（μｍ）、そのうちのＡｌＮからなる第１のバッファ層の厚みをｔＡｌＮ（μｍ）として、ｔＡｌＮ／ｔＴを変えた。ｔＡｌＮ／ｔＴが大きいほど（１に近いほど）、第１のバッファ層が厚く、その一方で電子走行層が薄いことを意味する。
【００５８】
実験例１と同様の従来のＡｌＧａＮ／ＧａＮ・ＨＥＭＴのｔＡｌＮ／ｔＴ＝０．０７５としたものを比較例１とし、ｔＡｌＮ／ｔＴ＝０．２５としたものを比較例２とする。Ａｌ原子数が上記の比率となる範囲内にある諸実施例として、ｔＡｌＮ／ｔＴ＝０．５を実施例１、ｔＡｌＮ／ｔＴ＝０．７５を実施例２、ｔＡｌＮ／ｔＴ＝０．８４を実施例３とする。実施例２のｔＡｌＮ／ｔＴ＝０．７５は、一例として、本実施形態で例示した化合物半導体積層構造２における各膜の厚みにより得られる。実施例３のｔＡｌＮ／ｔＴ＝０．８４は、一例として、化合物半導体積層構造において第１のバッファ層の厚みを１５００ｎｍ程度、電子走行層の厚みを５０ｎｍ程度とし、他の層を本実施形態と同様とすることで得られる。
【００５９】
商用電源に要求される耐圧である７５０Ｖ以上、ハイブリッド車（ＨＥＶ）／電気自動車（ＥＶ）用電源に要求される耐圧である１２００Ｖ以上の条件を付加する。これらを条件１，２とする。更に、基板に反り・クラック等が発生する範囲を確実に排除できる、化合物半導体積層構造の厚みの上限である約２．３μｍを、条件３として付加する。
【００６０】
図示のように、実施例１〜３では、比較例１，２に比べて優れた耐圧を示す。ｔＡｌＮ／ｔＴが大きいほど、耐圧が向上することが判る。
比較例１では、条件１（条件２）と条件３とを共に満たすことはできない。
比較例２では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．８μｍ程度〜２．３μｍ程度とすれば良い。ところがこの場合、第１のバッファ層を薄くしなければ、化合物半導体積層構造におけるＡｌ原子数を上記の比率の範囲内とすることができない。化合物半導体積層構造の厚みの下限値が１．８μｍではこの要件を満たさないことになる。
【００６１】
実施例１では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．３μｍ程度〜２．３μｍ程度とすれば良い。条件２と条件３とを共に満たすには、化合物半導体積層構造の厚みを２．１μｍ程度〜２．３μｍ程度とすれば良い。
実施例２では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを０．９μｍ程度〜２．３μｍ程度とすれば良い。条件２と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．５μｍ程度〜２．３μｍ程度とすれば良い。
実施例３では、条件１と条件３とを共に満たすには、化合物半導体積層構造の厚みを０．７μｍ程度〜２．３μｍ程度とすれば良い。条件２と条件３とを共に満たすには、化合物半導体積層構造の厚みを１．２μｍ程度〜２．３μｍ程度とすれば良い。
【００６２】
以上より、ｔＡｌＮ／ｔＴ≧０．５の場合には、以下のようになる。
化合物半導体積層構造の厚みを１．３μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。
化合物半導体積層構造の厚みを２．１μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、ＨＥＶ／ＥＶ電源用の耐圧仕様を満足できる。
【００６３】
ｔＡｌＮ／ｔＴ≧０．７５の場合には、以下のようになる。
化合物半導体積層構造の厚みを０．９μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。
化合物半導体積層構造の厚みを１．５μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、ＨＥＶ／ＥＶ電源用の耐圧仕様を満足できる。
【００６４】
ｔＡｌＮ／ｔＴ≧０．８４の場合には、以下のようになる。
化合物半導体積層構造の厚みを０．７μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、商用電源用の耐圧仕様を満足できる。
化合物半導体積層構造の厚みを１．２μｍ程度〜２．３μｍ程度とすれば、Ｓｉ基板の絶縁破壊を確実に抑止すると共に、Ｓｉ基板に反り・クラック等を発生させることなく、ＨＥＶ／ＥＶ電源用の耐圧仕様を満足できる。
【００６５】
以上説明したように、本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造２を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００６６】
−第２の実施形態−
本実施形態では、第１の実施形態と同様に、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示するが、第１のバッファ層のＡｌＮの代わりに、バッファ層としてＡｌＧａＮを厚く形成する点で第１の実施形態と相違する。なお、第１の実施形態と同一の構成部材等については同符号を付して詳しい説明を省略する。
図１１は、第２の実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴの製造方法の主要工程を示す概略断面図である。
【００６７】
図１１（ａ）に示すように、Ｓｉ基板１上に、化合物半導体積層構造１１を形成する。
化合物半導体積層構造２は、第１のバッファ層１１Ａ、第２のバッファ層１１Ｂ、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを有して構成される。第１のバッファ層２ＡはＡｌＮ、第２のバッファ層２Ｂはｉ−ＡｌＧａＮからそれぞれ形成される。その他の層は第１の実施形態と同様であり、電子走行層２Ｃはｉ−ＧａＮ、電子供給層２Ｄはｎ−ＡｌＧａＮ、キャップ層２Ｅはｎ−ＧａＮからそれぞれ形成される。
【００６８】
本実施形態では、化合物半導体積層構造１１は、その厚みを１０μｍ程度以下とする制限の下で、そのＩＩＩ族元素の総原子数のうち、Ａｌ原子の比率が５０％以上とされる。化合物半導体積層構造１１は、ＩＩＩ族元素及びＶ族元素からなり、Ｖ族元素がＮ、ＩＩＩ族元素がＧａ，Ａｌである。Ｎは全ての化学結合に寄与しており、Ｎ原子の比率は理論上では全原子総数の５０％となる。Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上とされる。このことは、換言すれば、Ｖ族元素のＮとの化学結合（Ｇａ−Ｎ，Ａｌ−Ｎ）の総数のうち、Ａｌ−Ｎが５０％以上とされることと同義である。
【００６９】
第１のバッファ層１１Ａは、核形成の機能及びＳｉ基板１のＳｉと第２のバッファ層１１ＢのＡｌＧａＮとの格子定数の相違に対する緩衝機能を有する。第２のバッファ層１１Ｂは、第２のバッファ層１１ＢのＡｌＧａＮと電子走行層２ＣのＧａＮとの格子定数の相違に対する緩衝機能に加え、後述するように絶縁破壊耐性の機能を有する。
【００７０】
化合物半導体積層構造１１を形成するに際して、第１の実施形態と同様に、Ｓｉ基板１上に、結晶成長法、例えばＭＯＣＶＤ法により、以下の各化合物半導体を成長する。ＭＯＣＶＤ法の代わりに、ＭＢＥ法等を用いても良い。
【００７１】
先ず、Ｓｉ基板１上に、ＡｌＮを１００ｎｍ程度の厚みに成長し、第１のバッファ層１１Ａを形成する。
この場合、原料ガスとしてＴＭＡｌガスとＮＨ3ガスの混合ガスを用い、Ｖ／ＩＩＩ比を例えば３０００程度に設定して、ＡｌＮを成長する。
【００７２】
次に、第１のバッファ層１１Ａ上に、ｉ−ＡｌＧａＮを厚く、ここでは１０００ｎｍ程度の厚みに成長し、第２のバッファ層１１Ｂを形成する。このときの様子を、図１１（ａ）と共に図１２に示す。
ｉ−ＡｌＧａＮにおけるＡｌ，Ｇａの組成比率は、Ａｌの組成比率をｘ（ＡｌxＧａ1-xＮ）として、０．７≦ｘ＜１、ここではｘ＝０．７（７０％）とする。ｘが０．７よりも小さいと、第２のバッファ層１１Ｂの厚みとの関係で、上記したＡｌ原子の比率の条件を達成することが困難となる。ｘを０．７以上とすることにより、第２のバッファ層１１Ｂの厚みとの関係で上記の比率の条件を確実に得ることができる。
【００７３】
具体的には、先ず、原料ガスとしてＴＭＡｌガス、ＴＭＧａガス、及びＮＨ3ガスの混合ガスを用い、ＮＨ3とＴＭＡｌ，ＴＭＧａとのＶ／ＩＩＩ比を１００００以上、例えば２００００に設定する。ｉ−ＡｌＧａＮを例えば５０ｎｍ程度の厚みに成長し、下部ＡｌＮ層２ａ１を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌ，ＴＭＧａに対する割合を大きくする条件で成膜することにより、ｉ−ＡｌＧａＮは成長前面で島状となり、表面が凹凸状の下部ＡｌＧａＮ層１１ａ１が形成される。
【００７４】
次に、ＮＨ3とＴＭＡｌ，ＴＭＧａとのＶ／ＩＩＩ比を２．０以下、例えば１．０に設定して、下部ＡｌＧａＮ層１１ａ１上にｉ−ＡｌＧａＮを例えば１００ｎｍ程度の厚みに成長し、上部ＡｌＧａＮ層１１ａ２を形成する。上記のＶ／ＩＩＩ比のようにＮＨ3のＴＭＡｌ，ＴＭＧａに対する割合を極端に小さくする条件で成膜することにより、Ａｌ原子及びＮ原子の成長全面における移動が促進され、表面が平坦な上部ＡｌＧａＮ層１１ａ２が形成される。上部ＡｌＧａＮ層１１ａ２は、上記したＶ／ＩＩＩ比の相違により、下部ＡｌＧａＮ層１１ａ１よりもＡｌ量（Ａｌの割合）が大きくなる。このように、下部ＡｌＧａＮ層１１ａ１上を覆うように上部ＡｌＧａＮ層１１ａ２が積層し、表面が平坦なＡｌＧａＮ層１１ａが形成される。
【００７５】
上記のようにＡｌＧａＮ層１１ａを形成する工程を複数回、例えば７回繰り返し行い、ＡｌＧａＮ層１１ａが複数層、ここでは７層積層されて、合計膜厚１０００ｎｍ程度の極めて厚い第２のバッファ層１１Ｂが形成される。第２のバッファ層１１Ｂは、最上層が上部ＡｌＧａＮ層１１ａ２であるため、その表面は平坦となる。なお、第２のバッファ層１１Ｂにおいて、例えばＴＥＭを用いて分析することにより、各ＡｌＧａＮ層１１ａが、表面が凹凸状の下部ＡｌＧａＮ層１１ａ１と表面が平坦な上部ＡｌＧａＮ層１１ａ２との積層構造であることが確認される。
【００７６】
本実施形態では、化合物半導体積層構造におけるＡｌ比率を高くして基板の絶縁破壊耐性を確保すべく、基板と電子走行層との間に配するＡｌＧａＮバッファ層を厚く形成する。ところがこの場合、ＡｌＧａＮは、Ｓｉ、ＳｉＣ等の基板材料と格子定数が整合せず、基板上にＡｌＧａＮを厚く形成すれば、格子不整合に起因してＡｌＧａＮに大きな応力が発生する。そのため、厚いＡｌＧａＮを形成するのが困難であるという問題がある。
そこで本実施形態では、成長前面が島状の下部ＡｌＧａＮ層１１ａ１と成長前面が平坦な上部ＡｌＧａＮ層１１ａ２とを交互に繰り返し成長して、第２のバッファ層１１Ｂを形成する。このように、表面状態の異なる比較的薄い下部ＡｌＧａＮ層１１ａ１及び上部ＡｌＧａＮ層１１ａ２を交互に積層することにより、実質的に厚い第２のバッファ層１１Ｂを形成することで、これにより、膜中の応力が緩和され、基板とＡｌＧａＮとが大きな格子不整合を有する場合でも、第１のバッファ層のＡｌＮを介して厚いＡｌＧａＮ結晶を安定に成膜できることが見出された。
【００７７】
なお、成長前面が島状の下部ＡｌＧａＮ層と、成長前面が平坦な上部ＡｌＧａＮ層とを交互に積層形成する方法としては、上記のようにＶ／ＩＩＩ比を変更すること以外の方法を適用しても良い。例えば、ＡｌＧａＮの成長温度を変更する方法が考えられる。具体的には、下部ＡｌＧａＮ層を例えば８５０℃〜９５０℃程度の温度で成長し、上部ＡｌＧａＮ層を下部ＡｌＧａＮ層の成長温度よりも高い温度、例えば１０００℃〜１１５０℃程度の温度で成長すれば良い。
【００７８】
第２のバッファ層１１Ｂの形成に引き続き、第２のバッファ層１１Ｂ上に、電子走行層２Ｃ、電子供給層２Ｄ、及びキャップ層２Ｅを順次に積層形成する。
詳細には、表面が平坦な第２のバッファ層１１Ｂ上に、ｉ−ＧａＮを薄く、例えば１００ｎｍ程度の厚みに成長して、電子走行層２Ｃを形成する。ｎ−ＡｌＧａＮ（Ａｌ0.25Ｇａ0.75Ｎ）を３０ｎｍ程度の厚みに成長して、電子供給層２Ｄを形成する。ｎ−ＧａＮを１０ｎｍ程度の厚みに成長して、キャップ層２Ｅを形成する。
以上により、Ｓｉ基板１上に化合物半導体積層構造２が形成される。
【００７９】
その後、第１の実施形態と同様に、図１（ｂ）〜図３（ｂ）の諸工程を実行する。このとき、図１１（ｂ）に示すように、ソース電極４、ドレイン電極５、及びゲート電極７がパシベーション膜８で覆われる。
そして、ソース電極４、ドレイン電極５、ゲート電極７と接続される配線の形成、上層の保護膜の形成、最表面に露出する接続電極の形成等の諸工程を経て、本実施形態によるＡｌＧａＮ／ＧａＮ・ＨＥＭＴが形成される。
【００８０】
本実施形態では、ゲート絶縁膜６を有するＭＩＳ型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示するが、ゲート絶縁膜６を有さずゲート電極７が化合物半導体積層構造１１と直接的に接触する、ショットキー型のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを作製するようにしても良い。
また、電極用リセス１０Ｃ内にゲート電極７を形成するゲートリセス構造を採用することなく、リセスのない化合物半導体積層構造１１上に、ゲート絶縁膜を介して、或いは直接的に、ゲート電極を形成しても良い。
【００８１】
本実施形態では、化合物半導体積層構造１１の厚みを１０μｍ程度以下とする制限の下で、化合物半導体積層構造１１におけるＡｌＧａＮ（におけるＡｌ−Ｎの化学結合）の割合を大きくする。具体的には、Ａｌ原子の比率が、全原子総数の２５％以上、即ちＩＩＩ族元素の総原子数のうちで５０％以上となるように化合物半導体積層構造１１を形成する。本実施形態では、ＡｌＧａＮからなる第２のバッファ層１１Ｂを、第１のバッファ層１１Ａと電子走行層２Ｃとの間に厚く形成し、電子走行層２Ｃを薄く形成して、上記したＡｌ原子の比率の条件を達成する。
【００８２】
即ち、厚い第２のバッファ層１１Ｂにより、Ａｌ−Ｎの比率を大きくして化合物半導体積層構造１１におけるＡｌ−Ｎの比率を稼いで絶縁破壊耐性を向上させる。その一方で、薄い電子走行層２Ｃにより、ＧａＮの比率を小さくしてＧａＮによるＳｉ基板１との格子定数の差異を抑える。これにより、Ｓｉ基板１に反り・クラックを発生させることなく、Ｓｉ基板１の絶縁破壊を確実に抑止することができる。
【００８３】
具体的には、化合物半導体積層構造１１において、図１３（図１１（ｂ）の左側に成分深さ分布図を付加した図）に示すように、第２のバッファ層１１ＢのＡｌＧａＮを厚く１０００ｎｍ程度に、電子走行層２ＣのＧａＮを薄く１００ｎｍ程度に形成する。これにより、化合物半導体積層構造１１におけるＡｌ原子の比率の全原子総数の２５％以上を達成している。
【００８４】
本実施形態でも、第１の実施形態と同様に、化合物半導体積層構造１１についてＡｌ原子数が上記の比率となる範囲内で、デバイスとして要求される耐圧及び基板への影響を考慮して、第２のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定する。本実施形態の場合、化合物半導体積層構造の中で、電子供給層及びキャップ層は他の層に比べて極めて薄く、厚みを変えてもＩＩＩ族元素の原子数の比率変動に殆ど寄与しない。また、第１のバッファ層は特に厚みを変えずに用いる。そうすると、化合物半導体積層構造の中で、厚みを変えることでＩＩＩ族元素の原子数の比率変動に大きく寄与するのは、実際的には第２のバッファ層と電子走行層の２層である。従って、第２のバッファ層の厚みを化合物半導体積層構造の厚みとの関係で規定することは、第２のバッファ層の厚みを電子走行層の厚みとの関係で規定することとほぼ同義となる。
【００８５】
化合物半導体積層構造の厚みをｔＴ（μｍ）、そのうちのｉ−ＡｌＧａＮからなる第２のバッファ層の厚みをｔＡｌＧａＮ（μｍ）とする。本実施形態で例示したように、第２のバッファ層のＡｌ0.7Ｇａ0.3Ｎを１０００ｎｍ程度の厚みに、電子走行層のＧａＮを１００ｎｍ程度の厚みに形成した場合、ｔＡｌＧａＮ／ｔＴが０．５以上であれば、上記したＡｌ原子の比率の条件を満足する。
更に、本実施形態でも、第１の実施形態と同様に、ｔＡｌＧａＮ／ｔＴを、商用電源に要求される耐圧及びＨＥＶ／ＥＶ用電源に要求される耐圧との関係を含めて規定することができる。
【００８６】
なお、本実施形態では、厚い第２のバッファ層としてｉ−ＡｌＧａＮを例示したが、ｉ−ＡｌＧａＮの代わりに、例えばｉ−ＩｎＡｌＮを成長することも考えられる。この場合でも、ＮＨ3とＴＭＡｌ，ＴＭＩｎとのＶ／ＩＩＩ比を１００００以上とした成長と、このＶ／ＩＩＩ比を２以下とした成長とを所定回数繰り返して実行し、合計膜厚の厚いｉ−ＩｎＡｌＮを形成することができる。
また、第１の実施形態又は第２の実施形態において、厚いバッファ層として、ｉ−ＡｌＮ、ｉ−ＡｌＧａＮ、ｉ−ＩｎＡｌＮから選ばれた少なくとも２種を、適宜積層するようにしても良い。
【００８７】
以上説明したように、本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造１１を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【００８８】
−第３の実施形態−
本実施形態では、第１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した電源装置を開示する。
図１４は、第３の実施形態による電源装置の概略構成を示す結線図である。
【００８９】
本実施形態による電源装置は、高圧の一次側回路２１及び低圧の二次側回路２２と、一次側回路２１と二次側回路２２との間に配設されるトランス２３とを備えて構成される。
一次側回路２１は、交流電源２４と、いわゆるブリッジ整流回路２５と、複数（ここでは４つ）のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄとを備えて構成される。また、ブリッジ整流回路２５は、スイッチング素子２６ｅを有している。
二次側回路２２は、複数（ここでは３つ）のスイッチング素子２７ａ，２７ｂ，２７ｃを備えて構成される。
【００９０】
本実施形態では、一次側回路４１のスイッチング素子２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅが、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴとされている。一方、二次側回路２２のスイッチング素子２７ａ，２７ｂ，２７ｃは、シリコンを用いた通常のＭＩＳ・ＦＥＴとされている。
【００９１】
本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高圧回路に適用する。これにより、信頼性の高い大電力の電源回路が実現する。
【００９２】
−第４の実施形態−
本実施形態では、第１又は第２の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを適用した高周波増幅器を開示する。
図１５は、第４の実施形態による高周波増幅器の概略構成を示す結線図である。
【００９３】
本実施形態による高周波増幅器は、ディジタル・プレディストーション回路３１と、ミキサー３２ａ，３２ｂと、パワーアンプ３３とを備えて構成される。
ディジタル・プレディストーション回路３１は、入力信号の非線形歪みを補償するものである。ミキサー３２ａは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ３３は、交流信号とミキシングされた入力信号を増幅するものであり、第１〜第３の実施形態から選ばれた１種のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを有している。なお図１５では、例えばスイッチの切り替えにより、出力側の信号をミキサー３２ｂで交流信号とミキシングしてディジタル・プレディストーション回路３１に送出できる構成とされている。
【００９４】
本実施形態では、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高いＡｌＧａＮ／ＧａＮ・ＨＥＭＴを、高周波増幅器に適用する。これにより、信頼性の高い高耐圧の高周波増幅器が実現する。
【００９５】
（他の実施形態）
第１〜第４の実施形態では、化合物半導体装置としてＡｌＧａＮ／ＧａＮ・ＨＥＭＴを例示した。化合物半導体装置としては、ＡｌＧａＮ／ＧａＮ・ＨＥＭＴ以外にも、以下のようなＨＥＭＴに適用できる。
【００９６】
・その他のＨＥＭＴ例１
本例では、化合物半導体装置として、ＩｎＡｌＮ／ＧａＮ・ＨＥＭＴを開示する。
ＩｎＡｌＮとＧａＮは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第１〜第４の実施形態では、化合物半導体構造において、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＮ、キャップ層がｎ−ＧａＮで形成される。また、この場合のピエゾ分極がほとんど発生しないため、２次元電子ガスは主にＩｎＡｌＮの自発分極により発生する。
【００９７】
本例のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体構造において、第１の実施形態又は第２の実施形態のバッファ層を形成する。第１の実施形態を適用する場合には、ＡｌＮからなる厚い第１のバッファ層及びｉ−ＡｌＧａＮからなる第２のバッファ層を形成する。第２の実施形態を適用する場合には、ＡｌＮからなる第１のバッファ層及びｉ−ＡｌＧａＮからなる厚い第２のバッファ層を形成する。第２の実施形態を適用する場合に、ｉ−ＡｌＧａＮの代わりに、例えばｉ−ＩｎＡｌＮからなる第２のバッファ層を形成することも考えられる。また、第１の実施形態又は第２の実施形態を適用する場合に、厚いバッファ層として、ｉ−ＡｌＮ、ｉ−ＡｌＧａＮ、ｉ−ＩｎＡｌＮから選ばれた少なくとも２種を、適宜積層するようにしても良い。
【００９８】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い高耐圧のＩｎＡｌＮ／ＧａＮ・ＨＥＭＴが実現する。
【００９９】
・その他のＨＥＭＴ例２
本例では、化合物半導体装置として、ＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴを開示する。
ＧａＮとＩｎＡｌＧａＮは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第１〜第４の実施形態では、化合物半導体構造において、電子走行層がｉ−ＧａＮ、電子供給層がｎ−ＩｎＡｌＧａＮ、キャップ層がｎ−ＧａＮで形成される。
【０１００】
本例のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴでは、化合物半導体構造において、第１の実施形態又は第２の実施形態のバッファ層を形成する。第１の実施形態を適用する場合には、ＡｌＮからなる厚い第１のバッファ層及びｉ−ＡｌＧａＮからなる第２のバッファ層を形成する。第２の実施形態を適用する場合には、ＡｌＮからなる第１のバッファ層及びｉ−ＡｌＧａＮからなる厚い第２のバッファ層を形成する。第２の実施形態を適用する場合に、ｉ−ＡｌＧａＮの代わりに、例えばｉ−ＩｎＡｌＮからなる第２のバッファ層を形成することも考えられる。また、第１の実施形態又は第２の実施形態を適用する場合に、厚いバッファ層として、ｉ−ＡｌＮ、ｉ−ＡｌＧａＮ、ｉ−ＩｎＡｌＮから選ばれた少なくとも２種を、適宜積層するようにしても良い。
【０１０１】
本例によれば、上述したＡｌＧａＮ／ＧａＮ・ＨＥＭＴと同様に、絶縁破壊耐性に優れた化合物半導体積層構造を備えてＳｉ基板１の絶縁破壊の十分な抑止を可能とし、ピンチオフ状態とする際にもリーク電流が極めて少ない信頼性の高い高耐圧のＩｎＡｌＧａＮ／ＧａＮ・ＨＥＭＴが実現する。
【０１０２】
以下、化合物半導体装置及びその製造方法、並びに電源装置及び高周波増幅器の諸態様を付記としてまとめて記載する。
【０１０３】
（付記１）基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする化合物半導体装置。
【０１０４】
（付記２）前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする付記１に記載の化合物半導体装置。
【０１０５】
（付記３）前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする付記２に記載の化合物半導体装置。
【０１０６】
（付記４）前記比率が０．７５以上であることを特徴とする付記２に記載の化合物半導体装置。
【０１０７】
（付記５）前記化合物半導体積層構造は、その厚みが０．９μｍ以上２．３μｍ以下であることを特徴とする付記４に記載の化合物半導体装置。
【０１０８】
（付記６）前記バッファ層は、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とが交互に積層され、最上層が前記第２の層とされてなることを特徴とする付記２〜５のいずれか１項に記載の化合物半導体装置。
【０１０９】
（付記７）前記バッファ層は、ＡｌＮ，ＡｌＧａＮ，ＩｎＡｌＮのうちから選ばれた少なくとも１種を材料として形成されることを特徴とする付記２〜６のいずれか１項に記載の化合物半導体装置。
【０１１０】
（付記８）前記化合物半導体積層構造は、ＧａＮを含有する電子走行層を有しており、
前記電子走行層は、その厚みが２５０ｎｍ以下であることを特徴とする付記１〜７のいずれか１項に記載の化合物半導体装置。
【０１１１】
（付記９）基板と、
前記基板上方に形成されたバッファ層と、
前記バッファ層上方に形成された化合物半導体積層構造と
を含み、
前記バッファ層は、
凹凸を有し、Ａｌを含む第１のバッファ層と、前記凹凸を埋め、前記第１のバッファ層よりＡｌ量の多い第２のバッファ層とが、交互に複数積層されていることを特徴とする化合物半導体装置。
【０１１２】
（付記１０）基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含む化合物半導体装置の製造方法であって、
前記化合物半導体積層構造を、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上となるように形成することを特徴とする化合物半導体装置の製造方法。
【０１１３】
（付記１１）前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする付記１０に記載の化合物半導体装置の製造方法。
【０１１４】
（付記１２）前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【０１１５】
（付記１３）前記比率が０．７５以上であることを特徴とする付記１１に記載の化合物半導体装置の製造方法。
【０１１６】
（付記１４）前記化合物半導体積層構造は、その厚みが０．９μｍ以上２．３μｍ以下であることを特徴とする付記１３に記載の化合物半導体装置の製造方法。
【０１１７】
（付記１５）前記バッファ層を、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とを交互に積層し、最上層を前記第２の層として形成することを特徴とする付記１１〜１４のいずれか１項に記載の化合物半導体装置の製造方法。
【０１１８】
（付記１６）前記第１の層及び前記第２の層を結晶成長法により形成するに際して、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を第１の比率として、前記第１の層を形成し、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を、前記第１の比率よりも小さい第２の比率として、前記第１の層上に前記第２の層を形成することを特徴とする付記１５に記載の化合物半導体装置の製造方法。
【０１１９】
（付記１７）前記第１の比率が１００００以上であり、前記第２の比率が２．０以下であることを特徴とする付記１６に記載の化合物半導体装置の製造方法。
【０１２０】
（付記１８）前記バッファ層は、ＡｌＮ，ＡｌＧａＮ，ＩｎＡｌＮのうちから選ばれた少なくとも１種を材料として形成されることを特徴とする付記１１〜１７のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２１】
（付記１９）前記化合物半導体積層構造は、ＧａＮを含有する電子走行層を有しており、
前記電子走行層は、その厚みが２５０ｎｍ以下であることを特徴とする付記１０〜１８のいずれか１項に記載の化合物半導体装置の製造方法。
【０１２２】
（付記２０）変圧器と、前記変圧器を挟んで高圧回路及び低圧回路とを備えた電源回路であって、
前記高圧回路はトランジスタを有しており、
前記トランジスタは、
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする電源回路。
【０１２３】
（付記２１）入力した高周波電圧を増幅して出力する高周波増幅器であって、
トランジスタを有しており、
前記トランジスタは、
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする高周波増幅器。
【符号の説明】
【０１２４】
１ Ｓｉ基板
２，１１ 化合物半導体積層構造
２Ａ，１１Ａ 第１のバッファ層
２Ｂ，１１Ｂ 第２のバッファ層
２Ｃ 電子走行層
２Ｄ 電子供給層
２Ｅ キャップ層
２ａ ＡｌＮ層
２ａ１ 下部ＡｌＮ層
２ａ２ 上部ＡｌＮ層
３ 素子分離構造
４ ソース電極
５ ドレイン電極
６ ゲート絶縁膜
７ ゲート電極
８ パシベーション膜
１０Ａ，１０Ｂ，１０Ｃ 電極用リセス
１１ａ ＡｌＧａＮ層
１１ａ１ 下部ＡｌＧａＮ層
１１ａ２ 上部ＡｌＧａＮ層
２１ 一次側回路
２２ 二次側回路
２３ トランス
２４ 交流電源
２５ ブリッジ整流回路
２６ａ，２６ｂ，２６ｃ，２６ｄ，２６ｅ，２７ａ，２７ｂ，２７ｃ スイッチング素子
３１ ディジタル・プレディストーション回路
３２ａ，３２ｂ ミキサー
３３ パワーアンプ
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする化合物半導体装置。
【請求項２】
前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記バッファ層は、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とが交互に積層され、最上層が前記第２の層とされてなることを特徴とする請求項２又は３に記載の化合物半導体装置。
【請求項５】
基板と、
前記基板上方に形成されたバッファ層と、
前記バッファ層上方に形成された化合物半導体積層構造と
を含み、
前記バッファ層は、
凹凸を有し、Ａｌを含む第１のバッファ層と、前記凹凸を埋め、前記第１のバッファ層よりＡｌ量の多い第２のバッファ層とが、交互に複数積層されていることを特徴とする化合物半導体装置。
【請求項６】
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含む化合物半導体装置の製造方法であって、
前記化合物半導体積層構造を、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上となるように形成することを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記バッファ層を、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とを交互に積層し、最上層を前記第２の層として形成することを特徴とする請求項６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第１の層及び前記第２の層を結晶成長法により形成するに際して、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を第１の比率として、前記第１の層を形成し、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を、前記第１の比率よりも小さい第２の比率として、前記第１の層上に前記第２の層を形成することを特徴とする請求項９に記載の化合物半導体装置の製造方法。
【請求項１】
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含み、
前記化合物半導体積層構造は、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上とされたものであることを特徴とする化合物半導体装置。
【請求項２】
前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする請求項１に記載の化合物半導体装置。
【請求項３】
前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする請求項２に記載の化合物半導体装置。
【請求項４】
前記バッファ層は、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とが交互に積層され、最上層が前記第２の層とされてなることを特徴とする請求項２又は３に記載の化合物半導体装置。
【請求項５】
基板と、
前記基板上方に形成されたバッファ層と、
前記バッファ層上方に形成された化合物半導体積層構造と
を含み、
前記バッファ層は、
凹凸を有し、Ａｌを含む第１のバッファ層と、前記凹凸を埋め、前記第１のバッファ層よりＡｌ量の多い第２のバッファ層とが、交互に複数積層されていることを特徴とする化合物半導体装置。
【請求項６】
基板と、
前記基板の上方に形成された、ＩＩＩ族元素の化合物半導体を有する化合物半導体積層構造と
を含む化合物半導体装置の製造方法であって、
前記化合物半導体積層構造を、
その厚みが１０μｍ以下であり、
そのＩＩＩ族元素の総原子数のうち、アルミニウム原子の比率が５０％以上となるように形成することを特徴とする化合物半導体装置の製造方法。
【請求項７】
前記化合物半導体積層構造は、アルミニウムを含有するバッファ層を有しており、
前記バッファ層の厚みの当該化合物半導体積層構造の厚みに対する比率が０．５以上であることを特徴とする請求項６に記載の化合物半導体装置の製造方法。
【請求項８】
前記化合物半導体積層構造は、その厚みが１．３μｍ以上２．３μｍ以下であることを特徴とする請求項７に記載の化合物半導体装置の製造方法。
【請求項９】
前記バッファ層を、表面が凹凸状とされた第１の層と、表面が平坦な第２の層とを交互に積層し、最上層を前記第２の層として形成することを特徴とする請求項６〜８のいずれか１項に記載の化合物半導体装置の製造方法。
【請求項１０】
前記第１の層及び前記第２の層を結晶成長法により形成するに際して、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を第１の比率として、前記第１の層を形成し、
Ｖ族元素の原料とＩＩＩ族元素の原料との比率を、前記第１の比率よりも小さい第２の比率として、前記第１の層上に前記第２の層を形成することを特徴とする請求項９に記載の化合物半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−４７５０（Ｐ２０１３−４７５０Ａ）
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願番号】特願２０１１−１３４５４２（Ｐ２０１１−１３４５４２）
【出願日】平成２３年６月１６日（２０１１．６．１６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２５年１月７日（２０１３．１．７）
【国際特許分類】
【出願日】平成２３年６月１６日（２０１１．６．１６）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]