【課題】通過損失を低減するためにオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保する高周波スイッチを得る。
【解決手段】トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆと同一の容量Ｃｃを有するクロスカップルキャパシタ８ａ，８ｂを設ける。
クロスカップルキャパシタ８ａ，８ｂにより、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆをキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ５ａ，５ｂのオン抵抗Ｒｏｎを小さくしても、十分なアイソレーション量を確保することができる。 （もっと読む）

【課題】複数のチャネルを有する窒化物半導体装置において、ノーマリオフかつ低オン抵抗を実現する技術を提供する。
【解決手段】第１の窒化物半導体層３，５，７と、第１の窒化物半導体層よりも禁制帯幅が大きい第２の窒化物半導体層５，６，８とが積層されたヘテロ接合体を少なくとも２つ以上有する窒化物半導体積層体１０を備え、窒化物半導体積層体１０に設けられたドレイン電極１４と、ソース電極１３と、ドレイン電極１４とソース電極１３の両者に対向して設けられたゲート電極１５，１６とを有し、ドレイン電極１４とソース電極１３は、窒化物半導体積層体１０の表面または側面に配置され、ゲート電極１５，１６は、窒化物半導体積層体１０の深さ方向に設けられた第１ゲート電極１５と、該第１ゲート電極１５と窒化物半導体積層体１０の深さ方向の配置深さが異なる第２ゲート電極１６とを有する。 （もっと読む）

【課題】比較的簡素な構成で電流コラプスの発生を抑制し、デバイス特性の劣化を抑えた信頼性の高い高耐圧のＡｌＧａＮ／ＧａＮ・ＨＥＭＴを実現する。
【解決手段】ＳｉＣ基板１上に化合物半導体積層構造２を備えたＡｌＧａＮ／ＧａＮ・ＨＥＭＴにおいて、３層のキャップ層２ｅを用いることに加え、キャップ層２ｅのドレイン電極５の近傍（ゲート電極６とドレイン電極５との間で、ドレイン電極５の隣接箇所）に高濃度ｎ型部位２ｅＡを形成し、高濃度ｎ型部位２ｅＡでは、そのキャリア濃度が電子供給層２ｄのキャリア濃度よりも高く、そのエネルギー準位がフェルミエネルギーよりも低い。 （もっと読む）

【課題】動作電圧の高電圧化を図るも、電極端における電界集中を緩和してデバイス特性の劣化を確実に抑止し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を提供する。
【解決手段】ＨＥＭＴは、ＳｉＣ基板１上に、化合物半導体層２と、開口６ｂを有し、化合物半導体層２上を覆う、窒化珪素（ＳｉＮ）の保護膜６と、開口６ｂを埋め込むように化合物半導体層２上に形成されたゲート電極７とを有しており、保護膜６は、その下層部分６ａが開口６ｂの側面から張り出した張出部６ｃが形成されている。 （もっと読む）

【課題】化合物半導体積層構造上の絶縁膜に所期の微細な開口を形成するも、リーク電流を抑止した信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２上にパッシベーション膜６を形成し、パッシベーション膜６の電極形成予定位置をドライエッチングにより薄化し、パッシベーション膜６の薄化された部位６ａをウェットエッチングにより貫通して開口６ｂを形成し、この開口６ｂを電極材料で埋め込むように、パッシベーション膜６上にゲート電極７を形成する。 （もっと読む）

【課題】高電圧動作時においても電流コラプス現象を十分に抑制し、高耐圧及び高出力を実現する信頼性の高い化合物半導体装置を得る。
【解決手段】ＨＥＭＴは、化合物半導体層２と、開口を有し、化合物半導体層２上を覆う保護膜と、開口を埋め込み、化合物半導体層２上に乗り上げる形状のゲート電極７とを有しており、保護膜は、酸素非含有の下層絶縁膜５と、酸素含有の上層絶縁膜６との積層構造を有しており、開口は、下層絶縁膜５に形成された第１の開口５ａと、上層絶縁膜６に形成された第１の開口５ａよりも幅広の第２の開口６ａとが連通してなる。 （もっと読む）

【課題】電極と化合物半導体層との界面に電極材料が到達することを抑止し、ゲート特性の劣化を防止した信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上に形成され、貫通口６ａを有するパッシベーション膜６と、貫通口６ａを埋め込むようにパッシベーション膜６上に形成されたゲート電極７とを有しており、ゲート電極７は、相異なる結晶配列の結晶粒界１０１が形成されており、結晶粒界１０１の起点が貫通口６ａから離間したパッシベーション膜６の平坦面上に位置する。 （もっと読む）

【課題】ノーマリオフ動作を実現しながら良好な伝導性能を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された電子走行層３及び電子供給層５と、電子供給層５上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄと、電子供給層５とゲート電極１１ｇとの間に形成されたｐ型半導体層８と、電子供給層５とｐ型半導体層８との間に形成され、電子供給層５よりもバンドギャップが大きい正孔障壁層６と、が設けられている。 （もっと読む）

【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層１３と、第１の半導体層１３の上に形成された第２の半導体層１４と、第２の半導体層１４の上に形成された第３の半導体層１５と、第３の半導体層１５の上に形成されたゲート電極２１と、第２の半導体層１４の上に形成されたソース電極２２及びドレイン電極２３と、を有し、第３の半導体層１５には、半導体材料にｐ型不純物元素がドープされており、第３の半導体層において、ゲート電極の直下にはｐ型領域１５ａが形成されており、ｐ型領域１５ａを除く領域は、ｐ型領域１５ａよりも抵抗の高い高抵抗領域１５ｂが形成されている半導体装置。 （もっと読む）

【課題】第１の極性を有する第１の化合物半導体層と共にこれと逆極性（第２の極性）の第２の化合物半導体層を用い、化合物半導体層の再成長をすることなく、第２の極性に対応した導電型の含有量が実効的に、容易且つ確実に所期に制御された、複雑な動作を可能とする信頼性の高い高耐圧の化合物半導体装置を得る。
【解決手段】第１の極性を有する電子走行層２ｂと、電子走行層２ｂの上方に形成された第２の極性を有するｐ型キャップ層２ｅと、ｐ型キャップ層２ｅ上に形成された第１の極性を有するｎ型キャップ層２ｆとを有しており、ｎ型キャップ層２ｆは、厚みの異なる部位２ｆａ，２ｆｂを有する。 （もっと読む）

【課題】ゲートリーク電流が低減され、かつ、ノーマリーオフ動作する半導体装置を提供する。
【解決手段】基板１１の上に形成された第１の半導体層１２と、第１の半導体層１２の上に形成された第２の半導体層１３と、第２の半導体層１３の上に形成された下部絶縁膜３１と、下部絶縁膜３１の上に、ｐ型の導電性を有する酸化物により形成された酸化物膜３３と、酸化物膜３３の上に形成された上部絶縁膜３４と、上部絶縁膜３４の上に形成されたゲート電極４１と、を有し、ゲート電極４１の直下において、下部絶縁膜３１の表面には凹部が形成されている半導体装置。 （もっと読む）

【課題】薄いキャップ層を用いるも、応答速度が速く、ピンチオフ不良等のデバイス特性の劣化を抑止して安定なノーマリオフ動作を実現する信頼性の高い高耐圧の化合物半導体装置を提供する。
【解決手段】Ｓｉ基板１上に化合物半導体積層構造２が形成され、化合物半導体積層構造２は、電子走行層２ａと、電子走行層２ａの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたキャップ層２ｄとを有しており、キャップ層２ｄは、電子走行層２ａ及び電子供給層２ｃと分極が同方向である第１の結晶２ｄ₁と、電子走行層２ａ及び電子供給層２ｃと分極が逆方向である第２の結晶２ｄ₂とが混在する。 （もっと読む）

【課題】半導体装置について、小型化を図りつつ、ドレイン耐圧を向上する。
【解決手段】ゲート電極２０と、ゲート電極２０と離間するソース電極２４と、平面視でゲート電極２０からみてソース電極２４の反対側に位置し、かつゲート電極２０と離間するドレイン電極２２と、平面視でゲート電極２０とドレイン電極２２の間に位置し、絶縁膜２６を介して半導体基板１０上に設けられ、かつゲート電極２０、ソース電極２４およびドレイン電極２２と離間する少なくとも一つのフィールドプレート電極３０と、絶縁膜２６中に設けられ、かつフィールドプレート電極３０と半導体基板１０を接続する少なくとも一つのフィールドプレートコンタクト４０と、を備え、平面視でフィールドプレート電極３０は、フィールドプレートコンタクト４０からソース電極２４側またはドレイン電極２２側の少なくとも一方に延伸している。 （もっと読む）

【課題】ゲート電極に臨む領域の半導体層へのダメージ層の形成を抑制して、ノーマリオフ動作を実現することができるヘテロ接合電界効果型トランジスタを備える半導体装置およびその製造方法を提供する。
【解決手段】チャネル層２３とヘテロ接合を形成するバリア層２４のうち、ゲート電極２９に臨む領域を除く他の領域に、バリア層２４の伝導帯から、チャネル層２３とバリア層２４とのヘテロ界面のバンド不連続量ΔＥｃと、バリア層２４に発生する分極によるバリア層２４のゲート電極２９側とヘテロ界面側とのエネルギー差ΔＥｐとを足し合わせたエネルギー（ΔＥｃ＋ΔＥｐ）までのエネルギー深さのバンドギャップ中に準位を形成する不純物をドーピングして、不純物ドーピング領域２６を形成する。 （もっと読む）

【課題】ｐ型のＧａＮ系半導体装置を提供する。
【解決手段】第１導電型のキャリアガスが発生した第１チャネル層１０６と、第１チャネル層１０６上に、第１チャネル層１０６よりバンドギャップが大きいＧａＮ系半導体で形成されたバリア層１１０と、バリア層１１０上に、バリア層１１０よりバンドギャップが小さいＧａＮ系半導体で形成され、第２導電型のキャリアガスが発生した第２チャネル層１１２と、第２チャネル層１１２にオーミック接続する第１ソース電極１１８と、第２チャネル層にオーミック接続する第１ドレイン電極１２０と、第１ソース電極１１８及び第１ドレイン電極１２０の間に形成された第１ゲート電極１２２と、を備え、第２導電型のキャリアガスのキャリア濃度が、第１ゲート電極１２２の下の領域で、第１ソース電極１１８及び第１ドレイン電極１２０の間の他の領域より低く、かつ、第１ゲート電極１２２により制御されるＧａＮ系半導体装置。 （もっと読む）

【課題】高周波回路に於いては、トランジスタ等の能動素子間および能動素子と外部端子の間を直流的に遮断する必要がありため、ＭＩＭキャパシタ等が多用される。これらのＭＩＭキャパシタのうち、外部端子に接続されたものは、外部からの静電気の影響を受けやすく、静電破壊等の問題を発生しやすい。
【解決手段】本願発明は、半絶縁性化合物半導体基板上に形成された半導体集積回路装置であって、外部パッドに電気的に接続されたＭＩＭキャパシタの第１の電極は前記半絶縁性化合物半導体基板に電気的に接続されており、一方、前記ＭＩＭキャパシタの第２の電極は前記半絶縁性化合物半導体基板に電気的に接続されている。 （もっと読む）

【課題】高耐圧を確保でき、かつ大電流を流すことができるＭＯＳトランジスタを備えた半導体装置を提供する。
【解決手段】Ｐ型拡散層１５に起因してＮ型拡散層１３に第１空乏層２３が形成される。ゲート電極１９にゲート電圧が印加されていない状態では、Ｐ型ポリシリコンからなるゲート電極１９及びＮ型拡散層１３の仕事関数差に起因してＮ型拡散層１３に第２空乏層２５が形成される。空乏層２３，２５によってソースコンタクト用拡散層９とドレインコンタクト用拡散層１１が電気的に遮断される。ゲート電極１９にゲート電圧が印加された状態では、第２空乏層２５が消滅又は縮小することによってソースコンタクト用拡散層９とドレインコンタクト用拡散層１１がＮ型拡散層１３を介して電気的に導通する。 （もっと読む）

【課題】ダイオード等の保護素子の外付けによる部品点数の増加及び占有面積の増大を抑えた、双方向に高いアバランシュエネルギー耐量を有する窒化物半導体装置を提供する。
【解決手段】半導体基板１０は、第１のｎ型領域１２Ａ、第２のｎ型領域１２Ｂとともにトランジスタ１１を構成する。半導体基板１０の裏面には、裏面電極１３が接合され、また、半導体基板１０の上には、ＨＦＥＴ２１が形成されている。ＨＦＥＴ２１は、ＡｌＧａＮ層２３Ａ及びＧａＮ層２３Ｂを備える半導体層積層体２３と、第１のオーミック電極２４Ａ、第２のオーミック電極２４Ｂ、第１のゲート電極２５Ａ、第２のゲート電極２５Ｂにより構成されている。第１のオーミック電極２４Ａと第１のｎ型領域１２Ａ、第２のオーミック電極２４Ｂと第２のｎ型領域１２Ｂはそれぞれ電気的に接続されている。 （もっと読む）

【課題】ＧａＮ系トランジスタを簡便な構造で適切に保護することができる半導体装置及びその製造方法を提供する。
【解決手段】ゲート電極１１０ｇと保護ダイオード用電極１１５ｐとが互いに接続されている。絶縁膜１１３は、所定値以上の電圧がゲート電極１１０ｇに印加された場合にリーク電流を保護ダイオード用電極１１５ｐと電子走行層１０４及び電子供給層１０３との間に流し、所定値は、ＨＥＭＴがオン動作する電圧より高く、ゲート絶縁膜１０９ｇの耐圧よりも低い。 （もっと読む）