高周波スイッチ
【課題】通過損失を低減するためにオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保する高周波スイッチを得る。
【解決手段】トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆと同一の容量Ｃｃを有するクロスカップルキャパシタ８ａ，８ｂを設ける。
クロスカップルキャパシタ８ａ，８ｂにより、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆをキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ５ａ，５ｂのオン抵抗Ｒｏｎを小さくしても、十分なアイソレーション量を確保することができる。
【解決手段】トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆと同一の容量Ｃｃを有するクロスカップルキャパシタ８ａ，８ｂを設ける。
クロスカップルキャパシタ８ａ，８ｂにより、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆをキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ５ａ，５ｂのオン抵抗Ｒｏｎを小さくしても、十分なアイソレーション量を確保することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、主として、ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯、およびミリ波帯で使用される高周波スイッチに関する。
【背景技術】
【０００２】
従来の高周波スイッチにおいて、高周波スイッチを構成する電界効果トランジスタのオン状態のときは、ドレイン電極とソース電極とが半導体内部の抵抗（Ｒｏｎ：以下、オン抵抗と言う）を介してつながるので、入力信号は通過し、オフ状態のときは、主にドレイン・ソース間の容量（Ｃｏｆｆ：以下、オフ容量と言う）が見えるので、入力信号は遮断されることになる。オフ容量Ｃｏｆｆのインピーダンスは、１／ｊωＣｏｆｆ（ωは角周波数）で表され、オフ容量Ｃｏｆｆが小さければインピーダンスが高くなるからである。ここで、入力信号の遮断量を高周波スイッチのアイソレーションという（下記非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】モノリシックマイクロ波集積回路、６．１．２スイッチング機能、ｐｐ．１６７、相川正義、大平孝、徳満恒夫、広田哲夫、村口正弘 共著、社団法人電子情報通信学会、平成１０年５月２０日発行。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の高周波スイッチは以上のように構成されているので、オン状態のときはスイッチの損失を小さくし、オフ状態のときはスイッチのアイソレーションを確保するために、オン抵抗Ｒｏｎおよびオフ容量Ｃｏｆｆは、できるだけ小さいことが求められる。
しかしながら、一般的に、オン抵抗Ｒｏｎは電界効果トランジスタのゲート幅に反比例し、オフ容量Ｃｏｆｆはゲート幅に比例する。
したがって、両者はトレードオフの関係にあり、スイッチの損失を小さくするためにオン抵抗Ｒｏｎを小さくしようとすると、オフ容量Ｃｏｆｆは増加し、スイッチのアイソレーションが劣化するという課題があった。
【０００５】
本発明は、以上のような課題を解決するためになされたものであり、通過損失を低減するためにオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保する高周波スイッチを得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の高周波スイッチは、入力信号を差動信号に変換して第１および第２の分配端子から出力する第１の信号変換回路と、第１の分配端子に第１の電極が接続された第１のスイッチング素子と、第２の分配端子に第１の電極が接続された第２のスイッチング素子と、第１のスイッチング素子の第１の電極と第２のスイッチング素子の第２の電極との間に接続され、容量が第１および第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量を有する第１のキャパシタと、第１のスイッチング素子の第２の電極と第２のスイッチング素子の第１の電極との間に接続され、容量が第１および第２のスイッチング素子のオフ状態時の第１の電極・第２の端子間電極を有する第２のキャパシタと、第１のスイッチング素子の第２の電極に第１の合成端子が接続されると共に第２のスイッチング素子の第２の電極に第２の合成端子が接続され、第１および第２の合成端子から入力される差動信号を合成して出力する第２の信号変換回路とを備えたものである。
【発明の効果】
【０００７】
本発明によれば、第１および第２のキャパシタにより、第１および第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量をキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するために第１および第２のスイッチング素子のオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保することができる効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による高周波スイッチを示す回路図である。
【図２】高周波スイッチの動作原理を示す等価回路図である。
【図３】高周波スイッチのオフ状態の動作原理を示す等価回路図である。
【図４】高周波スイッチのＣｃ＝Ｃｏｆｆとした場合の動作原理を示す等価回路図である。
【図５】高周波スイッチのオン状態の動作原理を示す等価回路図である。
【図６】高周波スイッチのオン状態の通過損失を示す特性図である。
【図７】高周波スイッチのオフ状態のアイソレーションを示す特性図である。
【図８】この発明の実施の形態２による高周波スイッチを示す回路図である。
【図９】この発明の実施の形態２による他の高周波スイッチを示す回路図である。
【図１０】この発明の実施の形態３による高周波スイッチを示す回路図である。
【図１１】高周波スイッチの矢視詳細を示す断面図である。
【図１２】この発明の実施の形態４による高周波スイッチを示す回路図である。
【図１３】高周波スイッチの矢視詳細を示す断面図である。
【図１４】この発明の実施の形態５による高周波スイッチを示す回路図である。
【図１５】この発明の実施の形態６による高周波スイッチを示す回路図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による高周波スイッチを示す回路図である。
図において、１８０°ハイブリッド（第１の信号変換回路）２は、入力端子１からの入力信号を差動信号に変換して分配端子３ａ，３ｂから出力する。なお、１８０°ハイブリッド２のアイソレーション端子３ｃは、抵抗４を介してグランドに接地される。
【００１０】
電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、第１のスイッチング素子、以下、単にトランジスタと言う）５ａは、分配端子３ａにドレイン電極（第１の電極）Ｄが接続され、制御信号入力端子６ａから抵抗７ａを介してゲート電極（制御電極）Ｇに印加される制御信号に応じてドレイン電極Ｄとソース電極（第２の電極）Ｓとの間をオン状態またはオフ状態にする。
【００１１】
同様にトランジスタ（第２のスイッチング素子）５ｂは、分配端子３ｂにドレイン電極Ｄが接続され、制御信号入力端子６ｂから抵抗７ｂを介してゲート電極Ｇに印加される制御信号に応じてドレイン電極Ｄとソース電極Ｓとの間をオン状態またはオフ状態にする。
【００１２】
クロスカップルキャパシタ（第１のキャパシタ）８ａは、トランジスタ５ａのドレイン電極Ｄとトランジスタ５ｂのソース電極Ｓとの間に接続され、容量Ｃｃがトランジスタ５ａ，５ｂのオフ状態時のドレイン・ソース間容量Ｃｏｆｆを有する。
【００１３】
クロスカップルキャパシタ（第２のキャパシタ）８ｂは、トランジスタ５ａのソース電極Ｓとトランジスタ５ｂのドレイン電極Ｄとの間に接続され、容量Ｃｃがトランジスタ５ａ，５ｂのオフ状態時のドレイン・ソース間容量Ｃｏｆｆを有する。
【００１４】
１８０°ハイブリッド（第２の信号変換回路）９は、トランジスタ５ａのソース電極Ｓに合成端子１０ａが接続されると共にトランジスタ５ｂのソース電極Ｓに合成端子１０ｂが接続され、合成端子１０ａ，１０ｂから入力される差動信号を合成して出力端子１２から出力する。なお、１８０°ハイブリッド９のアイソレーション端子１０ｃは、抵抗１１を介してグランドに接地される。
【００１５】
次に動作について説明する。
図２はこの発明の実施の形態１による高周波スイッチの動作原理を示す等価回路図である。図１で示したように、入力信号を差動でトランジスタに入力させるようにし、トランジスタの間に接続する容量を、いわゆるクロスカップルさせる。このように構成することにより、スイッチのアイソレーションを実質決定している、オフ容量Ｃｏｆｆをキャンセルさせることができ、スイッチのアイソレーションを大きく改善することができる。
【００１６】
以下、その原理を説明する。
アイソレーションは以下の式（１）で表され、Ｙ12に大きく依存するパラメータである。
【００１７】
【００１８】
ここで、Ｓ12はＳパラメータ（散乱行列）の１２成分（端子１から端子２の挿入損失）、Ｙ11はＹパラメータ（アドミッタンス行列）の１１成分、Ｙ12は同じくＹパラメータの１２成分、Ｙ21はＹパラメータの２１成分、Ｙ22はＹパラメータの２２成分である。
式（１）から分かるように，Ｙ12の絶対値が小さいほどアイソレーションは高くなる。Ｙ12を求めるために，端子１からの入力電流Ｉ1を求めると以下の式（２）になる。
【００１９】
【００２０】
ここで、ｖ1+は入力電圧（正相）、ｖ2+は出力電圧（正相）、ｖ2-は出力電圧（逆相）であり、ｖ1+＝ｖ1,ｖ2+＝ｖ2＝−ｖ2-とした。
Ｙ12は端子１をグランドに接地したときの端子１側の電流（Ｉ1に対応）と入力電圧（ｖ2+に対応）の比によって決定されるから、以下の式（３）で表される。
【００２１】
【００２２】
この式（３）から分かるように、Ｃｃ＝Ｃｏｆｆとなるようにすれば、Ｙ12＝０となり、式（３）からスイッチのアイソレーションを原理上無限大にすることができる。
図３にスイッチのオフ状態の等価回路を、図４にＣｃ＝Ｃｏｆｆとした場合の等価回路を示す。容量Ｃｃを装荷することにより、トランジスタのオフ容量Ｃｏｆｆをキャンセルすることができる。これによりスイッチのアイソレーションを改善することができる。
【００２３】
一方、図５にスイッチのオン状態の等価回路を示す。したがって、Ｒｏｎ＜＜１／ｊωＣｏｆｆが成り立つ場合は、容量Ｃｃの影響はほとんどないため、スイッチのオン抵抗Ｒｏｎのみが見え、通過損失は容量Ｃｃがないときとほぼ同じになる。
【００２４】
図６にスイッチのオン状態の通過損失の計算結果、図７にスイッチのオフ状態のアイソレーションの計算結果をそれぞれ示す。点線が従来構成のスイッチの計算結果であり、実線がこの実施の形態１の計算結果である。この実施の形態１の構成により、オン状態の損失は増加させず、アイソレーションを−２０ｄＢから−５０ｄＢと大きく改善できていることが分かる。なお，計算には、Ｒｏｎ＝５［Ω・ｍｍ］，Ｃｏｆｆ＝０．２［ｐＦ／ｍｍ］の値を用いた。
【００２５】
次に、図１に示した高周波スイッチの動作について説明する。
入力端子１からの入力信号は、１８０°ハイブリッド２により分配端子３ａ，３ｂ間で位相差が１８０°の差動信号に変換され、トランジスタ５ａ，５ｂに入力される。
トランジスタ５ａ，５ｂは、制御信号入力端子６ａ，６ｂにピンチオフ電圧以上の制御信号が印加された場合にオン状態となる。トランジスタ５ａ，５ｂがオン状態のときであっても、オン抵抗Ｒｏｎが発生するが、このオン抵抗Ｒｏｎは小さいので、差動信号がトランジスタ５ａ，５ｂのドレイン電極Ｄおよびソース電極Ｓ間を通過する。
１８０°ハイブリッド９では、合成端子１０ａ，１０ｂから入力される位相差が１８０°の差動信号を同相にすると共に、合成して出力端子１２から出力する。
【００２６】
一方、トランジスタ５ａ，５ｂは、制御信号入力端子６ａ，６ｂにピンチオフ電圧以下の制御信号が印加された場合にオフ状態となる。トランジスタ５ａ，５ｂがオフ状態のときは、オフ容量Ｃｏｆｆが発生する。
しかし、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆがクロスカップルキャパシタ８ａ，８ｂの容量Ｃｃによってキャンセルされるので、トランジスタ５ａ，５ｂは差動信号を全反射し、１８０°ハイブリッド９側には通過しない。その全反射した反射電力は、１８０°ハイブリッド２のアイソレーション端子３ｃを介して抵抗４に吸収される。
【００２７】
以上のように、実施の形態１によれば、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆと同一の容量Ｃｃを有するクロスカップルキャパシタ８ａ，８ｂを設けたので、クロスカップルキャパシタ８ａ，８ｂにより、トランジスタ５ａ，５ｂのオフ容量をキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ５ａ，５ｂのオン抵抗Ｒｏｎを小さくしても、十分なアイソレーション量を確保することができる。
【００２８】
なお、上記実施の形態１では、スイッチング素子として、ＦＥＴを適用したが、バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を適用しても良い。また、ＰＩＮダイオードやバラクタダイオード、ＭＥＭＳ（ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチを適用しても良い。
【００２９】
また、上記実施の形態１では、信号変換回路として、１８０°ハイブリッド２，９を適用したが、バラン（Ｂａｌｕｎ：平衡−不平衡変換器）を適用しても良い。
バランを適用する場合、バランの平衡端子側に分配端子３ａ，３ｂまたは合成端子１０ａ，１０ｂを設け、不平衡端子側に入力端子１、アイソレーション端子３ｃまたは出力端子１２、アイソレーション端子１０ｃを設ければ良い。
【００３０】
実施の形態２．
図８はこの発明の実施の形態２による高周波スイッチを示す回路図である。
図において、トランジスタ５ａ，５ｂは、同一ウエハ上に形成される。
トランジスタ５ａにおいて、ドレイン電極５ａ−１、ゲート電極５ａ−２、およびソース電極５ａ−３が形成され、同様に、トランジスタ５ｂにおいて、ドレイン電極５ｂ−１、ゲート電極５ｂ−２、およびソース電極５ｂ−３が形成される。
【００３１】
トランジスタ５ａのゲート電極５ａ−２とトランジスタ５ｂのゲート電極５ｂ−２とは、配線２１で接続される。
クロスカップルキャパシタ２２ａは、対向配置されたトランジスタ５ａのドレイン電極５ａ−１とトランジスタ５ｂのソース電極５ｂ−３との間に設けられ、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタにより形成される。
同様に、クロスカップルキャパシタ２２ｂは、対向配置されたトランジスタ５ａのソース電極５ａ−３とトランジスタ５ｂのドレイン電極５ｂ−１との間に設けられ、ＭＩＭキャパシタにより形成される。
その他の構成については、実施の形態１と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００３２】
以上のように、実施の形態２によれば、トランジスタ５ａ，５ｂを同一ウエハ上に形成し、クロスカップルキャパシタ２２ａを、対向配置されたドレイン電極５ａ−１とソース電極５ｂ−３との間に設けられたＭＩＭキャパシタにより形成し、クロスカップルキャパシタ２２ｂを、対向配置されたソース電極５ａ−３とドレイン電極５ｂ−１との間に設けられたＭＩＭキャパシタにより形成したので、クロスカップルキャパシタ２２ａ，２２ｂを接続する配線を短くすることができ、配線に生じる寄生インダクタンスを小さくでき、高周波スイッチの高周波化および小型化を図ることができる。
【００３３】
また、ゲート電極５ａ−２とゲート電極５ｂ−２とを配線２１で接続したので、一つのゲート電極５ａ−２に、抵抗７ａおよび制御端子入力端子６ａを設けるだけで良いことから、部品点数および配線を少なくすることができる。
【００３４】
なお、図９に示すように構成しても良い。図において、図８との違いは、配線２１を削除すると共に、ゲート電極５ｂ−２に、抵抗７ｂおよび制御信号入力端子６ｂを設けたものである。
このように構成することによって、トランジスタ５ａ，５ｂおよびクロスカップルキャパシタ２２ａ，２２ｂに関する回路の対称性を保つことができ、回路非対称性による特性劣化を防ぐことができる。
【００３５】
実施の形態３．
図１０はこの発明の実施の形態３による高周波スイッチを示す回路図である。
図において、トランジスタ５は、同一ウエハ上に一体形成される。
ゲート電極５−２は、トランジスタ５において共通に形成される。
クロスカップルキャパシタ３１ａは、対向配置されたドレイン電極５ａ−１とソース電極５ｂ−３との間に設けられ、並行平板コンデンサにより形成される。
同様に、クロスカップルキャパシタ３１ｂは、対向配置されたソース電極５ａ−３とドレイン電極５ｂ−１との間に設けられ、並行平板コンデンサにより形成される。
その他の構成については、実施の形態２と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００３６】
図１１は図１０の矢印の方向から見た半導体内部の詳細を示す断面図である。
図において、トランジスタ５のドレイン電極５ｂ−１下とソース電極５ａ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
また、同様に、トランジスタ５のドレイン電極５ａ−１下とソース電極５ｂ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
イオン注入しているところは、Ｓｉ（シリコン）等をドーピングして電子濃度を高くしているため、近似的には金属とみなせる。したがって、ドレイン電極とソース電極との間に並行平板コンデンサが形成される。この並行平板コンデンサをクロスカップルキャパシタ３１ａ，３１ｂとして利用する。
【００３７】
以上のように、実施の形態３によれば、トランジスタ５を同一ウエハ上に一体形成し、クロスカップルキャパシタ３１ａ，３１ｂを、並行平板コンデンサにより構成したので、トランジスタ５を一体形成することから、トランジスタ部分を小型化することができる。また、ＭＩＭキャパシタやキャパシタを接続する配線に生じる寄生インダクタンスを削減し、高周波スイッチの高周波化および小型化を図ることができる。
【００３８】
実施の形態４．
図１２はこの発明の実施の形態４による高周波スイッチを示す回路図である。
図において、トランジスタ５ａ，５ｂは、同一ウエハ上に一体形成される。
トランジスタ５ａ，５ｂは、各電極をフィンガー方向に垂直な方向に配置すると共に、トランジスタ５ａとトランジスタ５ｂとで交互に配置する。
クロスカップルキャパシタ４１ａは、隣り合うトランジスタ５ａのドレイン電極５ａ−１とトランジスタ５ｂのソース電極５ｂ−３との間に設けられ、並行平板コンデンサにより形成される。
同様に、クロスカップルキャパシタ４１ｂは、隣り合うトランジスタ５ａのソース電極５ａ−３とトランジスタ５ｂのドレイン電極５ｂ−１との間に設けられ、並行平板コンデンサにより形成される。
その他の構成については、実施の形態３と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００３９】
図１３は図１２の矢印の方向から見た半導体内部の詳細を示す断面図である。
図において、トランジスタ５ａのドレイン電極５ａ−１下とトランジスタ５ｂのソース電極５ｂ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
また、同様に、トランジスタ５ｂのドレイン電極５ｂ−１下とトランジスタ５ａのソース電極５ａ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
したがって、実施の形態３と同様に、ドレイン電極とソース電極との間に並行平板コンデンサが形成される。この並行平板コンデンサをクロスカップルキャパシタ４１ａ，４１ｂとして利用する。
【００４０】
以上のように、実施の形態４によれば、トランジスタ５ａ，５ｂを同一ウエハ上に一体形成し、トランジスタ５ａ，５ｂの各電極をフィンガー方向に垂直な方向に配置すると共に、トランジスタ５ａとトランジスタ５ｂとで交互に配置したので、トランジスタ５ａ，５ｂを一体形成することから、トランジスタ部分を小型化することができる。また、トランジスタ５ａ，５ｂのレイアウトの自由度を向上することができる。
【００４１】
なお、上記実施の形態４では、クロスカップルキャパシタ４１ａ，４１ｂを、実施の形態３で示したように、並行平板コンデンサにより形成したが、実施の形態２で示したように、ＭＩＭキャパシタにより形成しても良い。
【００４２】
実施の形態５．
図１４はこの発明の実施の形態５による高周波スイッチを示す回路図である。
図において、バラン（第１の信号変換回路）５１は、入力端子１からの入力信号を差動信号に変換して分配端子３ａ，３ｂから出力する。
バラン５１において、結合線路５１ａ−１は、一端が入力端子１に接続される。結合線路５１ｂ−１は、結合線路５１ａ−１の他端に一端が接続される。結合線路５１ａ−２は、結合線路５１ａ−１に平行に配置されると共に一端がグランドに接地され、他端が分配端子３ａに接続される。結合線路５１ｂ−２は、結合線路５１ｂ−１に平行に配置されると共に一端が分配端子３ｂに接続され、他端がグランドに接地される。結合線路５１ａ−１，５１ｂ−１，５１ａ−２，５１ｂ−２の線路長は、使用周波数のおおよそ４分の１波長を有する。
【００４３】
バラン（第２の信号変換回路）５２は、合成端子１０ａ，１０ｂから入力される差動信号を合成して出力端子１２から出力する。
バラン５２において、結合線路５２ａ−１は、一端がグランドに接地され、他端が合成端子１０ａに接続される。結合線路５２ｂ−１は、一端が合成端子１０ｂに接続され、他端がグランドに接地される。結合線路５２ａ−２は、結合線路５２ａ−１に平行に配置されると共に一端が出力端子１２に接続される。結合線路５２ｂ−２は、結合線路５２ｂ−１に平行に配置されると共に結合線路５２ａ−２の他端に一端が接続される。結合線路５２ａ−１，５２ｂ−１，５２ａ−２，５２ｂ−２の線路長は、使用周波数のおおよそ４分の１波長を有する。
その他の構成については、実施の形態１と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００４４】
以上のように、実施の形態５によれば、バラン５１，５２を、結合線路間の電磁結合を利用した、いわゆるマーチャントバランで構成したので、高周波スイッチ全体を平面回路により構成することができることから、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）化が容易となり、ＭＭＩＣ化することにより、小型化および均一生産が可能になる。
【００４５】
実施の形態６．
図１５はこの発明の実施の形態６による高周波スイッチを示す回路図である。
図において、バラン（第１の信号変換回路）６１は、入力端子１からの入力信号を差動信号に変換して分配端子３ａ，３ｂから出力する。
バラン６１において、ゲート接地トランジスタ６１ａは、ドレイン電極Ｄが入力端子１に接続され、ソース電極Ｓが分配端子３ａに接続される。ソース接地トランジスタ６１ｂは、ゲート電極Ｇが入力端子１に接続され、ドレイン電極Ｄが分配端子３ｂに接続される。
【００４６】
バラン（第２の信号変換回路）６２は、合成端子１０ａ，１０ｂから入力される差動信号を合成して出力端子１２から出力する。
バラン６２において、ゲート接地トランジスタ６２ａは、ドレイン電極Ｄが合成端子１０ａに接続され、ソース電極Ｓが出力端子１２に接続される。ソース端子接地トランジスタ６２ｂは、ドレイン電極Ｄが合成端子１０ｂに接続され、ゲート電極Ｇが出力端子１２に接続される。
その他の構成については、実施の形態１と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００４７】
この実施の形態６では、バラン６１，６２を、ゲート接地トランジスタとソース端子接地トランジスタとの組み合わせで構成し、ゲート接地トランジスタは、正相増幅器であり、ソース接地トランジスタは、逆相増幅器であるという特性を利用して、差動信号を作り出す。
【００４８】
以上のように、実施の形態６によれば、バラン６１，６２を、ゲート接地トランジスタとソース端子接地トランジスタとの組み合わせで構成したので、高周波スイッチ全体を基本的にトランジスタにより構成することができることから、線路等が不要になり、より小型化が可能になる。
【００４９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【符号の説明】
【００５０】
１ 入力端子、２ １８０°ハイブリッド（第１の信号変換回路）、３ａ，３ｂ 分配端子、３ｃ，１０ｃ アイソレーション端子、４，７ａ，７ｂ，１１ 抵抗、５，５ａ トランジスタ（第１のスイッチング素子）、５，５ｂ トランジスタ（第２のスイッチング素子）、５ａ−１，５ｂ−１ ドレイン電極、５−２，５ａ−２，５ｂ−２ ゲート電極、５ａ−３，５ｂ−３ ソース電極、６ａ，６ｂ 制御信号入力端子、８ａ，２２ａ，３１ａ，４１ａ クロスカップルキャパシタ（第１のキャパシタ）、８ｂ，２２ｂ，３１ｂ，４１ｂ クロスカップルキャパシタ（第２のキャパシタ）、９ １８０°ハイブリッド（第２の信号変換回路）、１０ａ，１０ｂ 合成端子、１２ 出力端子、２１ 配線、５１，６１ バラン（第１の信号変換回路）、 ５１ａ−１，５１ａ−２，５１ｂ−１，５１ｂ−２，５２ａ−１，５２ａ−２，５２ｂ−１，５２ｂ−２ 結合線路、５２，６２ バラン（第２の信号変換回路）、６１ａ，６２ａ ゲート接地トランジスタ、６１ｂ，６２ｂ ソース接地トランジスタ。
【技術分野】
【０００１】
本発明は、主として、ＶＨＦ帯、ＵＨＦ帯、マイクロ波帯、およびミリ波帯で使用される高周波スイッチに関する。
【背景技術】
【０００２】
従来の高周波スイッチにおいて、高周波スイッチを構成する電界効果トランジスタのオン状態のときは、ドレイン電極とソース電極とが半導体内部の抵抗（Ｒｏｎ：以下、オン抵抗と言う）を介してつながるので、入力信号は通過し、オフ状態のときは、主にドレイン・ソース間の容量（Ｃｏｆｆ：以下、オフ容量と言う）が見えるので、入力信号は遮断されることになる。オフ容量Ｃｏｆｆのインピーダンスは、１／ｊωＣｏｆｆ（ωは角周波数）で表され、オフ容量Ｃｏｆｆが小さければインピーダンスが高くなるからである。ここで、入力信号の遮断量を高周波スイッチのアイソレーションという（下記非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００３】
【非特許文献１】モノリシックマイクロ波集積回路、６．１．２スイッチング機能、ｐｐ．１６７、相川正義、大平孝、徳満恒夫、広田哲夫、村口正弘 共著、社団法人電子情報通信学会、平成１０年５月２０日発行。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来の高周波スイッチは以上のように構成されているので、オン状態のときはスイッチの損失を小さくし、オフ状態のときはスイッチのアイソレーションを確保するために、オン抵抗Ｒｏｎおよびオフ容量Ｃｏｆｆは、できるだけ小さいことが求められる。
しかしながら、一般的に、オン抵抗Ｒｏｎは電界効果トランジスタのゲート幅に反比例し、オフ容量Ｃｏｆｆはゲート幅に比例する。
したがって、両者はトレードオフの関係にあり、スイッチの損失を小さくするためにオン抵抗Ｒｏｎを小さくしようとすると、オフ容量Ｃｏｆｆは増加し、スイッチのアイソレーションが劣化するという課題があった。
【０００５】
本発明は、以上のような課題を解決するためになされたものであり、通過損失を低減するためにオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保する高周波スイッチを得ることを目的とする。
【課題を解決するための手段】
【０００６】
本発明の高周波スイッチは、入力信号を差動信号に変換して第１および第２の分配端子から出力する第１の信号変換回路と、第１の分配端子に第１の電極が接続された第１のスイッチング素子と、第２の分配端子に第１の電極が接続された第２のスイッチング素子と、第１のスイッチング素子の第１の電極と第２のスイッチング素子の第２の電極との間に接続され、容量が第１および第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量を有する第１のキャパシタと、第１のスイッチング素子の第２の電極と第２のスイッチング素子の第１の電極との間に接続され、容量が第１および第２のスイッチング素子のオフ状態時の第１の電極・第２の端子間電極を有する第２のキャパシタと、第１のスイッチング素子の第２の電極に第１の合成端子が接続されると共に第２のスイッチング素子の第２の電極に第２の合成端子が接続され、第１および第２の合成端子から入力される差動信号を合成して出力する第２の信号変換回路とを備えたものである。
【発明の効果】
【０００７】
本発明によれば、第１および第２のキャパシタにより、第１および第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量をキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するために第１および第２のスイッチング素子のオン状態時の抵抗を小さくしても、十分なアイソレーション量を確保することができる効果がある。
【図面の簡単な説明】
【０００８】
【図１】この発明の実施の形態１による高周波スイッチを示す回路図である。
【図２】高周波スイッチの動作原理を示す等価回路図である。
【図３】高周波スイッチのオフ状態の動作原理を示す等価回路図である。
【図４】高周波スイッチのＣｃ＝Ｃｏｆｆとした場合の動作原理を示す等価回路図である。
【図５】高周波スイッチのオン状態の動作原理を示す等価回路図である。
【図６】高周波スイッチのオン状態の通過損失を示す特性図である。
【図７】高周波スイッチのオフ状態のアイソレーションを示す特性図である。
【図８】この発明の実施の形態２による高周波スイッチを示す回路図である。
【図９】この発明の実施の形態２による他の高周波スイッチを示す回路図である。
【図１０】この発明の実施の形態３による高周波スイッチを示す回路図である。
【図１１】高周波スイッチの矢視詳細を示す断面図である。
【図１２】この発明の実施の形態４による高周波スイッチを示す回路図である。
【図１３】高周波スイッチの矢視詳細を示す断面図である。
【図１４】この発明の実施の形態５による高周波スイッチを示す回路図である。
【図１５】この発明の実施の形態６による高周波スイッチを示す回路図である。
【発明を実施するための形態】
【０００９】
実施の形態１．
図１はこの発明の実施の形態１による高周波スイッチを示す回路図である。
図において、１８０°ハイブリッド（第１の信号変換回路）２は、入力端子１からの入力信号を差動信号に変換して分配端子３ａ，３ｂから出力する。なお、１８０°ハイブリッド２のアイソレーション端子３ｃは、抵抗４を介してグランドに接地される。
【００１０】
電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、第１のスイッチング素子、以下、単にトランジスタと言う）５ａは、分配端子３ａにドレイン電極（第１の電極）Ｄが接続され、制御信号入力端子６ａから抵抗７ａを介してゲート電極（制御電極）Ｇに印加される制御信号に応じてドレイン電極Ｄとソース電極（第２の電極）Ｓとの間をオン状態またはオフ状態にする。
【００１１】
同様にトランジスタ（第２のスイッチング素子）５ｂは、分配端子３ｂにドレイン電極Ｄが接続され、制御信号入力端子６ｂから抵抗７ｂを介してゲート電極Ｇに印加される制御信号に応じてドレイン電極Ｄとソース電極Ｓとの間をオン状態またはオフ状態にする。
【００１２】
クロスカップルキャパシタ（第１のキャパシタ）８ａは、トランジスタ５ａのドレイン電極Ｄとトランジスタ５ｂのソース電極Ｓとの間に接続され、容量Ｃｃがトランジスタ５ａ，５ｂのオフ状態時のドレイン・ソース間容量Ｃｏｆｆを有する。
【００１３】
クロスカップルキャパシタ（第２のキャパシタ）８ｂは、トランジスタ５ａのソース電極Ｓとトランジスタ５ｂのドレイン電極Ｄとの間に接続され、容量Ｃｃがトランジスタ５ａ，５ｂのオフ状態時のドレイン・ソース間容量Ｃｏｆｆを有する。
【００１４】
１８０°ハイブリッド（第２の信号変換回路）９は、トランジスタ５ａのソース電極Ｓに合成端子１０ａが接続されると共にトランジスタ５ｂのソース電極Ｓに合成端子１０ｂが接続され、合成端子１０ａ，１０ｂから入力される差動信号を合成して出力端子１２から出力する。なお、１８０°ハイブリッド９のアイソレーション端子１０ｃは、抵抗１１を介してグランドに接地される。
【００１５】
次に動作について説明する。
図２はこの発明の実施の形態１による高周波スイッチの動作原理を示す等価回路図である。図１で示したように、入力信号を差動でトランジスタに入力させるようにし、トランジスタの間に接続する容量を、いわゆるクロスカップルさせる。このように構成することにより、スイッチのアイソレーションを実質決定している、オフ容量Ｃｏｆｆをキャンセルさせることができ、スイッチのアイソレーションを大きく改善することができる。
【００１６】
以下、その原理を説明する。
アイソレーションは以下の式（１）で表され、Ｙ12に大きく依存するパラメータである。
【００１７】
【００１８】
ここで、Ｓ12はＳパラメータ（散乱行列）の１２成分（端子１から端子２の挿入損失）、Ｙ11はＹパラメータ（アドミッタンス行列）の１１成分、Ｙ12は同じくＹパラメータの１２成分、Ｙ21はＹパラメータの２１成分、Ｙ22はＹパラメータの２２成分である。
式（１）から分かるように，Ｙ12の絶対値が小さいほどアイソレーションは高くなる。Ｙ12を求めるために，端子１からの入力電流Ｉ1を求めると以下の式（２）になる。
【００１９】
【００２０】
ここで、ｖ1+は入力電圧（正相）、ｖ2+は出力電圧（正相）、ｖ2-は出力電圧（逆相）であり、ｖ1+＝ｖ1,ｖ2+＝ｖ2＝−ｖ2-とした。
Ｙ12は端子１をグランドに接地したときの端子１側の電流（Ｉ1に対応）と入力電圧（ｖ2+に対応）の比によって決定されるから、以下の式（３）で表される。
【００２１】
【００２２】
この式（３）から分かるように、Ｃｃ＝Ｃｏｆｆとなるようにすれば、Ｙ12＝０となり、式（３）からスイッチのアイソレーションを原理上無限大にすることができる。
図３にスイッチのオフ状態の等価回路を、図４にＣｃ＝Ｃｏｆｆとした場合の等価回路を示す。容量Ｃｃを装荷することにより、トランジスタのオフ容量Ｃｏｆｆをキャンセルすることができる。これによりスイッチのアイソレーションを改善することができる。
【００２３】
一方、図５にスイッチのオン状態の等価回路を示す。したがって、Ｒｏｎ＜＜１／ｊωＣｏｆｆが成り立つ場合は、容量Ｃｃの影響はほとんどないため、スイッチのオン抵抗Ｒｏｎのみが見え、通過損失は容量Ｃｃがないときとほぼ同じになる。
【００２４】
図６にスイッチのオン状態の通過損失の計算結果、図７にスイッチのオフ状態のアイソレーションの計算結果をそれぞれ示す。点線が従来構成のスイッチの計算結果であり、実線がこの実施の形態１の計算結果である。この実施の形態１の構成により、オン状態の損失は増加させず、アイソレーションを−２０ｄＢから−５０ｄＢと大きく改善できていることが分かる。なお，計算には、Ｒｏｎ＝５［Ω・ｍｍ］，Ｃｏｆｆ＝０．２［ｐＦ／ｍｍ］の値を用いた。
【００２５】
次に、図１に示した高周波スイッチの動作について説明する。
入力端子１からの入力信号は、１８０°ハイブリッド２により分配端子３ａ，３ｂ間で位相差が１８０°の差動信号に変換され、トランジスタ５ａ，５ｂに入力される。
トランジスタ５ａ，５ｂは、制御信号入力端子６ａ，６ｂにピンチオフ電圧以上の制御信号が印加された場合にオン状態となる。トランジスタ５ａ，５ｂがオン状態のときであっても、オン抵抗Ｒｏｎが発生するが、このオン抵抗Ｒｏｎは小さいので、差動信号がトランジスタ５ａ，５ｂのドレイン電極Ｄおよびソース電極Ｓ間を通過する。
１８０°ハイブリッド９では、合成端子１０ａ，１０ｂから入力される位相差が１８０°の差動信号を同相にすると共に、合成して出力端子１２から出力する。
【００２６】
一方、トランジスタ５ａ，５ｂは、制御信号入力端子６ａ，６ｂにピンチオフ電圧以下の制御信号が印加された場合にオフ状態となる。トランジスタ５ａ，５ｂがオフ状態のときは、オフ容量Ｃｏｆｆが発生する。
しかし、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆがクロスカップルキャパシタ８ａ，８ｂの容量Ｃｃによってキャンセルされるので、トランジスタ５ａ，５ｂは差動信号を全反射し、１８０°ハイブリッド９側には通過しない。その全反射した反射電力は、１８０°ハイブリッド２のアイソレーション端子３ｃを介して抵抗４に吸収される。
【００２７】
以上のように、実施の形態１によれば、トランジスタ５ａ，５ｂのオフ容量Ｃｏｆｆと同一の容量Ｃｃを有するクロスカップルキャパシタ８ａ，８ｂを設けたので、クロスカップルキャパシタ８ａ，８ｂにより、トランジスタ５ａ，５ｂのオフ容量をキャンセルすることができるので、アイソレーションを大きく改善することができる。したがって、通過損失を低減するためにトランジスタ５ａ，５ｂのオン抵抗Ｒｏｎを小さくしても、十分なアイソレーション量を確保することができる。
【００２８】
なお、上記実施の形態１では、スイッチング素子として、ＦＥＴを適用したが、バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を適用しても良い。また、ＰＩＮダイオードやバラクタダイオード、ＭＥＭＳ（ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）スイッチを適用しても良い。
【００２９】
また、上記実施の形態１では、信号変換回路として、１８０°ハイブリッド２，９を適用したが、バラン（Ｂａｌｕｎ：平衡−不平衡変換器）を適用しても良い。
バランを適用する場合、バランの平衡端子側に分配端子３ａ，３ｂまたは合成端子１０ａ，１０ｂを設け、不平衡端子側に入力端子１、アイソレーション端子３ｃまたは出力端子１２、アイソレーション端子１０ｃを設ければ良い。
【００３０】
実施の形態２．
図８はこの発明の実施の形態２による高周波スイッチを示す回路図である。
図において、トランジスタ５ａ，５ｂは、同一ウエハ上に形成される。
トランジスタ５ａにおいて、ドレイン電極５ａ−１、ゲート電極５ａ−２、およびソース電極５ａ−３が形成され、同様に、トランジスタ５ｂにおいて、ドレイン電極５ｂ−１、ゲート電極５ｂ−２、およびソース電極５ｂ−３が形成される。
【００３１】
トランジスタ５ａのゲート電極５ａ−２とトランジスタ５ｂのゲート電極５ｂ−２とは、配線２１で接続される。
クロスカップルキャパシタ２２ａは、対向配置されたトランジスタ５ａのドレイン電極５ａ−１とトランジスタ５ｂのソース電極５ｂ−３との間に設けられ、ＭＩＭ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｍｅｔａｌ）キャパシタにより形成される。
同様に、クロスカップルキャパシタ２２ｂは、対向配置されたトランジスタ５ａのソース電極５ａ−３とトランジスタ５ｂのドレイン電極５ｂ−１との間に設けられ、ＭＩＭキャパシタにより形成される。
その他の構成については、実施の形態１と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００３２】
以上のように、実施の形態２によれば、トランジスタ５ａ，５ｂを同一ウエハ上に形成し、クロスカップルキャパシタ２２ａを、対向配置されたドレイン電極５ａ−１とソース電極５ｂ−３との間に設けられたＭＩＭキャパシタにより形成し、クロスカップルキャパシタ２２ｂを、対向配置されたソース電極５ａ−３とドレイン電極５ｂ−１との間に設けられたＭＩＭキャパシタにより形成したので、クロスカップルキャパシタ２２ａ，２２ｂを接続する配線を短くすることができ、配線に生じる寄生インダクタンスを小さくでき、高周波スイッチの高周波化および小型化を図ることができる。
【００３３】
また、ゲート電極５ａ−２とゲート電極５ｂ−２とを配線２１で接続したので、一つのゲート電極５ａ−２に、抵抗７ａおよび制御端子入力端子６ａを設けるだけで良いことから、部品点数および配線を少なくすることができる。
【００３４】
なお、図９に示すように構成しても良い。図において、図８との違いは、配線２１を削除すると共に、ゲート電極５ｂ−２に、抵抗７ｂおよび制御信号入力端子６ｂを設けたものである。
このように構成することによって、トランジスタ５ａ，５ｂおよびクロスカップルキャパシタ２２ａ，２２ｂに関する回路の対称性を保つことができ、回路非対称性による特性劣化を防ぐことができる。
【００３５】
実施の形態３．
図１０はこの発明の実施の形態３による高周波スイッチを示す回路図である。
図において、トランジスタ５は、同一ウエハ上に一体形成される。
ゲート電極５−２は、トランジスタ５において共通に形成される。
クロスカップルキャパシタ３１ａは、対向配置されたドレイン電極５ａ−１とソース電極５ｂ−３との間に設けられ、並行平板コンデンサにより形成される。
同様に、クロスカップルキャパシタ３１ｂは、対向配置されたソース電極５ａ−３とドレイン電極５ｂ−１との間に設けられ、並行平板コンデンサにより形成される。
その他の構成については、実施の形態２と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００３６】
図１１は図１０の矢印の方向から見た半導体内部の詳細を示す断面図である。
図において、トランジスタ５のドレイン電極５ｂ−１下とソース電極５ａ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
また、同様に、トランジスタ５のドレイン電極５ａ−１下とソース電極５ｂ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
イオン注入しているところは、Ｓｉ（シリコン）等をドーピングして電子濃度を高くしているため、近似的には金属とみなせる。したがって、ドレイン電極とソース電極との間に並行平板コンデンサが形成される。この並行平板コンデンサをクロスカップルキャパシタ３１ａ，３１ｂとして利用する。
【００３７】
以上のように、実施の形態３によれば、トランジスタ５を同一ウエハ上に一体形成し、クロスカップルキャパシタ３１ａ，３１ｂを、並行平板コンデンサにより構成したので、トランジスタ５を一体形成することから、トランジスタ部分を小型化することができる。また、ＭＩＭキャパシタやキャパシタを接続する配線に生じる寄生インダクタンスを削減し、高周波スイッチの高周波化および小型化を図ることができる。
【００３８】
実施の形態４．
図１２はこの発明の実施の形態４による高周波スイッチを示す回路図である。
図において、トランジスタ５ａ，５ｂは、同一ウエハ上に一体形成される。
トランジスタ５ａ，５ｂは、各電極をフィンガー方向に垂直な方向に配置すると共に、トランジスタ５ａとトランジスタ５ｂとで交互に配置する。
クロスカップルキャパシタ４１ａは、隣り合うトランジスタ５ａのドレイン電極５ａ−１とトランジスタ５ｂのソース電極５ｂ−３との間に設けられ、並行平板コンデンサにより形成される。
同様に、クロスカップルキャパシタ４１ｂは、隣り合うトランジスタ５ａのソース電極５ａ−３とトランジスタ５ｂのドレイン電極５ｂ−１との間に設けられ、並行平板コンデンサにより形成される。
その他の構成については、実施の形態３と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００３９】
図１３は図１２の矢印の方向から見た半導体内部の詳細を示す断面図である。
図において、トランジスタ５ａのドレイン電極５ａ−１下とトランジスタ５ｂのソース電極５ｂ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
また、同様に、トランジスタ５ｂのドレイン電極５ｂ−１下とトランジスタ５ａのソース電極５ａ−３下にイオン注入を行い、その間を絶縁化するためにアイソレーション注入を行う。
したがって、実施の形態３と同様に、ドレイン電極とソース電極との間に並行平板コンデンサが形成される。この並行平板コンデンサをクロスカップルキャパシタ４１ａ，４１ｂとして利用する。
【００４０】
以上のように、実施の形態４によれば、トランジスタ５ａ，５ｂを同一ウエハ上に一体形成し、トランジスタ５ａ，５ｂの各電極をフィンガー方向に垂直な方向に配置すると共に、トランジスタ５ａとトランジスタ５ｂとで交互に配置したので、トランジスタ５ａ，５ｂを一体形成することから、トランジスタ部分を小型化することができる。また、トランジスタ５ａ，５ｂのレイアウトの自由度を向上することができる。
【００４１】
なお、上記実施の形態４では、クロスカップルキャパシタ４１ａ，４１ｂを、実施の形態３で示したように、並行平板コンデンサにより形成したが、実施の形態２で示したように、ＭＩＭキャパシタにより形成しても良い。
【００４２】
実施の形態５．
図１４はこの発明の実施の形態５による高周波スイッチを示す回路図である。
図において、バラン（第１の信号変換回路）５１は、入力端子１からの入力信号を差動信号に変換して分配端子３ａ，３ｂから出力する。
バラン５１において、結合線路５１ａ−１は、一端が入力端子１に接続される。結合線路５１ｂ−１は、結合線路５１ａ−１の他端に一端が接続される。結合線路５１ａ−２は、結合線路５１ａ−１に平行に配置されると共に一端がグランドに接地され、他端が分配端子３ａに接続される。結合線路５１ｂ−２は、結合線路５１ｂ−１に平行に配置されると共に一端が分配端子３ｂに接続され、他端がグランドに接地される。結合線路５１ａ−１，５１ｂ−１，５１ａ−２，５１ｂ−２の線路長は、使用周波数のおおよそ４分の１波長を有する。
【００４３】
バラン（第２の信号変換回路）５２は、合成端子１０ａ，１０ｂから入力される差動信号を合成して出力端子１２から出力する。
バラン５２において、結合線路５２ａ−１は、一端がグランドに接地され、他端が合成端子１０ａに接続される。結合線路５２ｂ−１は、一端が合成端子１０ｂに接続され、他端がグランドに接地される。結合線路５２ａ−２は、結合線路５２ａ−１に平行に配置されると共に一端が出力端子１２に接続される。結合線路５２ｂ−２は、結合線路５２ｂ−１に平行に配置されると共に結合線路５２ａ−２の他端に一端が接続される。結合線路５２ａ−１，５２ｂ−１，５２ａ−２，５２ｂ−２の線路長は、使用周波数のおおよそ４分の１波長を有する。
その他の構成については、実施の形態１と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００４４】
以上のように、実施の形態５によれば、バラン５１，５２を、結合線路間の電磁結合を利用した、いわゆるマーチャントバランで構成したので、高周波スイッチ全体を平面回路により構成することができることから、ＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ）化が容易となり、ＭＭＩＣ化することにより、小型化および均一生産が可能になる。
【００４５】
実施の形態６．
図１５はこの発明の実施の形態６による高周波スイッチを示す回路図である。
図において、バラン（第１の信号変換回路）６１は、入力端子１からの入力信号を差動信号に変換して分配端子３ａ，３ｂから出力する。
バラン６１において、ゲート接地トランジスタ６１ａは、ドレイン電極Ｄが入力端子１に接続され、ソース電極Ｓが分配端子３ａに接続される。ソース接地トランジスタ６１ｂは、ゲート電極Ｇが入力端子１に接続され、ドレイン電極Ｄが分配端子３ｂに接続される。
【００４６】
バラン（第２の信号変換回路）６２は、合成端子１０ａ，１０ｂから入力される差動信号を合成して出力端子１２から出力する。
バラン６２において、ゲート接地トランジスタ６２ａは、ドレイン電極Ｄが合成端子１０ａに接続され、ソース電極Ｓが出力端子１２に接続される。ソース端子接地トランジスタ６２ｂは、ドレイン電極Ｄが合成端子１０ｂに接続され、ゲート電極Ｇが出力端子１２に接続される。
その他の構成については、実施の形態１と同一であり、同一構成には同一符号を付して重複する説明を省略する。
【００４７】
この実施の形態６では、バラン６１，６２を、ゲート接地トランジスタとソース端子接地トランジスタとの組み合わせで構成し、ゲート接地トランジスタは、正相増幅器であり、ソース接地トランジスタは、逆相増幅器であるという特性を利用して、差動信号を作り出す。
【００４８】
以上のように、実施の形態６によれば、バラン６１，６２を、ゲート接地トランジスタとソース端子接地トランジスタとの組み合わせで構成したので、高周波スイッチ全体を基本的にトランジスタにより構成することができることから、線路等が不要になり、より小型化が可能になる。
【００４９】
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意な構成要素の変形、もしくは各実施の形態において任意な構成要素の省略が可能である。
【符号の説明】
【００５０】
１ 入力端子、２ １８０°ハイブリッド（第１の信号変換回路）、３ａ，３ｂ 分配端子、３ｃ，１０ｃ アイソレーション端子、４，７ａ，７ｂ，１１ 抵抗、５，５ａ トランジスタ（第１のスイッチング素子）、５，５ｂ トランジスタ（第２のスイッチング素子）、５ａ−１，５ｂ−１ ドレイン電極、５−２，５ａ−２，５ｂ−２ ゲート電極、５ａ−３，５ｂ−３ ソース電極、６ａ，６ｂ 制御信号入力端子、８ａ，２２ａ，３１ａ，４１ａ クロスカップルキャパシタ（第１のキャパシタ）、８ｂ，２２ｂ，３１ｂ，４１ｂ クロスカップルキャパシタ（第２のキャパシタ）、９ １８０°ハイブリッド（第２の信号変換回路）、１０ａ，１０ｂ 合成端子、１２ 出力端子、２１ 配線、５１，６１ バラン（第１の信号変換回路）、 ５１ａ−１，５１ａ−２，５１ｂ−１，５１ｂ−２，５２ａ−１，５２ａ−２，５２ｂ−１，５２ｂ−２ 結合線路、５２，６２ バラン（第２の信号変換回路）、６１ａ，６２ａ ゲート接地トランジスタ、６１ｂ，６２ｂ ソース接地トランジスタ。
【特許請求の範囲】
【請求項１】
入力信号を差動信号に変換して第１および第２の分配端子から出力する第１の信号変換回路と、
上記第１の分配端子に第１の電極が接続され、制御電極に印加される制御信号に応じて第１の電極と第２の電極との間をオン状態またはオフ状態にする第１のスイッチング素子と、
上記第２の分配端子に第１の電極が接続され、制御電極に印加される制御信号に応じて第１の電極と第２の電極との間をオン状態またはオフ状態にする第２のスイッチング素子と、
上記第１のスイッチング素子の第１の電極と上記第２のスイッチング素子の第２の電極との間に接続され、容量が上記第１および上記第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量を有する第１のキャパシタと、
上記第１のスイッチング素子の第２の電極と上記第２のスイッチング素子の第１の電極との間に接続され、容量が上記第１および上記第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量を有する第２のキャパシタと、
上記第１のスイッチング素子の第２の電極に第１の合成端子が接続されると共に上記第２のスイッチング素子の第２の電極に第２の合成端子が接続され、第１および第２の合成端子から入力される差動信号を合成して出力する第２の信号変換回路とを備えた高周波スイッチ。
【請求項２】
第１のスイッチング素子と第２のスイッチング素子とを同一ウエハ上に形成し、
第１のキャパシタは、
上記第１のスイッチング素子の第１の電極と上記第２のトランジスタの第２の電極との間に接続された第１のＭＩＭキャパシタにより構成され、
第２のキャパシタは、
上記第１のスイッチング素子の第２の電極と上記第２のスイッチング素子の第１の電極との間に接続された第２のＭＩＭキャパシタにより構成されたことを特徴とする請求項１記載の高周波スイッチ。
【請求項３】
第１のスイッチング素子と第２のスイッチング素子とを同一ウエハ上に一体形成し、
第１のキャパシタは、
上記第１のスイッチング素子の第１の電極下と上記第２のスイッチング素子の第２の電極下とに行われたイオン注入、それら第１の電極下と第２の電極下との間に行われたアイソレーション注入により形成される第１の並行平板コンデンサにより構成され、
第２のキャパシタは、
上記第１のスイッチング素子の第２の電極下と上記第２のスイッチング素子の第１の電極下とに行われたイオン注入、それら第２の電極下と第１の電極下との間に行われたアイソレーション注入により形成される第２の並行平板コンデンサにより構成されたことを特徴とする請求項１記載の高周波スイッチ。
【請求項４】
第１のスイッチング素子および第２のスイッチング素子の各電極をフィンガー方向に垂直な方向に配置すると共に、第１のスイッチング素子と第２のスイッチング素子とで交互に配置したことを特徴とする請求項２または請求項３記載の高周波スイッチ。
【請求項５】
第１の信号変換回路は、
一端が入力端子に接続された第１の結合線路と、
上記第１の結合線路の他端に一端が接続された第２の結合線路と、
上記第１の結合線路に平行に配置されると共に一端がグランドに接地され、他端が第１の分配端子に接続された第３の結合線路と、
上記第２の結合線路に平行に配置されると共に一端が第２の分配端子に接続され、他端がグランドに接地された第４の結合線路とを備え、
上記第１から上記第４の結合線路の線路長が、使用周波数の４分の１波長を有する第１のバランにより構成され、
第２の信号変換回路は、
一端がグランドに接地され、他端が第１の合成端子に接続された第５の結合線路と、
一端が第２の合成端子に接続され、他端がグランドに接地された第６の結合線路と、
上記第５の結合線路に平行に配置されると共に一端が出力端子に接続された第７の結合線路と、
上記第６の結合線路に平行に配置されると共に上記第７の結合線路の他端に一端が接続された第８の結合線路とを備え、
上記第５から上記第８の結合線路の線路長が、使用周波数の４分の１波長を有する第２のバランにより構成されたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波スイッチ。
【請求項６】
第１の信号変換回路は、
ドレイン電極が入力端子に接続され、ソース電極が第１の分配端子に接続された第１のゲート接地トランジスタと、
ゲート電極が入力端子に接続され、ドレイン電極が第２の分配端子に接続された第１のソース接地トランジスタとによる第３のバランにより構成され、
第２の信号変換回路は、
ドレイン電極が第１の合成端子に接続され、ソース電極が出力端子に接続された第２のゲート接地トランジスタと、
ドレイン電極が第２の合成端子に接続され、ゲート電極が出力端子に接続された第２のソース端子接地トランジスタとによる第４のバランにより構成されたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波スイッチ。
【請求項７】
全体がＭＭＩＣにより形成されたことを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波スイッチ。
【請求項１】
入力信号を差動信号に変換して第１および第２の分配端子から出力する第１の信号変換回路と、
上記第１の分配端子に第１の電極が接続され、制御電極に印加される制御信号に応じて第１の電極と第２の電極との間をオン状態またはオフ状態にする第１のスイッチング素子と、
上記第２の分配端子に第１の電極が接続され、制御電極に印加される制御信号に応じて第１の電極と第２の電極との間をオン状態またはオフ状態にする第２のスイッチング素子と、
上記第１のスイッチング素子の第１の電極と上記第２のスイッチング素子の第２の電極との間に接続され、容量が上記第１および上記第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量を有する第１のキャパシタと、
上記第１のスイッチング素子の第２の電極と上記第２のスイッチング素子の第１の電極との間に接続され、容量が上記第１および上記第２のスイッチング素子のオフ状態時の第１の電極・第２の電極間容量を有する第２のキャパシタと、
上記第１のスイッチング素子の第２の電極に第１の合成端子が接続されると共に上記第２のスイッチング素子の第２の電極に第２の合成端子が接続され、第１および第２の合成端子から入力される差動信号を合成して出力する第２の信号変換回路とを備えた高周波スイッチ。
【請求項２】
第１のスイッチング素子と第２のスイッチング素子とを同一ウエハ上に形成し、
第１のキャパシタは、
上記第１のスイッチング素子の第１の電極と上記第２のトランジスタの第２の電極との間に接続された第１のＭＩＭキャパシタにより構成され、
第２のキャパシタは、
上記第１のスイッチング素子の第２の電極と上記第２のスイッチング素子の第１の電極との間に接続された第２のＭＩＭキャパシタにより構成されたことを特徴とする請求項１記載の高周波スイッチ。
【請求項３】
第１のスイッチング素子と第２のスイッチング素子とを同一ウエハ上に一体形成し、
第１のキャパシタは、
上記第１のスイッチング素子の第１の電極下と上記第２のスイッチング素子の第２の電極下とに行われたイオン注入、それら第１の電極下と第２の電極下との間に行われたアイソレーション注入により形成される第１の並行平板コンデンサにより構成され、
第２のキャパシタは、
上記第１のスイッチング素子の第２の電極下と上記第２のスイッチング素子の第１の電極下とに行われたイオン注入、それら第２の電極下と第１の電極下との間に行われたアイソレーション注入により形成される第２の並行平板コンデンサにより構成されたことを特徴とする請求項１記載の高周波スイッチ。
【請求項４】
第１のスイッチング素子および第２のスイッチング素子の各電極をフィンガー方向に垂直な方向に配置すると共に、第１のスイッチング素子と第２のスイッチング素子とで交互に配置したことを特徴とする請求項２または請求項３記載の高周波スイッチ。
【請求項５】
第１の信号変換回路は、
一端が入力端子に接続された第１の結合線路と、
上記第１の結合線路の他端に一端が接続された第２の結合線路と、
上記第１の結合線路に平行に配置されると共に一端がグランドに接地され、他端が第１の分配端子に接続された第３の結合線路と、
上記第２の結合線路に平行に配置されると共に一端が第２の分配端子に接続され、他端がグランドに接地された第４の結合線路とを備え、
上記第１から上記第４の結合線路の線路長が、使用周波数の４分の１波長を有する第１のバランにより構成され、
第２の信号変換回路は、
一端がグランドに接地され、他端が第１の合成端子に接続された第５の結合線路と、
一端が第２の合成端子に接続され、他端がグランドに接地された第６の結合線路と、
上記第５の結合線路に平行に配置されると共に一端が出力端子に接続された第７の結合線路と、
上記第６の結合線路に平行に配置されると共に上記第７の結合線路の他端に一端が接続された第８の結合線路とを備え、
上記第５から上記第８の結合線路の線路長が、使用周波数の４分の１波長を有する第２のバランにより構成されたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波スイッチ。
【請求項６】
第１の信号変換回路は、
ドレイン電極が入力端子に接続され、ソース電極が第１の分配端子に接続された第１のゲート接地トランジスタと、
ゲート電極が入力端子に接続され、ドレイン電極が第２の分配端子に接続された第１のソース接地トランジスタとによる第３のバランにより構成され、
第２の信号変換回路は、
ドレイン電極が第１の合成端子に接続され、ソース電極が出力端子に接続された第２のゲート接地トランジスタと、
ドレイン電極が第２の合成端子に接続され、ゲート電極が出力端子に接続された第２のソース端子接地トランジスタとによる第４のバランにより構成されたことを特徴とする請求項１から請求項４のうちのいずれか１項記載の高周波スイッチ。
【請求項７】
全体がＭＭＩＣにより形成されたことを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波スイッチ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２０１３−１０６０７２（Ｐ２０１３−１０６０７２Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２４６５２９（Ｐ２０１１−２４６５２９）
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１０日（２０１１．１１．１０）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]