半導体装置およびその製造方法
【課題】ソース抵抗を低減できる半導体装置およびその製造方法を提供する。
【解決手段】
基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層18からなる活性領域AAと、活性領域上に配置されたゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、それぞれゲート電極、ソース電極およびドレイン電極に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続され、最外層のエッジが下地金属層よりも後退する3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備え、ダイボンディング半田層がソース端子電極に到達するのを防止する。
【解決手段】
基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層18からなる活性領域AAと、活性領域上に配置されたゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極、ソース電極およびドレイン電極が延伸する方向の窒化物系化合物半導体層上に配置され、それぞれゲート電極、ソース電極およびドレイン電極に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極が配置される側の基板の端面に配置され、ソース端子電極と接続され、最外層のエッジが下地金属層よりも後退する3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備え、ダイボンディング半田層がソース端子電極に到達するのを防止する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、接地インダクタンスを低減化可能なマイクロ波/ミリ波/サブミリ波帯で動作する半導体装置およびその製造方法に関する。
【背景技術】
【0002】
GaN(Gallium Nitride)などの化合物半導体を用いた電界効果トランジスタ(FET:Field Effect Transistor)は、優れた高周波特性を有し、マイクロ波/ミリ波/サブミリ波帯で動作する半導体装置として広く実用化されている。
【0003】
従来の半導体装置は、図11および図12に示すように、例えば、SiCからなる基板10と、基板10上に配置され、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22と、基板10上に配置され、ゲート電極24、ソース電極20およびドレイン電極22ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1,GE2,GE3、ソース端子電極SE1,SE2,…,SE4およびドレイン端子電極DEとを備える。
【0004】
ゲート電極24、ソース電極20およびドレイン電極22が複数のフィンガー形状を有する部分は、図12に示すように、AlGaN層18と2次元電子ガス(2DEG:Two Dimensional Electron Gas)層16からなる活性領域AAを形成する。2DEG層16は、AlGaN層18とGaNエピタキシャル成長層12との界面に形成される。ソース電極20およびドレイン電極22は、AlGaN層18とオーミック接触を形成し、ゲート電極24は、AlGaN層18とショットキー(Schottky)接触を形成する。
【0005】
また、ソース端子電極SE1,SE2,…,SE4に対して、それぞれ端面電極SC1,SC2,…,SC4が形成され、基板10の裏面に形成された接地導体BEと接続されている。端面電極SC1,SC2,…,SC4は、例えばTiからなる密着層30と、密着層30上に形成され、Auからなる接地用金属層32から構成される。ソース電極20およびソース端子電極SE1,SE2,…,SE4に対して、このような端面電極SC1,SC2,…,SC4を形成する理由は、半導体装置の高周波特性に悪影響を及ぼす接地インダクタンスを低減するためである。
【0006】
そして、基板10上に設けた回路素子を接地する場合、基板10の端面に形成された端面電極SC1,SC2,…,SC4を介して、回路素子と基板10の裏面に形成した接地導体BEとが電気的に接続される。
【0007】
尚、ゲート端子電極GE1,GE2,GE3は、ボンディングワイヤなどで周辺の半導体チップに接続され、また、ドレイン端子電極DEも、ボンディングワイヤなどで周辺の半導体チップに接続される。
【0008】
一方、側面メタライズ部を有する半導体チップにおいて、チップの4つの側面のうち、少なくとも1側面がチップ表面に対して垂直でないことを特徴とする半導体装置については、既に開示されている(例えば、特許文献1参照。)。
【0009】
端面電極SC1,SC2,…,SC4は、加工が容易な反面、ダイボンディングで使用する半田層が端面電極SC1,SC2,…,SC4上を浮き上がり、ソース端子電極SE1,SE2,…,SE4およびソース電極20まで到達し、ソース抵抗の増大を招くという問題点がある。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開平02−291133号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の目的は、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを防止し、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0012】
上記目的を達成するための本発明の一態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層と、前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、前記活性領域上に配置されたゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極と、前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極とを備える半導体装置が提供される。
【0013】
本発明の他の態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層と、前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、前記活性領域上に配置され、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極とを備える半導体装置が提供される。
【0014】
本発明の他の態様によれば、基板上に窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、前記活性領域上にゲート電極、ソース電極およびドレイン電極を形成する工程と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、前記ソース端子電極が配置される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程とを有する半導体装置の製造方法が提供される。
【0015】
本発明の他の態様によれば、基板上に配置された窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、前記活性領域上に、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極を形成する工程と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、前記ソース端子電極が形成される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0016】
本発明によれば、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを防止し、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の第1の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図2】図1のII−II線に沿う模式的断面構造図。
【図3】本発明の第1の実施の形態に係る半導体装置の構成例1の模式的断面構造図。
【図4】本発明の第1の実施の形態に係る半導体装置の構成例2の模式的断面構造図。
【図5】本発明の第1の実施の形態に係る半導体装置の構成例3の模式的断面構造図。
【図6】本発明の第1の実施の形態に係る半導体装置の製造方法を説明する模式的断面構造図。
【図7】本発明の第1の実施の形態に係る半導体装置の別の製造方法を説明する模式的断面構造図。
【図8】本発明の第2の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図9】図8のIV−IV線に沿う模式的断面構造図。
【図10】本発明の第2の実施の形態に係る半導体装置の製造方法を説明する模式的断面構造図。
【図11】従来例に係る半導体装置の模式的平面パターン構成図。
【図12】図11のI−I線に沿う模式的断面構造図。
【発明を実施するための形態】
【0018】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【0019】
[第1の実施の形態]
(素子構造)
本発明の第1の実施の形態に係る半導体装置の模式的平面パターン構成は、図1に示すように表される。また、図1のII−II線に沿う模式的断面構造は、図2に示すように表される。
【0020】
第1の実施の形態に係る半導体装置は、図1〜図2に示すように、基板10と、基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAと、活性領域AA上に配置されたゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に配置され、それぞれゲート電極24、ソース電極20およびドレイン電極22に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極SE1〜SE4が配置される側の基板10の端面に配置され、それぞれソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備える。
【0021】
また、第1の実施の形態に係る半導体装置は、図1〜図2示すように、基板10と、基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAと、活性領域AA上に配置され、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に配置され、ゲート電極24、ソース電極20およびドレイン電極22ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極SE1〜SE4が配置される側の基板10の端面に配置され、それぞれソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備える。
【0022】
図1〜図2においては、ゲート電極24とソース電極20間、ゲート電極24とドレイン電極22間、およびゲート電極24、ソース電極20およびドレイン電極22の下層のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18が活性領域AAを構成する。
【0023】
端面電極SC1〜SC4は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30と、密着層30上に配置されるバリア金属層31と、バリア金属層31上に配置される接地用金属層32からなり、接地用金属層32のエッジがバリア金属層31よりも後退して形成することによって、ダイボンディングで使用する半田層(図示省略)がソース端子電極SE1〜SE4に到達するのを防止することができる。
【0024】
密着層30、バリア金属層31および接地用金属層32からなる端面電極SC1〜SC4は、図2に示すように、接地導体BEと接続されている。
【0025】
密着層30は、例えばTi層からなり、バリア金属層31は、例えばPt、Pd、Mo、Ta、Wのいずれかを含む層からなり、接地用金属層32は、例えばAu層から形成することができる。
【0026】
基板10は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかで形成することができる。
【0027】
図1において、III−III線に沿う模式的断面構造は、図3〜図5に示される第1の実施の形態に係る半導体装置の構成例1〜構成例3に対応する。
【0028】
(構成例1)
第1の実施の形態に係る半導体装置は、図3に示すように、基板10と、基板10上に配置されたGaNエピタキシャル成長層12と、GaNエピタキシャル成長層12上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18上に配置されたソース電極20,ゲート電極24およびドレイン電極22とを備える。GaNエピタキシャル成長層12上のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18との界面には、2DEG層16が形成されている。図3に示す半導体装置では、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が構成されている。
【0029】
(構成例2)
第1の実施の形態に係る半導体装置の別の構成例は、図4に示すように、基板10と、基板10上に配置されたGaNエピタキシャル成長層12と、GaNエピタキシャル成長層12上に配置されたソース領域26およびドレイン領域28と、ソース領域26上に配置されたソース電極20,GaNエピタキシャル成長層12上に配置されたゲート電極24およびドレイン領域28上に配置されたドレイン電極22とを備える。
【0030】
GaNエピタキシャル成長層12とゲート電極24との界面には、ショットキーコンタクト(Schottky Contact)が形成されている。図4に示す構成例2の半導体装置では、金属−半導体電界効果トランジスタ(MESFET:Metal Semiconductor Field Effect Transistor)が構成されている。
【0031】
(構成例3)
第1の実施の形態に係る半導体装置の更に別の構成例は、図5に示すように、基板10と、基板10上に配置されたGaNエピタキシャル成長層12と、GaNエピタキシャル成長層12上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18上に配置されたソース電極20およびドレイン電極22と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18上のリセス部に配置されたゲート電極24と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18とを備える。GaNエピタキシャル成長層12上のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18との界面には、2DEG層16が形成されている。図5に示す半導体装置は、リセスゲート構造を有するHEMTに相当している。
【0032】
また、上記の実施形態においては、活性領域AA以外の窒化物系化合物半導体層12を電気的に不活性な素子分離領域として用いているが、素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18および窒化物系化合物半導体層12の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素(N)、アルゴン(Ar)などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014 (ions/cm2)であり、加速エネルギーは、例えば、約100keV〜200keVである。
【0033】
素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層(図示省略)が形成されている。この絶縁層としては、例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)法によって堆積された窒化膜、アルミナ(Al2O3)膜、酸化膜(SiO2)、酸窒化膜(SiON)などで形成することができる。
【0034】
ソース電極20およびドレイン電極22は、例えば、Ti/Alなどで形成される。
【0035】
ゲート電極24は、例えばNi/Auなどで形成することができる。
【0036】
基板10は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかを備える。
【0037】
なお、第1の実施の形態に係る半導体装置において、ゲート電極24、ソース電極20およびドレイン電極22の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm〜50μmである。
【0038】
(製造方法)
第1の実施の形態に係る半導体装置の製造方法は、基板10上に窒化物系化合物半導体層12を形成する工程と、窒化物系化合物半導体層12上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAを形成する工程と、活性領域AA上にゲート電極24、ソース電極20およびドレイン電極22を形成する工程と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に、それぞれゲート電極24、ソース電極20およびドレイン電極22に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEを形成する工程と、ソース端子電極SE1〜SE4が配置される側の基板10の端面に、ソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4を形成する工程とを有する。
【0039】
また、第1の実施の形態に係る半導体装置の製造方法は、基板10上に配置された窒化物系化合物半導体層12を形成する工程と、窒化物系化合物半導体層12上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAを形成する工程と、活性領域AA上に、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22を形成する工程と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に、ゲート電極24、ソース電極20およびドレイン電極22ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEを形成する工程と、ソース端子電極SE1〜SE4が形成される側の基板10の端面に、ソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4を形成する工程とを有する。
【0040】
端面電極SC1〜SC4を形成する工程は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30を形成する工程と、密着層30上にバリア金属層31を形成する工程と、バリア金属層31上にエッジがバリア金属層31よりも後退するように接地用金属層32を形成する工程とを有し、ダイボンディングで使用する半田層がソース端子電極SE1〜SE4に到達するのを防止することができる。
【0041】
第1の実施の形態に係る半導体装置の製造方法は、図6に示すように、端面電極SC1〜SC4を形成する工程において、密着層30上にバリア金属層31を形成する工程後、デバイス表面全面にレジスト層40を塗布し、パターニングする工程と、レジスト層42を塗布し、レジスト層40に対して、距離Lだけオーバーハングとなるように、パターニングする工程と、斜め蒸着法を用いて、接地用金属層32を形成する工程とを有する。
【0042】
レジスト層40に対して、距離Lだけオーバーハングとなるように、レジスト層42をパターニングすることによって、図6に示すように、端面電極SC1〜SC4において、バリア金属層31上の接地用金属層32のエッジがバリア金属層31のエッジよりも後退するように形成することができる。この結果、ダイボンディングで使用する半田層がソース端子電極SE1〜SE4に到達するのを防止することができる。図6の例では、レジスト層は2層に形成する例が示されているが、さらに3層以上の多層に形成しても良い。
【0043】
第1の実施の形態に係る半導体装置の別の製造方法は、図7に示すように、端面電極SC1〜SC4を形成する工程において、密着層30上にバリア金属層31を形成する工程後、デバイス表面全面にレジスト層40を塗布し、パターニングする工程と、レジスト層40をマスクにして、接地用金属層32をエッチングして、エッチング領域32bで示される部分を除去する工程とを有する。
【0044】
第1の実施の形態に係る半導体装置およびその製造方法によれば、ダイボンディングで使用する半田層がソース端子電極SE1〜SE4およびソース電極20まで到達することを防止し、ソース抵抗の増加を防止することができる。すなわち、半田層に含まれる材料として、例えばAuSnとソース端子電極SE1〜SE4を構成する例えばAu層との反応を抑制し、ソース抵抗の増加を防止することができる。
【0045】
第1の実施の形態に係る半導体装置およびその製造方法によれば、端面電極SC1〜SC4を構成する多層金属層中に、ソース抵抗の増大を招く半田に含まれる成分の拡散防止効果を有するバリア金属層31を設けることによって、ソース抵抗の増大を防止することができる。
【0046】
以下に、本発明の第1の実施の形態に係る半導体装置の製造方法の一例を詳細に説明する。
【0047】
(a)SiC基板10上にTMG(トリメチルガリウム)とアンモニアガスを流し、エピタキシャル成長によりGaNエピタキシャル成長層12を、例えば約1μm程度の厚さに形成する。
【0048】
(b)次に、TMAl(トリメチルアルミニウム)とアンモニアガスを流し、エピタキシャル成長により、例えばAl組成比率約30%程度のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18を、例えば約20nm〜100nm程度の厚さに形成する。
【0049】
(c)次に、ソース電極20、ドレイン電極22をTi/Alなどを蒸着し、オーミック電極を形成する。
【0050】
(d)次に、ゲート電極24をNi/Auなどを蒸着し、ショットキー電極を形成する。
【0051】
(e)次に、化学的機械的研磨(CMP:Chemical Mechanical Polishing)技術を用いて、基板10を裏面から研磨し、薄層化する。ここで、薄層化された基板10の厚さは、例えば約50μm〜100μmである。
【0052】
(f)次に、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30を形成する。密着層30は、例えば、Ti層からなり、図6または図7に示すように、基板10の裏面に形成されていても良い。
【0053】
(g)次に、基板10の裏面に接地導体BEを真空蒸着技術などを用いて形成する。
【0054】
(h)次に、例えば、Pt、Pd、Mo、Ta、Wのいずれかを含む層からなるバリア金属層31を密着層30上に形成する。
【0055】
(i)次に、密着層30およびバリア金属層31をパターニングする。
【0056】
(j)次に、レジスト層40を塗布し、パターニング後、レジスト層42を塗布し、レジスト層40に対して、距離Lだけオーバーハングとなるように、パターニングする。
【0057】
(k)次に、斜め蒸着法を用いて、接地用金属層32を形成する。
【0058】
以上の(a)〜(k)の工程により、図1〜図2に示された第1の実施の形態に係る半導体装置が得られる。
【0059】
第1の実施の形態に係る半導体装置によれば、バリア金属層上にエッジがバリア金属層よりも後退するように接地用金属層を形成することによって、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを防止し、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することができる。
【0060】
[第2の実施の形態]
第2の実施の形態に係る半導体装置の模式的平面パターン構成は、図8に示すように表され、図8のIV−IV線に沿う模式的断面構造は、図9に示すように表される。
【0061】
第2の実施の形態に係る半導体装置においては、端面電極SC1〜SC4は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30と、密着層30上に配置されるバリア金属層31と、バリア金属層31上に配置される接地用金属層32および32aからなり、接地用金属層32の一部がスリット状に除去されている点が、第1の実施の形態と異なる。その他の構成は第1の実施の形態と同様であるため、重複した説明は省略する。
【0062】
端面電極SC1〜SC4を形成する工程は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30を形成する工程と、密着層30上にバリア金属層31を形成する工程と、バリア金属層31上に接地用金属層32を形成する工程と、接地用金属層32の一部をスリット状に除去する工程とを有する点が、第1の実施の形態と異なる。その他の製造工程は、第1の実施の形態と同様であるため、重複説明は省略する。
【0063】
第2の実施の形態に係る半導体装置によれば、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを、接地用金属層に形成されたスリット部分のバリア金属層によって防止することができ、この結果、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することができる。
【0064】
[その他の実施の形態]
上記のように、本発明は第1〜第2の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【0065】
第1〜第2の実施の形態においては、複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22が延伸する方向に対して、端面電極SC1〜SC4は、基板10の1辺に配置される例が開示されているが、1辺に限らず、対向する2辺に配置されていても良い。或いはまた、複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22が延伸する方向に直交する方向の基板10の1辺若しくは対向する2辺に配置されていても良い。
【0066】
また、第1〜第2の実施の形態においては、複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22が配置される活性領域AAは、1系統のみ配置された例が開示されているが、基板10上において複数系統、またはマトリックス状に配置されていてもよい。
【0067】
なお、本発明の半導体装置としては、FET,HEMT,MESFETに限らず、LDMOS(Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor)やヘテロ接合バイポーラトランジスタ(HBT:Hetero-junction Bipolar Transistor)などの増幅素子、メムス(MEMS:Micro Electro Mechanical Systems)素子などにも適用できることは言うまでもない。
【0068】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【0069】
本発明の半導体装置は、内部整合型電力増幅素子、電力MMIC(Monolithic Microwave Integrated Circuit)、マイクロ波電力増幅器、ミリ波電力増幅器、高周波MEMS素子などの幅広い分野に適用可能である。
【符号の説明】
【0070】
10…基板
12…窒化物系化合物半導体層(GaNエピタキシャル成長層)
16…2次元電子ガス(2DEG)層
18…アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)
20…ソース電極
22…ドレイン電極
24…ゲート電極
26…ソース領域
28…ドレイン領域
30…密着層
31…バリア金属層
32、32a…接地用金属層
32b…エッチング領域
40、42…レジスト層
SC,SC1,SC2,SC3,SC4…端面電極
AA…活性領域
SE1,SE2,SE3,SE4…ソース端子電極
GE1,GE2,GE3…ゲート端子電極
DE…ドレイン端子電極
BE…接地導体
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、特に、接地インダクタンスを低減化可能なマイクロ波/ミリ波/サブミリ波帯で動作する半導体装置およびその製造方法に関する。
【背景技術】
【0002】
GaN(Gallium Nitride)などの化合物半導体を用いた電界効果トランジスタ(FET:Field Effect Transistor)は、優れた高周波特性を有し、マイクロ波/ミリ波/サブミリ波帯で動作する半導体装置として広く実用化されている。
【0003】
従来の半導体装置は、図11および図12に示すように、例えば、SiCからなる基板10と、基板10上に配置され、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22と、基板10上に配置され、ゲート電極24、ソース電極20およびドレイン電極22ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1,GE2,GE3、ソース端子電極SE1,SE2,…,SE4およびドレイン端子電極DEとを備える。
【0004】
ゲート電極24、ソース電極20およびドレイン電極22が複数のフィンガー形状を有する部分は、図12に示すように、AlGaN層18と2次元電子ガス(2DEG:Two Dimensional Electron Gas)層16からなる活性領域AAを形成する。2DEG層16は、AlGaN層18とGaNエピタキシャル成長層12との界面に形成される。ソース電極20およびドレイン電極22は、AlGaN層18とオーミック接触を形成し、ゲート電極24は、AlGaN層18とショットキー(Schottky)接触を形成する。
【0005】
また、ソース端子電極SE1,SE2,…,SE4に対して、それぞれ端面電極SC1,SC2,…,SC4が形成され、基板10の裏面に形成された接地導体BEと接続されている。端面電極SC1,SC2,…,SC4は、例えばTiからなる密着層30と、密着層30上に形成され、Auからなる接地用金属層32から構成される。ソース電極20およびソース端子電極SE1,SE2,…,SE4に対して、このような端面電極SC1,SC2,…,SC4を形成する理由は、半導体装置の高周波特性に悪影響を及ぼす接地インダクタンスを低減するためである。
【0006】
そして、基板10上に設けた回路素子を接地する場合、基板10の端面に形成された端面電極SC1,SC2,…,SC4を介して、回路素子と基板10の裏面に形成した接地導体BEとが電気的に接続される。
【0007】
尚、ゲート端子電極GE1,GE2,GE3は、ボンディングワイヤなどで周辺の半導体チップに接続され、また、ドレイン端子電極DEも、ボンディングワイヤなどで周辺の半導体チップに接続される。
【0008】
一方、側面メタライズ部を有する半導体チップにおいて、チップの4つの側面のうち、少なくとも1側面がチップ表面に対して垂直でないことを特徴とする半導体装置については、既に開示されている(例えば、特許文献1参照。)。
【0009】
端面電極SC1,SC2,…,SC4は、加工が容易な反面、ダイボンディングで使用する半田層が端面電極SC1,SC2,…,SC4上を浮き上がり、ソース端子電極SE1,SE2,…,SE4およびソース電極20まで到達し、ソース抵抗の増大を招くという問題点がある。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開平02−291133号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の目的は、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを防止し、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【0012】
上記目的を達成するための本発明の一態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層と、前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、前記活性領域上に配置されたゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極と、前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極とを備える半導体装置が提供される。
【0013】
本発明の他の態様によれば、基板と、前記基板上に配置された窒化物系化合物半導体層と、前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、前記活性領域上に配置され、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極とを備える半導体装置が提供される。
【0014】
本発明の他の態様によれば、基板上に窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、前記活性領域上にゲート電極、ソース電極およびドレイン電極を形成する工程と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、前記ソース端子電極が配置される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程とを有する半導体装置の製造方法が提供される。
【0015】
本発明の他の態様によれば、基板上に配置された窒化物系化合物半導体層を形成する工程と、前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、前記活性領域上に、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極を形成する工程と、前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、前記ソース端子電極が形成される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程とを有する半導体装置の製造方法が提供される。
【発明の効果】
【0016】
本発明によれば、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを防止し、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することができる。
【図面の簡単な説明】
【0017】
【図1】本発明の第1の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図2】図1のII−II線に沿う模式的断面構造図。
【図3】本発明の第1の実施の形態に係る半導体装置の構成例1の模式的断面構造図。
【図4】本発明の第1の実施の形態に係る半導体装置の構成例2の模式的断面構造図。
【図5】本発明の第1の実施の形態に係る半導体装置の構成例3の模式的断面構造図。
【図6】本発明の第1の実施の形態に係る半導体装置の製造方法を説明する模式的断面構造図。
【図7】本発明の第1の実施の形態に係る半導体装置の別の製造方法を説明する模式的断面構造図。
【図8】本発明の第2の実施の形態に係る半導体装置の模式的平面パターン構成図。
【図9】図8のIV−IV線に沿う模式的断面構造図。
【図10】本発明の第2の実施の形態に係る半導体装置の製造方法を説明する模式的断面構造図。
【図11】従来例に係る半導体装置の模式的平面パターン構成図。
【図12】図11のI−I線に沿う模式的断面構造図。
【発明を実施するための形態】
【0018】
次に、図面を参照して、本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の実施形態は、構成部品の構造、配置等を下記のものに特定するものでない。この発明の実施形態は、特許請求の範囲において、種々の変更を加えることができる。
【0019】
[第1の実施の形態]
(素子構造)
本発明の第1の実施の形態に係る半導体装置の模式的平面パターン構成は、図1に示すように表される。また、図1のII−II線に沿う模式的断面構造は、図2に示すように表される。
【0020】
第1の実施の形態に係る半導体装置は、図1〜図2に示すように、基板10と、基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAと、活性領域AA上に配置されたゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に配置され、それぞれゲート電極24、ソース電極20およびドレイン電極22に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極SE1〜SE4が配置される側の基板10の端面に配置され、それぞれソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備える。
【0021】
また、第1の実施の形態に係る半導体装置は、図1〜図2示すように、基板10と、基板10上に配置された窒化物系化合物半導体層12と、窒化物系化合物半導体層12上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAと、活性領域AA上に配置され、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に配置され、ゲート電極24、ソース電極20およびドレイン電極22ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEと、ソース端子電極SE1〜SE4が配置される側の基板10の端面に配置され、それぞれソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4とを備える。
【0022】
図1〜図2においては、ゲート電極24とソース電極20間、ゲート電極24とドレイン電極22間、およびゲート電極24、ソース電極20およびドレイン電極22の下層のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18が活性領域AAを構成する。
【0023】
端面電極SC1〜SC4は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30と、密着層30上に配置されるバリア金属層31と、バリア金属層31上に配置される接地用金属層32からなり、接地用金属層32のエッジがバリア金属層31よりも後退して形成することによって、ダイボンディングで使用する半田層(図示省略)がソース端子電極SE1〜SE4に到達するのを防止することができる。
【0024】
密着層30、バリア金属層31および接地用金属層32からなる端面電極SC1〜SC4は、図2に示すように、接地導体BEと接続されている。
【0025】
密着層30は、例えばTi層からなり、バリア金属層31は、例えばPt、Pd、Mo、Ta、Wのいずれかを含む層からなり、接地用金属層32は、例えばAu層から形成することができる。
【0026】
基板10は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかで形成することができる。
【0027】
図1において、III−III線に沿う模式的断面構造は、図3〜図5に示される第1の実施の形態に係る半導体装置の構成例1〜構成例3に対応する。
【0028】
(構成例1)
第1の実施の形態に係る半導体装置は、図3に示すように、基板10と、基板10上に配置されたGaNエピタキシャル成長層12と、GaNエピタキシャル成長層12上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18上に配置されたソース電極20,ゲート電極24およびドレイン電極22とを備える。GaNエピタキシャル成長層12上のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18との界面には、2DEG層16が形成されている。図3に示す半導体装置では、高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が構成されている。
【0029】
(構成例2)
第1の実施の形態に係る半導体装置の別の構成例は、図4に示すように、基板10と、基板10上に配置されたGaNエピタキシャル成長層12と、GaNエピタキシャル成長層12上に配置されたソース領域26およびドレイン領域28と、ソース領域26上に配置されたソース電極20,GaNエピタキシャル成長層12上に配置されたゲート電極24およびドレイン領域28上に配置されたドレイン電極22とを備える。
【0030】
GaNエピタキシャル成長層12とゲート電極24との界面には、ショットキーコンタクト(Schottky Contact)が形成されている。図4に示す構成例2の半導体装置では、金属−半導体電界効果トランジスタ(MESFET:Metal Semiconductor Field Effect Transistor)が構成されている。
【0031】
(構成例3)
第1の実施の形態に係る半導体装置の更に別の構成例は、図5に示すように、基板10と、基板10上に配置されたGaNエピタキシャル成長層12と、GaNエピタキシャル成長層12上に配置されたアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18上に配置されたソース電極20およびドレイン電極22と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18上のリセス部に配置されたゲート電極24と、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18とを備える。GaNエピタキシャル成長層12上のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18との界面には、2DEG層16が形成されている。図5に示す半導体装置は、リセスゲート構造を有するHEMTに相当している。
【0032】
また、上記の実施形態においては、活性領域AA以外の窒化物系化合物半導体層12を電気的に不活性な素子分離領域として用いているが、素子分離領域の他の形成方法としては、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18および窒化物系化合物半導体層12の深さ方向の一部まで、イオン注入により形成することもできる。イオン種としては、例えば、窒素(N)、アルゴン(Ar)などを適用することができる。また、イオン注入に伴うドーズ量は、例えば、約1×1014 (ions/cm2)であり、加速エネルギーは、例えば、約100keV〜200keVである。
【0033】
素子分離領域上およびデバイス表面上には、パッシベーション用の絶縁層(図示省略)が形成されている。この絶縁層としては、例えば、PECVD(Plasma Enhanced Chemical Vapor Deposition)法によって堆積された窒化膜、アルミナ(Al2O3)膜、酸化膜(SiO2)、酸窒化膜(SiON)などで形成することができる。
【0034】
ソース電極20およびドレイン電極22は、例えば、Ti/Alなどで形成される。
【0035】
ゲート電極24は、例えばNi/Auなどで形成することができる。
【0036】
基板10は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかを備える。
【0037】
なお、第1の実施の形態に係る半導体装置において、ゲート電極24、ソース電極20およびドレイン電極22の長手方向のパターン長は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、パターン長は、約25μm〜50μmである。
【0038】
(製造方法)
第1の実施の形態に係る半導体装置の製造方法は、基板10上に窒化物系化合物半導体層12を形成する工程と、窒化物系化合物半導体層12上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAを形成する工程と、活性領域AA上にゲート電極24、ソース電極20およびドレイン電極22を形成する工程と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に、それぞれゲート電極24、ソース電極20およびドレイン電極22に接続されたゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEを形成する工程と、ソース端子電極SE1〜SE4が配置される側の基板10の端面に、ソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4を形成する工程とを有する。
【0039】
また、第1の実施の形態に係る半導体装置の製造方法は、基板10上に配置された窒化物系化合物半導体層12を形成する工程と、窒化物系化合物半導体層12上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18からなる活性領域AAを形成する工程と、活性領域AA上に、それぞれ複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22を形成する工程と、ゲート電極24、ソース電極20およびドレイン電極22が延伸する方向の窒化物系化合物半導体層12上に、ゲート電極24、ソース電極20およびドレイン電極22ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極GE1〜GE3、ソース端子電極SE1〜SE4およびドレイン端子電極DEを形成する工程と、ソース端子電極SE1〜SE4が形成される側の基板10の端面に、ソース端子電極SE1〜SE4と接続され、少なくとも3層以上の異なる多層金属を有する端面電極SC1〜SC4を形成する工程とを有する。
【0040】
端面電極SC1〜SC4を形成する工程は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30を形成する工程と、密着層30上にバリア金属層31を形成する工程と、バリア金属層31上にエッジがバリア金属層31よりも後退するように接地用金属層32を形成する工程とを有し、ダイボンディングで使用する半田層がソース端子電極SE1〜SE4に到達するのを防止することができる。
【0041】
第1の実施の形態に係る半導体装置の製造方法は、図6に示すように、端面電極SC1〜SC4を形成する工程において、密着層30上にバリア金属層31を形成する工程後、デバイス表面全面にレジスト層40を塗布し、パターニングする工程と、レジスト層42を塗布し、レジスト層40に対して、距離Lだけオーバーハングとなるように、パターニングする工程と、斜め蒸着法を用いて、接地用金属層32を形成する工程とを有する。
【0042】
レジスト層40に対して、距離Lだけオーバーハングとなるように、レジスト層42をパターニングすることによって、図6に示すように、端面電極SC1〜SC4において、バリア金属層31上の接地用金属層32のエッジがバリア金属層31のエッジよりも後退するように形成することができる。この結果、ダイボンディングで使用する半田層がソース端子電極SE1〜SE4に到達するのを防止することができる。図6の例では、レジスト層は2層に形成する例が示されているが、さらに3層以上の多層に形成しても良い。
【0043】
第1の実施の形態に係る半導体装置の別の製造方法は、図7に示すように、端面電極SC1〜SC4を形成する工程において、密着層30上にバリア金属層31を形成する工程後、デバイス表面全面にレジスト層40を塗布し、パターニングする工程と、レジスト層40をマスクにして、接地用金属層32をエッチングして、エッチング領域32bで示される部分を除去する工程とを有する。
【0044】
第1の実施の形態に係る半導体装置およびその製造方法によれば、ダイボンディングで使用する半田層がソース端子電極SE1〜SE4およびソース電極20まで到達することを防止し、ソース抵抗の増加を防止することができる。すなわち、半田層に含まれる材料として、例えばAuSnとソース端子電極SE1〜SE4を構成する例えばAu層との反応を抑制し、ソース抵抗の増加を防止することができる。
【0045】
第1の実施の形態に係る半導体装置およびその製造方法によれば、端面電極SC1〜SC4を構成する多層金属層中に、ソース抵抗の増大を招く半田に含まれる成分の拡散防止効果を有するバリア金属層31を設けることによって、ソース抵抗の増大を防止することができる。
【0046】
以下に、本発明の第1の実施の形態に係る半導体装置の製造方法の一例を詳細に説明する。
【0047】
(a)SiC基板10上にTMG(トリメチルガリウム)とアンモニアガスを流し、エピタキシャル成長によりGaNエピタキシャル成長層12を、例えば約1μm程度の厚さに形成する。
【0048】
(b)次に、TMAl(トリメチルアルミニウム)とアンモニアガスを流し、エピタキシャル成長により、例えばAl組成比率約30%程度のアルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)18を、例えば約20nm〜100nm程度の厚さに形成する。
【0049】
(c)次に、ソース電極20、ドレイン電極22をTi/Alなどを蒸着し、オーミック電極を形成する。
【0050】
(d)次に、ゲート電極24をNi/Auなどを蒸着し、ショットキー電極を形成する。
【0051】
(e)次に、化学的機械的研磨(CMP:Chemical Mechanical Polishing)技術を用いて、基板10を裏面から研磨し、薄層化する。ここで、薄層化された基板10の厚さは、例えば約50μm〜100μmである。
【0052】
(f)次に、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30を形成する。密着層30は、例えば、Ti層からなり、図6または図7に示すように、基板10の裏面に形成されていても良い。
【0053】
(g)次に、基板10の裏面に接地導体BEを真空蒸着技術などを用いて形成する。
【0054】
(h)次に、例えば、Pt、Pd、Mo、Ta、Wのいずれかを含む層からなるバリア金属層31を密着層30上に形成する。
【0055】
(i)次に、密着層30およびバリア金属層31をパターニングする。
【0056】
(j)次に、レジスト層40を塗布し、パターニング後、レジスト層42を塗布し、レジスト層40に対して、距離Lだけオーバーハングとなるように、パターニングする。
【0057】
(k)次に、斜め蒸着法を用いて、接地用金属層32を形成する。
【0058】
以上の(a)〜(k)の工程により、図1〜図2に示された第1の実施の形態に係る半導体装置が得られる。
【0059】
第1の実施の形態に係る半導体装置によれば、バリア金属層上にエッジがバリア金属層よりも後退するように接地用金属層を形成することによって、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを防止し、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することができる。
【0060】
[第2の実施の形態]
第2の実施の形態に係る半導体装置の模式的平面パターン構成は、図8に示すように表され、図8のIV−IV線に沿う模式的断面構造は、図9に示すように表される。
【0061】
第2の実施の形態に係る半導体装置においては、端面電極SC1〜SC4は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30と、密着層30上に配置されるバリア金属層31と、バリア金属層31上に配置される接地用金属層32および32aからなり、接地用金属層32の一部がスリット状に除去されている点が、第1の実施の形態と異なる。その他の構成は第1の実施の形態と同様であるため、重複した説明は省略する。
【0062】
端面電極SC1〜SC4を形成する工程は、ソース端子電極SE1〜SE4および基板10の側面と直接接続される密着層30を形成する工程と、密着層30上にバリア金属層31を形成する工程と、バリア金属層31上に接地用金属層32を形成する工程と、接地用金属層32の一部をスリット状に除去する工程とを有する点が、第1の実施の形態と異なる。その他の製造工程は、第1の実施の形態と同様であるため、重複説明は省略する。
【0063】
第2の実施の形態に係る半導体装置によれば、ダイボンディングで使用する半田層がソース端子電極およびソース電極まで到達することを、接地用金属層に形成されたスリット部分のバリア金属層によって防止することができ、この結果、ソース抵抗の増加を防止できるマイクロ波/ミリ波/サブミリ波帯の半導体装置およびその製造方法を提供することができる。
【0064】
[その他の実施の形態]
上記のように、本発明は第1〜第2の実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、この発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【0065】
第1〜第2の実施の形態においては、複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22が延伸する方向に対して、端面電極SC1〜SC4は、基板10の1辺に配置される例が開示されているが、1辺に限らず、対向する2辺に配置されていても良い。或いはまた、複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22が延伸する方向に直交する方向の基板10の1辺若しくは対向する2辺に配置されていても良い。
【0066】
また、第1〜第2の実施の形態においては、複数のフィンガーを有するゲート電極24、ソース電極20およびドレイン電極22が配置される活性領域AAは、1系統のみ配置された例が開示されているが、基板10上において複数系統、またはマトリックス状に配置されていてもよい。
【0067】
なお、本発明の半導体装置としては、FET,HEMT,MESFETに限らず、LDMOS(Lateral Doped Metal-Oxide-Semiconductor Field Effect Transistor)やヘテロ接合バイポーラトランジスタ(HBT:Hetero-junction Bipolar Transistor)などの増幅素子、メムス(MEMS:Micro Electro Mechanical Systems)素子などにも適用できることは言うまでもない。
【0068】
このように、本発明はここでは記載していない様々な実施の形態などを含む。
【産業上の利用可能性】
【0069】
本発明の半導体装置は、内部整合型電力増幅素子、電力MMIC(Monolithic Microwave Integrated Circuit)、マイクロ波電力増幅器、ミリ波電力増幅器、高周波MEMS素子などの幅広い分野に適用可能である。
【符号の説明】
【0070】
10…基板
12…窒化物系化合物半導体層(GaNエピタキシャル成長層)
16…2次元電子ガス(2DEG)層
18…アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)
20…ソース電極
22…ドレイン電極
24…ゲート電極
26…ソース領域
28…ドレイン領域
30…密着層
31…バリア金属層
32、32a…接地用金属層
32b…エッチング領域
40、42…レジスト層
SC,SC1,SC2,SC3,SC4…端面電極
AA…活性領域
SE1,SE2,SE3,SE4…ソース端子電極
GE1,GE2,GE3…ゲート端子電極
DE…ドレイン端子電極
BE…接地導体
【特許請求の範囲】
【請求項1】
基板と、
前記基板上に配置された窒化物系化合物半導体層と、
前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、
前記活性領域上に配置されたゲート電極、ソース電極およびドレイン電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極と、
前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極と
を備えることを特徴とする半導体装置。
【請求項2】
基板と、
前記基板上に配置された窒化物系化合物半導体層と、
前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、
前記活性領域上に配置され、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、
前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極と
を備えることを特徴とする半導体装置。
【請求項3】
前記端面電極は、前記ソース端子電極および前記基板の側面と直接接続される密着層と、前記密着層上に配置されるバリア金属層と、前記バリア金属層上に配置される接地用金属層からなり、前記接地用金属層のエッジが前記バリア金属層よりも後退していることによって、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止する
ことを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記端面電極は、前記ソース端子電極および前記基板の側面と直接接続される密着層と、前記密着層上に配置されるバリア金属層と、前記バリア金属層上に配置される接地用金属層からなり、前記接地用金属層の一部がスリット状に除去されていることによって、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止することを特徴とする請求項1または2に記載の半導体装置。
【請求項5】
前記密着層はTi層からなり、前記バリア金属層はPt、Pd、Mo、Ta、Wのいずれかを含む層からなり、前記接地用金属層は、Au層からなることを特徴とする請求項3または4に記載の半導体装置。
【請求項6】
前記基板は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかを備えることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
基板上に窒化物系化合物半導体層を形成する工程と、
前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、
前記活性領域上にゲート電極、ソース電極およびドレイン電極を形成する工程と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、
前記ソース端子電極が配置される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項8】
基板上に配置された窒化物系化合物半導体層を形成する工程と、
前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、
前記活性領域上に、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極を形成する工程と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、
前記ソース端子電極が形成される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項9】
前記端面電極を形成する工程は、前記ソース端子電極および前記基板の側面と直接接続される密着層を形成する工程と、前記密着層上にバリア金属層を形成する工程と、前記バリア金属層上にエッジが前記バリア金属層よりも後退するように接地用金属層を形成する工程とを有し、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止することを特徴とする請求項7または8に記載の半導体装置の製造方法。
【請求項10】
前記端面電極を形成する工程は、前記ソース端子電極および前記基板の側面と直接接続される密着層を形成する工程と、前記密着層上にバリア金属層を形成する工程と、前記バリア金属層上に接地用金属層を形成する工程と、前記接地用金属層の一部をスリット状に除去する工程とを有し、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止することを特徴とする請求項7または8に記載の半導体装置の製造方法。
【請求項11】
前記密着層はTi層からなり、前記バリア金属層はPt、Pd、Mo、Ta、Wのいずれかを含む層からなり、前記接地用金属層は、Au層からなることを特徴とする請求項9または10に記載の半導体装置の製造方法。
【請求項12】
前記基板は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかであることを特徴とする請求項7〜11のいずれか1項に記載の半導体装置の製造方法。
【請求項13】
前記接地金属層を形成する工程は、斜め蒸着法を用いることを特徴とする請求項9に記載の半導体装置の製造方法。
【請求項1】
基板と、
前記基板上に配置された窒化物系化合物半導体層と、
前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、
前記活性領域上に配置されたゲート電極、ソース電極およびドレイン電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極と、
前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極と
を備えることを特徴とする半導体装置。
【請求項2】
基板と、
前記基板上に配置された窒化物系化合物半導体層と、
前記窒化物系化合物半導体層上に配置され、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域と、
前記活性領域上に配置され、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に配置され、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極と、
前記ソース端子電極が配置される側の前記基板の端面に配置され、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極と
を備えることを特徴とする半導体装置。
【請求項3】
前記端面電極は、前記ソース端子電極および前記基板の側面と直接接続される密着層と、前記密着層上に配置されるバリア金属層と、前記バリア金属層上に配置される接地用金属層からなり、前記接地用金属層のエッジが前記バリア金属層よりも後退していることによって、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止する
ことを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記端面電極は、前記ソース端子電極および前記基板の側面と直接接続される密着層と、前記密着層上に配置されるバリア金属層と、前記バリア金属層上に配置される接地用金属層からなり、前記接地用金属層の一部がスリット状に除去されていることによって、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止することを特徴とする請求項1または2に記載の半導体装置。
【請求項5】
前記密着層はTi層からなり、前記バリア金属層はPt、Pd、Mo、Ta、Wのいずれかを含む層からなり、前記接地用金属層は、Au層からなることを特徴とする請求項3または4に記載の半導体装置。
【請求項6】
前記基板は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかを備えることを特徴とする請求項1〜5のいずれか1項に記載の半導体装置。
【請求項7】
基板上に窒化物系化合物半導体層を形成する工程と、
前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、
前記活性領域上にゲート電極、ソース電極およびドレイン電極を形成する工程と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、それぞれ前記ゲート電極、前記ソース電極および前記ドレイン電極に接続されたゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、
前記ソース端子電極が配置される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項8】
基板上に配置された窒化物系化合物半導体層を形成する工程と、
前記窒化物系化合物半導体層上に、アルミニウム窒化ガリウム層(AlxGa1-xN)(0.1≦x≦1)からなる活性領域を形成する工程と、
前記活性領域上に、それぞれ複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極を形成する工程と、
前記ゲート電極、前記ソース電極および前記ドレイン電極が延伸する方向の前記窒化物系化合物半導体層上に、前記ゲート電極、前記ソース電極および前記ドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極、ソース端子電極およびドレイン端子電極を形成する工程と、
前記ソース端子電極が形成される側の前記基板の端面に、前記ソース端子電極と接続され、少なくとも3層以上の異なる多層金属を有する端面電極を形成する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項9】
前記端面電極を形成する工程は、前記ソース端子電極および前記基板の側面と直接接続される密着層を形成する工程と、前記密着層上にバリア金属層を形成する工程と、前記バリア金属層上にエッジが前記バリア金属層よりも後退するように接地用金属層を形成する工程とを有し、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止することを特徴とする請求項7または8に記載の半導体装置の製造方法。
【請求項10】
前記端面電極を形成する工程は、前記ソース端子電極および前記基板の側面と直接接続される密着層を形成する工程と、前記密着層上にバリア金属層を形成する工程と、前記バリア金属層上に接地用金属層を形成する工程と、前記接地用金属層の一部をスリット状に除去する工程とを有し、ダイボンディングで使用する半田層が前記ソース端子電極に到達するのを防止することを特徴とする請求項7または8に記載の半導体装置の製造方法。
【請求項11】
前記密着層はTi層からなり、前記バリア金属層はPt、Pd、Mo、Ta、Wのいずれかを含む層からなり、前記接地用金属層は、Au層からなることを特徴とする請求項9または10に記載の半導体装置の製造方法。
【請求項12】
前記基板は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板のいずれかであることを特徴とする請求項7〜11のいずれか1項に記載の半導体装置の製造方法。
【請求項13】
前記接地金属層を形成する工程は、斜め蒸着法を用いることを特徴とする請求項9に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−245352(P2010−245352A)
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願番号】特願2009−93394(P2009−93394)
【出願日】平成21年4月7日(2009.4.7)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願日】平成21年4月7日(2009.4.7)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]