【課題】深いレベルのドーパントがほとんど存在しない半絶縁性のＳｉＣ基板上にＭＥＳＦＥＴを形成することにより、バックゲート効果が減少された、ＳｉＣのＭＥＳＦＥＴを提供する。
【解決手段】半絶縁性の基板上１０に選択的にドープされたＰ型の炭化珪素の層１３、及びＮ型のエピタキシャル層１４を積層し、背面ゲート効果を減少させる。また２つの凹部を有するゲート構造体も備える。これにより、出力コンダクタンスを１／３に減少することができ、また電力のゲインを３ｄｂ増加することができる。クロム４２をショットキーゲート接点として利用することもでき、酸化物−窒化物−酸化物（ＯＮＯ）の保護層６０を利用して、ＭＥＳＦＥＴ内の表面効果を減少させる。また、ソース及びドレインのオーム接点をｎ型チャネル層上に直接形成して、これにより、ｎ⁺領域を製造する必要がなくなる。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減と、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】凹部４ｃ内に形成されたｉ型（イントリンシック半導体）側壁層５を介してｐ⁺型ゲート領域６を形成する。このような構成とすれば、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ⁺型ゲート領域６よりも低濃度のｐ^-型層が必要とされない。このため、ｎ^-型チャネル層３に直接接触している高濃度のｐ⁺型ゲート領域６によって、ｎ^-型チャネル層３内に伸びる空乏層幅を制御できる。したがって、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ^-型層が備えられる場合と比較して、ゲート印加電圧が高電圧になることを抑制できる。また、ｐ⁺型ゲート領域６の側面がｉ型側壁層５によってｎ⁺型層４と分離されるため、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスを低減できる。 （もっと読む）

【課題】ＩＩＩ−Ｖ族チャネルとＩＶ族ソース−ドレインとを有する半導体デバイス及びその製造方法を提供する。
【解決手段】ＩＩＩ−Ｖ族材料のエネルギーレベルの密度とドーピング濃度をＩＩＩ−Ｖ族材料とＩＶ族材料のヘテロエピタキシと素子の構造設計によって高める。本発明の方法は、基板１００上にダミーゲート材料層を堆積し、フォトリソグラフィでダミーゲート材料層にダミーゲートを区画することと、ダミーゲートをマスクとして使用し、セルフアライン型イオン注入によってドーピングを行い、高温で活性化を行い、ソース−ドレイン１０８を形成することと、ダミーゲートを除去することと、ソース−ドレインのペアの間の基板にエッチングで凹陥部を形成することと、凹陥部にエピタキシャル法によりチャネル含有スタック素子１１２を形成することと、チャネル含有スタック素子上にゲート１２０を形成することと、を含む。 （もっと読む）

【課題】ソース電極およびドレイン電極のn+層領域と２DEGチャネルとの接触抵抗を低減したヘテロ接合電界効果トランジスタを提供する。
【解決手段】基板上に設けられた電子走行層と、電子走行層の上に設けられた電子供給層と、ソース電極およびドレイン電極のそれぞれに対応して電子供給層に設けられたトレンチと、を有し、トレンチの底面が電子走行層と電子供給層の界面であるヘテロ接合から所定の距離だけ離れている構成である。 （もっと読む）

接合型電界効果トランジスタ（ＪＦＥＴ）などの半導体素子を製造する方法が記載される。方法は、自己整合であり、素子のゲート又はソース／ドレイン領域を形成するために、再成長マスク物質を用いた、選択的エピタキシャル成長に関する。方法は、イオン注入の必要性を除去する。素子は、ＳｉＣなどのワイドギャップ半導体物質から形成される。再成長マスク物質は、ＴａＣである。素子は、放射線及び／または高温にさらされることを含む過酷な環境において使用される。 （もっと読む）

【課題】デバイス特性の歩留まりを向上して、実用化を可能とする半導体装置および半導体装置の製造方法を提供する。
【解決手段】半導体装置（ＦＥＴ）は、ダイヤモンド単結晶からなる半導体膜（活性層）を備え、半導体膜（活性層）の表面１３ａは、｛００１｝面から、［１１０］方向から半導体膜（活性層）の表面１３ａ内において−１５度以上１５度以内の方向に、２度以上１０度以下傾斜している。半導体膜（活性層）は、半導体膜（活性層）のオフ方向と垂直な面内にチャネルを有している。 （もっと読む）

【課題】特性の安定性が高い電界効果トランジスタ及びその製造方法を提供する。
【解決手段】基板２上にバッファ層３、アンドープＧａＮ層４、ＡｌＧａＮ層５及びＳｉＣ層９をこの順に形成する。ＳｉＣ層９のキャリア濃度は１×１０^１７ｃｍ^−３以上とし、抵抗率は１０ｍΩｃｍ（ミリオーム・センチメートル）以下とする。次に、ＳｉＣ層９に対してＳＦ_６ガスにより反応性イオンエッチングを施し、ＳｉＣ層９をパターニングする。そして、ＡｌＧａＮ層５上に保護膜１０を形成した後、ＳｉＣ層９上にソース電極６及びドレイン電極７を形成し、ＡｌＧａＮ層５上にゲート電極８を形成する。 （もっと読む）

ＳｉＣ上にヘテロ構造のためのＳｉ_(1-x)Ｍ_xＣ材料を、ＣＶＤ、ＰＶＤ及びＭＯＣＶＤにより成長させ得る。Ａｌのような金属でドープされたＳｉＣは、バンドギャップ、それ故にヘテロ構造を改質する。ＳｉＣ及び金属ソースを用いるＳｉＣ Ｓｉ_(1-x)Ｍ_xＣのヘテロ接合の成長は、改良されたＨＦＭＴｓ（高周波移動度トランジスタ）、ＨＢＴｓ（ヘテロ接合バイポーラトランジスタ）及びＨＥＭＴｓ（電子移動度トランジスタ）の製造を可能とする。
（もっと読む）

【課題】 半導体装置及びその製造方法に関し、動作領域にＳｉ／ＳｉＣのヘテロ接合を用い、ＳｉＣに依ってｎチャネル・トランジスタ及びｐチャネル・トランジスタそれぞれに好適な歪みを印加できるようにして超高速の半導体装置を実現しようとする。
【解決手段】 半導体装置に含まれるｎチャネル絶縁ゲート型ＦＥＴに於いては、Ｓｉ層１上に形成されたＳｉＣ層２と、ＳｉＣ層２上に形成されたゲート絶縁膜３と、ゲート絶縁膜３上に形成されたゲート電極４と、Ｓｉ層１上に形成されたＳｉＣ層２のうちソース領域５及びドレイン領域６を覆う部分の上に形成されてＳｉに比較して格子定数が小さく且つＳｉＣに近い格子定数をもつ物質で構成された層、即ち、３Ｃ−ＳｉＣ層８とを備える。 （もっと読む）

【課題】素子間を分離する絶縁層を容易に形成することができ、また配線の段切れを防止することができ、さらには配線部における寄生容量も低減できる、半導体装置およびその製造方法を提供する。
【解決手段】ＳｉＣ基板（またはＳｉＣ薄膜）に素子間を分離する溝１７が形成され、その溝１７内が酸化膜（ＳｉＯ_２）１８などの絶縁膜で埋め込まれた構造とする。絶縁膜は堆積によって形成すればよいので、１ｕｍ以上の厚みが容易に得られ、簡便な方法でありながら、良好に素子分離することが可能となる。溝１７内を埋め込んだ絶縁膜上に配線することで、断線を防止し、寄生容量を低減することが可能である。 （もっと読む）

ショットキーバリア炭化ケイ素デバイスは、レニウムショットキー金属接触を有している。レニウム接触（２７）は２５０Åよりも厚く、２０００Åから４０００Åまでの間であり得る。ターミネーション構造は、ショットキー接触の周囲の環状領域をイオンミリングすることによって与えられる。
（もっと読む）