【課題】耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】導電性の基板６２と、基板６２上に形成され、表面の一部が凸部形状をなすＩＩＩ−Ｖ族窒化物半導体層６４と、ＩＩＩ−Ｖ族窒化物半導体層６４の凸部６４ｂの上面にオーミック接合して形成されるソース電極７２と、凸部６４ｂの側面にショットキー接合して形成されるゲート電極７４と、基板６２の裏面にオーミック接合して形成されるドレイン電極７６とを備えることを特徴とするＩＩＩ−Ｖ族窒化物半導体装置。 （もっと読む）

【課題】 本発明では、ｐ型のIII族窒化物半導体層の表面の結晶構造中の窒素量は、その表面以外の結晶構造中の窒素量と同じであり、ｎ型の又はｉ型のIII族窒化物半導体層の表面の一部の結晶構造中の窒素量は、その表面の一部以外の結晶構造中の窒素量よりも多いことを同時に達成する。
【解決手段】 ｐ型の不純物を含む第１のIII族窒化物半導体層の表面に形成されている層を窒素元素を含まないガスでエッチングして、第１のIII族窒化物半導体層の表面の一部を露出させる。ｎ型の不純物を含むか又はｉ型の第２のIII族窒化物半導体層の表面に形成されている層を、窒素元素を含まないガスでエッチングして、第２のIII族窒化物半導体層の表面の一部を露出させる。
第１のIII族窒化物半導体層の露出している表面に窒素を供給して、第２のIII族窒化物半導体層の露出している表面に窒素を供給しない （もっと読む）

【課題】 電荷移動度の低下とデバイス性能の低下とをもたらすミスフィット転位の形成を減少させる。
【解決手段】 半導体構造体、及び、半導体デバイス、より具体的にはＮ型ＦＥＴデバイスを製造する方法である。本デバイスは、構造体におけるミスフィット転位の発生及び伝播を減少させる層間の界面の材料を介して応力誘発層の上に設けられる応力受容層を含む。応力受容層はシリコン（Ｓｉ）であり、応力誘発層はシリコン・ゲルマニウム（ＳｉＧｅ）であり、材料は、デバイスを形成する間に両層をドープすることによって与えられるカーボンである。カーボンは、ＳｉＧｅ層全体にわたってドープすることもできる。 （もっと読む）

【課題】基板面積の増大を招かず、電力損失の少ない半導体装置の実現を目的とする。
【解決手段】導電性を有する半導体基板２１と、前記基板２１の第一の面側に形成された少なくとも窒化物系化合物半導体層を含む積層半導体層により構成された電界効果トランジスタ１と、前記積層窒化物系化合物半導体層を貫き前記基板２１に到達する孔８と、前記孔８の底部に形成された一方の電極と前記基板の第二の面側に形成された他方の電極とにより構成されたダイオード２と、を有する半導体装置７。 （もっと読む）

【課題】ｏｎ特性と耐圧性に優れた半導体素子を実現すること。
【解決手段】半導体層１，２の上面には膜厚０．１μｍ〜０．３μｍ程度のＡｌ₂ Ｏ₃ 結晶からなる保護被膜３が積層されている。この膜厚は、不純物の拡散バリアあるいはキャリアの注入バリアとして機能する膜厚であれば良い。この保護被膜３は、Ａｌ₂ Ｏ₃ 結晶の結晶成長によって成膜することができ、更にこの上には、厚いＧａＮ結晶層を広く容易に結晶成長させることができる。広面積に形成された厚膜の耐圧絶縁膜４は、その様な結晶成長によって積層された半導体結晶層であり、膜厚約２０μｍの真性ＧａＮ結晶から形成されている。さらにその上部に、Ａｌ₂ Ｏ₃ 結晶からなる保護被膜５を０．１μｍ程度形成する。この保護被膜５は、キャリアの注入バリア層あるいは耐圧絶縁膜４への不純物の拡散（侵入）を防止する保護被膜として機能する。 （もっと読む）

【課題】ソース電極近傍における２次元電子ガス層の生成不足を解消すること。
【解決手段】第１非ｐ型層１０４の膜厚は、凸部（中央部１０３ａ）の形成によって不均一になっている。即ち、ｐ型半導体結晶層１０３と第１非ｐ型層１０４とのｐｎ接合界面がゲート電極Ｇの下において他の部位よりも高く盛り上がっているために、第１非ｐ型層１０４の膜厚はゲート電極Ｇの下では他の部位よりも薄くなっている。また、第１非ｐ型層１０４の厚膜部の端部は、ゲート絶縁膜１０６の周縁部の直下にまで潜り込む様に延びている。そして、これらの構造によって、ｐｎ接合界面を内包する空乏層の上端面αは、各導通用電極Ｓ，Ｄの近傍においては第１非ｐ型層１０４と第２非ｐ型層１０５との界面に到達していない。また、ゲート電極Ｇの下においては空乏層の上端面αは、第２非ｐ型層１０５の内部にまで入り込んでいる。 （もっと読む）

【課題】 完全なノーマリーオフ型動作を実現し、オン抵抗の増加を抑制することができる窒化物半導体装置を提供する。
【解決手段】 第１の窒化物半導体層に凹部を形成した後、少なくともアルミニウムを含まず、エピタキシャル成長温度を通常の温度より低く設定して微結晶構造とした絶縁性の高い第２の窒化物半導体層を少なくとも凹部上に積層後、この第２の窒化物半導体層上に制御電極を接触させた構造とする。 （もっと読む）

【課題】良好なゲート耐圧特性を維持し、かつソースおよびドレインのコンタクト抵抗を小さくする。
【解決手段】サファイアからなる基板１１上にＧａＮからなる電子走行層１２を形成し、電子走行層１２上にＩｎＡｌＮからなるバリア層１３を形成し、バリア層１３上にゲート電極１５を形成し、バリア層１３のゲート電極１５の両側の領域上にＩｎＧａＮ、ＩｎＮ、ＧａＮの少なくとも１つからなるキャップ層１４を形成し、キャップ層１４上にソース電極１６およびドレイン電極１７を形成することにより、ソース電極１６およびドレイン電極１７とバリア層１３との間にキャップ層１４を形成する。 （もっと読む）

【課題】 オン抵抗の増大を抑えつつノーマリオフ型を実現する半導体装置及びその製造方法を提供すること。
【解決手段】 第１の窒化物半導体からなり、上面に段部を有する第１の層と、前記第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなり、前記段部を覆って前記第１の層の上に積層され、前記段部の側面上の厚さが、前記側面の上側及び下側の主面上の厚さよりも小さい第２の層と、前記段部の前記側面の上において、前記第２の層の上に設けられたゲート電極と、前記側面の上側及び下側の主面のいずれか一方の上において、前記第２の層の上に設けられたソース電極と、前記側面の上側及び下側の主面のいずれか他方の上において、前記第２の層の上に設けられたドレイン電極と、を備えた半導体装置を提供する。 （もっと読む）

【課題】窒化アルミニウムガリウム層と窒化ガリウム層とからなる積層膜をコンタクト層に用い、コンタクト抵抗が小さく且つ閾値電圧等の特性値のばらつきが小さい半導体装置を実現できるようにする。
【解決手段】サファイアからなる基板１１の上に、ＡｌＮからなるバッファ層１２を介在させてＧａＮからなる活性層１３及びＡｌＧａＮからなる障壁層１４を順次形成する。続いて、障壁層１４の上面におけるゲート電極の形成領域に酸化シリコン等からなるマスク膜１５を形成した後、ＭＯＣＶＤ法により厚さが５．６ｎｍのＡｌ_0.26Ｇａ_0.74Ｎ膜と厚さが１．４ｎｍのＧａＮ膜とを交互に７周期エピタキシャル成長させて、積層膜１６を選択的に形成する。マスク膜１５を除去した後、積層膜１６の上にオーミック電極１７を形成し、露出した障壁層１４の上にゲート電極１８を形成する。 （もっと読む）

【課題】高純度なチャネル層および高抵抗のバッファ層を有する高電子移動度トランジスタを提供する。
【解決手段】高電子移動度トランジスタ１１は、窒化ガリウムからなる支持基体１３と、第１の窒化ガリウム系半導体からなるバッファ層１５と、第２の窒化ガリウム系半導体からなるチャネル層１７と、第３の窒化ガリウム系半導体からなる半導体層１９と、当該トランジスタ１１のための電極構造（ゲート電極２１、ソース電極２３およびドレイン電極２５）とを備える。第３の窒化ガリウム系半導体のバンドギャップは第２の窒化ガリウム系半導体のバンドギャップより大きい。第１の窒化ガリウム系半導体の炭素濃度Ｎ_Ｃ１は４×１０^１７ｃｍ^−３以上である。第２の窒化ガリウム系半導体の炭素濃度Ｎ_Ｃ２は４×１０^１６ｃｍ^−３未満である。 （もっと読む）

【課題】 クラックや位置合わせ精度の低下を防止すること、ダメージ起因の電気的特性が劣化を防ぐことが可能な半導体装置及びその製造方法を提供する。
【解決手段】 基板（１０）上に形成された第１の半導体層（１５）と、第１の半導体層（１５）上に、選択的に成長されたＧａＮ系半導体層（２５）と、ＧａＮ系半導体層（２５）の側面に形成されたゲート電極（２８）と、ＧａＮ系半導体層（２５）上に形成されたソース電極（３０）またはエミッタ電極と、第１の半導体層のＧａＮ系半導体層と相対する面に接続されたドレイン電極（３４）またはコレクタ電極と、を具備する半導体装置とその製造方法である。 （もっと読む）

【課題】 高耐圧で、高い動作電圧を有するショットキーダイオードや電界効果トランジスタを作製する。
【解決手段】 半絶縁性基板３１上に積層されたアンドープＡｌＮ層３２と、アンドープＡｌＮ層３２上に積層されたＳｉドープｎ型ＡｌＮ層３３と、Ｓｉドープｎ型ＡｌＮ層３３上に、高濃度Ｓｉドープｎ型ＡｌＮ層３４を介して形成されたオーミック電極３６と、Ｓｉドープｎ型ＡｌＮ層３３上に形成されたショットキー電極３５とを備え、Ｓｉドープｎ型ＡｌＮ層３３のＳｉ濃度は、５×１０^１６ｃｍ^−３〜５×１０^１８ｃｍ^−３であり、高濃度Ｓｉドープｎ型ＡｌＮ層３４のＳｉ濃度は、５×１０^１９ｃｍ^−３以上である。 （もっと読む）

【課題】電流容量/電流増幅率の高いＧａＮ系/ＳｉＣ系ヘテロ接合を有するノーマリオフ縦型半導体装置および製造方法を提供する。
【解決手段】高抵抗半導体層１の表面近傍に形成されたゲート領域４と、ゲート領域４によって挟まれたチャネル領域５と、チャネル領域５表面上において,ゲート領域４に跨って形成され,高抵抗半導体層１よりも広いバンドギャップエネルギーを備えることによって,高抵抗半導体層１とヘテロ接合を形成する第１エピタキシャル成長層３と、第１エピタキシャル成長層３上に形成され,第１エピタキシャル成長層３よりも高不純物密度を備える第２エピタキシャル成長層２と、高抵抗半導体層１においてゲート領域４が形成される表面と反対側の表面上に形成される基板領域６と、第２エピタキシャル成長層２に接続されるソース電極７と、ゲート領域４に接続されるゲート電極８と、基板領域６に接続されるドレイン電極９とを備える。 （もっと読む）

【課題】ヘテロ接合を有する電界効果トランジスタにおいて、ヘテロ界面における寄生抵抗の増大を抑制し、それによって高周波特性等のトランジスタ特性を向上させる。
【解決手段】アンドープＧａＮバッファー層２の上に、ｎ型ＡｌＧａＮ電子供給層３及びｎ型ＩｎＡｌＧａＮキャップ層４が順に形成されている。ｎ型ＩｎＡｌＧａＮキャップ層４の上には、ｎ型ＩｎＡｌＧａＮキャップ層４と接し且つソース電極及びドレイン電極となるＴｉ／Ａｌオーミック電極５が形成されている。ｎ型ＡｌＧａＮ電子供給層３とｎ型ＩｎＡｌＧａＮキャップ層４との界面において、それぞれの伝導帯の下端が実質的に連続する。 （もっと読む）

【課題】製造工程において電子ビーム露光を必要としないＴ字型ゲート電極を有するIII−Ｖ族窒化物系電界効果トランジスタを実現できるようにする。
【解決手段】電界効果トランジスタは、複数の半導体膜が積層された第１の半導体層１４と、第１の半導体層１４の上に形成された第２の半導体層１５とを備えている。第２の半導体層１５の上には、互いに間隔をおいてソース電極１７及びドレイン電極１８が形成されている。第２の半導体層１５のソース電極１７及びドレイン電極１８に挟まれた領域には、側壁に絶縁膜１６が形成され、第１の半導体層１４を露出する開口部が形成されている。開口部には、絶縁膜１６と接し且つ開口部の底面において第１の半導体層１４と接するゲート電極１９が形成されている。 （もっと読む）

【課題】縦型チャネルを有するトランジスタにおいて、ドレインあるいはソース電極のコンタクト抵抗を低減し、かつ微細チャネル寸法とする。
【解決手段】 ｎ＋型ＧａＮ半導体層１０４上に選択的にＳｉＯ_２薄膜１０７、タングステンゲート電極１０８、ＳｉＯ_２薄膜１０９がこの順に形成され、３層の多層膜構造にはストライプ状の開口部が形成されている。この開口部を介して、例えば有機金属気相成長法により再成長する状態でアンドープＧａＮ半導体層１０５、ｎ＋型ＧａＮ半導体層１０６が形成されている。ｎ＋型ＧａＮ半導体層１０６及びｎ＋型ＧａＮ半導体層１０４に接する形でそれぞれソース電極１１０及びドレイン電極１１２が形成される。再成長したアンドープＧａＮ半導体層１０５及びｎ＋型ＧａＮコンタクト半導体層１０６は横方向に成長した部分であり、開口部の面積よりも電極のコンタクト面積を大きくできる。 （もっと読む）

【課題】窒化物化合物半導体を用いた電界効果トランジスタにおいて、電子ビーム露光の限界よりもさらに小さなゲート長を有するT字型ゲート電極を形成する。
【解決手段】サファイア基板上に、アンドープGaN層、第１のｎ型AlGaN層がこの順に形成され、さらにPdSiゲート電極のT字型下部部分の側部に第２のｎ型AlGaN層25nmが再成長される形で形成されている。前記T字型ゲート電極のゲート下部でのゲート長は100nmかそれ以下である。前記第２のｎ型AlGaN層とT字型ゲート電極が接する側壁はAlGaN層の酸化膜、AlGaNOx層でカバーされ、前記T字型ゲート電極下部の側方には空隙が形成されている。 （もっと読む）

【課題】 結晶欠陥が存在する半導体層を備える半導体装置において、低耐圧化の抑制あるいはリーク電流の発生の抑制を実現する。
【解決手段】 電源の一方の極性に接続するドレイン電極２２及び半導体基板３２と、非被覆領域５５を残して半導体基板３２の表面を被覆している電流規制層４２と、その電流規制層４２の表面を被覆している半導体層（ドリフト層５６、チャネル層５４、ソース層５２）と、ソース層５２の表面に形成されており、電源の他方の極性に接続するソース電極６２を備えている。 （もっと読む）

【課題】 プレーナー構造で、かつ高抵抗の素子分離が可能な窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上にIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と第２の窒化物半導体層とが積層した窒化物半導体装置であって、素子分離領域を、不純物として鉄、炭素、亜鉛あるいはマグネシウムの少なくとも１つを含むIII−Ｖ族窒化物半導体層からなる第３の窒化物半導体層で充填する構造とする。素子分離領域は、凹部を形成した後、これらの不純物をドーピングした第３の半導体層を選択成長させ、あるいは選択成長させたノンドープの半導体層にこれらの不純物を拡散、イオン注入することで形成することができる。 （もっと読む）