【課題】ノーマリオフでオン抵抗の低いＨＦＥＴを実現すること。
【解決手段】ＨＦＥＴ１００は、第１キャリア走行層１０３上の互いに離間した２つの領域上に、２つに分離して形成されたノンドープのＧａＮからなる第２キャリア走行層１０４と、２つの分離した第２キャリア走行層１０４上にそれぞれ位置するＡｌＧａＮからなるキャリア供給層１０５を有している。第２キャリア走行層１０４とキャリア供給層１０５は、第１キャリア走行層１０３上に選択的に再成長させて形成した層である。第２キャリア走行層１０４とキャリア供給層１０５のヘテロ接合界面１１０は平坦性が高く、そのヘテロ接合界面１１０近傍は再成長に伴って混入した不純物はほとんど見られないため、２ＤＥＧの移動度を低下させることがなく、オン抵抗が低減されている。 （もっと読む）

【課題】小型化とこれに伴う装置の特性の劣化の抑制とが同時に可能な半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１上に形成された第１のＧａＮ層１２と、第１のＧａＮ層１２上に形成されたソースパッド２３と、第１のＧａＮ層１２上に形成された複数の円柱状のＧａＮ層１４と、これらの円柱状のＧａＮ層１４の上端に接するように形成された第２のＧａＮ層１６と、第２のＧａＮ層１６上に形成されたドレインパッド２５と、を具備する半導体装置であって、複数の円柱状のＧａＮ層１４は、それぞれ下から順にソース領域１８、ゲート領域１９、ドレイン領域１７からなり、ソース領域１８の周囲には第１の絶縁膜２０、ゲート領域１９の周囲にはゲート電極２１、ドレイン領域１７の周囲には第２の絶縁膜２２がそれぞれ形成される。 （もっと読む）

【課題】チャネルにおけるキャリア移動度が高く、ノーマリオフを実現する半導体装置を提供する。
【解決手段】 ｎ型ＧａＮキャップ層１８の開口部２８との界面（開口部境界面）は、複数のほぼ鉛直な面Ｓ１と、各面Ｓ１の間を補完するように形成された傾斜した面Ｓ３により構成されている。傾斜面はドライエッチングにより形成し、異方性エッチングによりダメージ層を除去する。縦型ＦＥＴ１では、ＧａＮ基板１０上に、六方晶のＧａＮ、ＡｌＧａＮを、｛ 0 0 0 1｝面を成長面として、エピタキシャル成長させており、ｎ型ＧａＮキャップ層１８における鉛直な面Ｓ１は、｛ 1-1 0 0｝面（ｍ面）となる。ｍ面は、Ｃ面とは異なり無極性面であるので、ｍ面を成長面として、ＧａＮ電子走行層２２、ＡｌＧａＮ電子供給層２６を再成長させると、ピエゾ電荷等の分極電荷がＡｌＧａＮ／ＧａＮヘテロ界面に生じない。よって、縦型ＦＥＴ１においては、よりノーマリオフに近づけることが可能となる。 （もっと読む）

【課題】 ゲート電極下部のダメージを低減することによって高いデバイス特性が得られることができる半導体装置の製造方法を提供する。
【解決手段】 基板１０１上にＧａＮ緩衝層１０２を形成する工程と、ＧａＮ緩衝層１０２上にｕｎ−ＡｌＧａＮ障壁層１０３を形成する工程と、ｕｎ−ＡｌＧａＮ障壁層１０３上に再成長用マスク１１０を形成する工程と、ｕｎ−ＡｌＧａＮ障壁層１０３上に、ｎ−ＩｎＡｌＮコンタクト層１０９を再成長させる工程と、ｕｎ−ＡｌＧａＮ障壁層１０３上の再成長用マスク１１０を除去する工程と、ｎ−ＩｎＡｌＮコンタクト層１０９上にソース電極１０７及びドレイン電極１０８を形成する工程と、再成長用マスク１１０が除去されたｕｎ−ＡｌＧａＮ障壁層１０３上の領域に、ゲート電極１０６を形成する工程と、によって半導体装置を製造する。 （もっと読む）

【課題】電気回路中にて静電気放電保護を確実化しながら小型化を実現する。
【解決手段】電気回路において静電気放電保護素子として使用するためのゲート制御されたフィン型抵抗素子は、第１端子領域、第２端子領域、および、第１端子領域と第２端子領域との間に形成されたチャネル領域を有するフィン構造体を備えている。さらに、フィン型抵抗素子は、チャネル領域の上面の一部上に少なくとも形成されたゲート領域を備えている。ゲート領域は、ゲート制御部に電気的に結合されており、ゲート制御部は、ゲート領域に印加される電気的な電位を制御することにより、電気回路が第１動作状態である間は、ゲート制御されたフィン型抵抗素子の電気抵抗を高くし、静電気放電現象の開始によって特徴付けられている第２動作状態では、電気抵抗をより低くする。 （もっと読む）

【課題】表面が（１１１）面以外であるシリコン層と、表面が（０００１）面である窒化物半導体層とを基板に設け、かつシリコンと窒化物半導体の線膨張係数の違いに起因した応力を小さくする。
【解決手段】まずＳＯＩ（Silicon On Insulator）基板を準備する。ＳＯＩ基板は、表面が（１１１）面であるシリコン基板１００上に絶縁層１２０及びシリコン層２００を積層した基板である。シリコン層２００は、表面が（１１１）面以外の面方位である。次いで、絶縁層１２０及びシリコン層２００に、底面にシリコン基板１００が露出している開口部２０１を形成する。次いで、開口部２０１内にＩＩＩ族の窒化物半導体層３００を形成する。 （もっと読む）

【課題】電流リークパスを低減可能であると共に、ドリフト層におけるオン抵抗を低減可能な窒化物半導体素子を提供する。
【解決手段】窒化物半導体素子１１では、半導体積層１３の開口部３１上に、チャネル層１５及びキャリア供給層１７が成長される。半導体積層１３は、ｎ型ドリフト層２３、ｐ型電流ブロック層２５及びｎ型コンタクト層１７を含み、これらの半導体層２３、２５、２７は支持基体２９の主面２９ａ上に順に設けられる。半導体積層１３では（０００２）面方向のＸ線回折半値幅は１００秒以下であり、（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である。ゲート電極１９は、キャリア供給層１７上に設けられる。ゲート電極１９は、電流ブロック層２５の側面２５ａ上に設けられたチャネル層１５における二次元電子ガス３５の濃度を変調するように設けられる。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】閾値バラつきが小さく、特性変動の少ない半導体装置およびその製造方法を提供する。
【解決手段】エピタキシャル成長法を用いた選択再成長によりゲート領域以外のＡｌＧａＮ層を厚くするリセス構造のノーマリーオフ型の窒化物半導体装置において、トラップ準位の多い、エピタキシャル成長層と選択再成長層との界面に高濃度ドープ層５またはプレーナドーピング層５２を設ける。 （もっと読む）

縦型接合形電界効果トランジスタ（ＶＪＦＥＴ）またはバイポーラ接合トランジスタ（ＢＪＴ）のような半導体デバイスを製造する方法が記載される。その方法はイオン注入を必要としない。ＶＪＦＥＴデバイスは、エピタキシャル成長した埋め込みゲート層のみでなく、エピタキシャル再成長したｎ型チャネル層及びエピタキシャル再成長したｐ型ゲート層も有する。その方法で製造されたデバイスも記載される。 （もっと読む）

【課題】ゲート電圧０Ｖにおけるリーク電流を低減し、十分なノーマリオフ動作を実現可能な縦型チャネル構造の電界効果トランジスタ及びその製造方法を提供する。
【解決手段】本発明の電界効果トランジスタは、高濃度ｎ型ＧａＮ層１０２と、高濃度ｎ型ＧａＮ層１０２の上に形成され、平坦部１２４及び凸部１２２が表面に設けられ、高濃度ｎ型ＧａＮ層１０２のキャリア濃度よりも低いキャリア濃度を有するｎ型ＧａＮ層１０３と、凸部１２２の上面に形成されたＷＳｉソース電極１０５と、高濃度ｎ型ＧａＮ層１０２と電気的に接続されたＴｉ／Ａｌドレイン電極１０９と、凸部１２２の側面に接するように平坦部１２４の上に形成されたｐ型ＺｎＯ層１０６と、ｐ型ＺｎＯ層１０６の上に形成されたＮｉ／Ａｕゲート電極１０７とを備える。 （もっと読む）

【課題】高いアバランシュブレークダイン強度を有する横型ＨＥＭＴと、その製造方法を提供する。
【解決手段】基板１０と、基板上に配置された、第１導電型のチヤネルとなる第１層１１、少なくとも部分的に上記第１層１１の上に配置された電子供給層となる第２層１２を有する。さらに、上記横型ＨＥＭＴは、上記第１導電型に対して相補的な第２導電型の半導体物質を有し、少なくとも部分的に上記第１層１１の中に配置された第３層１３を有する。このためＰＮダイオードが上記第１層および第３層の間で形成され、ＰＮダイオードは横型ＨＥＭＴより低いブレークダウン電圧を有することにより、ＨＥＭＴを高い電界から保護することができ、ＨＥＭＴの劣化を防止できる。 （もっと読む）

【課題】接合型電界効果トランジスタ等の半導体装置において、オン抵抗を低減できるようにする。
【解決手段】半導体装置の製造方法は、まず、基板１０１の上に第１の窒化物半導体層１０３、第２の窒化物半導体層１０４及びｐ型の第３の半導体層１０５を順次エピタキシャル成長する。これよりも後に、第３の半導体層１０５を選択的に除去する。これよりも後に、第２の窒化物半導体層１０４の上に、第４の窒化物半導体層１０６をエピタキシャル成長する。これよりも後に、第３の半導体層１０５の上にゲート電極を形成する。 （もっと読む）

【課題】電子デバイスのスイッチング速度等の性能を向上させる。半導体基板の結晶性を向上させる。
【解決手段】ベース基板と、絶縁層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層とをこの順に有する半導体基板であって、Ｓｉ_ｘＧｅ_１−ｘ結晶層上に設けられる阻害層と、Ｓｉ_ｘＧｅ_１−ｘ結晶層に格子整合または擬格子整合している化合物半導体とを備え、阻害層はＳｉ_ｘＧｅ_１−ｘ結晶層にまで貫通する開口を有し、かつ化合物半導体の結晶成長を阻害する半導体基板を提供する。また、上記開口の内部でＳｉ_ｘＧｅ_１−ｘ結晶層に格子整合または擬格子整合する化合物半導体と、化合物半導体を用いて形成された半導体デバイスとを備える電子デバイスを提供する。 （もっと読む）

【課題】オン抵抗及びゲートリーク電流の小さいノーマリオフ特性を有し、且つ特性のばらつきが少ない電界効果半導体装置を提供する。
【解決手段】第１の半導体層４と、前記第１の半導体層上に配置され且つ前記第１の半導体層よりも格子定数が小さい材料で形成された第２の半導体層５ａと、前記第２の半導体層上に配置され且つ前記第１の半導体層よりも格子定数が小さい材料で形成された第３の半導体層５ｂとを備える主半導体領域と、前記主半導体領域上に配置された第１の主電極６と、前記主半導体領域上に配置された第２の主電極７と、前記主半導体領域上における前記第１の主電極と前記第２の主電極との間に配置され且つ前記第３の半導体層を貫通する凹部と、前記凹部上に配置される金属酸化物半導体膜１０と、前記金属酸化物半導体膜上に配置されるゲート電極８と、を備えることを特徴とする電界効果半導体装置。 （もっと読む）

【課題】製造工程を簡略化しながらも、特性のばらつきがなく、信頼性に優れたノーマリオフ特性を有する窒化物半導体からなる半導体装置を実現できるようにする。
【解決手段】半導体装置は、窒化物半導体からなるチャネル層１０３と、チャネル層１０３の上に形成され、該チャネル層１０３よりもバンドギャップエネルギーが大きい窒化物半導体からなる電子供給層１０４と、電子供給層１０４の上に選択的に形成されたｐ型半導体層１０５と、ｐ型半導体層１０５の上に形成されたゲート電極１０６と、ゲート電極１０６の両側方の領域に、それぞれ少なくとも電子供給層１０４と接するように形成されたソース電極１０７及びドレイン電極１０８とを有している。ｐ型半導体層１０５は、六方晶のII−VI族化合物半導体、例えばｐ型ＺｎＯにより構成されている。 （もっと読む）

【課題】耐熱性の低い部分を有する基板に加熱処理をして半導体基板を製造する。
【解決手段】単結晶層を有し熱処理される被熱処理部と、熱処理で加えられる熱から保護されるべき被保護部とを備えるベース基板を熱処理して半導体基板を製造する方法であって、被保護部の上方に、ベース基板に照射される電磁波から被保護部を保護する保護層を設ける段階と、ベース基板の全体に電磁波を照射することにより被熱処理部をアニールする段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】高耐圧でスイッチングスピードに優れ高い高周波特性を有するノーマリオフ型のＨＥＭＴを提供すること。
【解決手段】第１のバンドギャップを有する第１の窒化物半導体層と前記第１のバンドギャップよりも大きい第２のバンドギャップを有する第２の窒化物半導体層とを備える主半導体領域と、前記主半導体領域上に形成されるソース電極５と、前記主半導体領域上において前記ソース電極と離間して形成されるドレイン電極６と、前記第１の窒化物半導体層上において前記ソース電極と前記ドレイン電極との間に形成される第３の窒化物半導体層と、前記第３の窒化物半導体層上に形成され且つｐ型の導電性を有する第４の窒化物半導体層と、前記第４の窒化物半導体層上に形成されるゲート電極７と、を備え、前記第３の窒化物半導体層が前記第１のバンドギャップよりも小さい第３のバンドギャップを有することを特徴とする窒化物半導体装置。 （もっと読む）

【課題】エッチングダメージによる装置特性の劣化及びエッチングのばらつきによる装置特性のばらつきが小さい窒化物半導体装置を実現できるようにする。
【解決手段】窒化物半導体装置は、ｎ型クラッド層１３とｐ型クラッド層２２との間に形成された活性層１５と、活性層１５への電流が流れる通電部を有する電流狭窄層１８とを備えている。電流狭窄層１８は、第１の半導体層１８Ａと、第２の半導体層１８Ｂと、第３の半導体層１８Ｃとを有する。第２の半導体層１８Ｂは、第１の半導体層１８Ａの上に接して形成され第１の半導体層１８Ａと比べて格子定数が小さい。第３の半導体層１８Ｃは、２の半導体層１８Ｂの上に接して形成され第１の半導体層１８Ａと比べて格子定数が小さく且つ第２の半導体層１８Ｂと比べて格子定数が大きい。 （もっと読む）

【課題】化合物半導体電界効果トランジスタの高集積化及び高電力化を図る。
【解決手段】角柱状又は角錐台状の、オン状態のときに軸方向に電流が流れる半導体部４３と、半導体部の周囲に、第１絶縁層５０、制御電極層６０及び第２絶縁層７２が、半導体部の軸方向に沿って順に積層された周辺部とを備える。半導体部が、角柱状又は角錐台状の電子走行部４４と、電子走行部の側面４４ｃ上に形成された電子供給部４６とを備えて構成される。 （もっと読む）