【課題】HEMTの漏れ電流を低減すること及び集積度を高めることが困難であった。
【解決手段】HEMT又はこれに類似の電界効果半導体装置は、第１の半導体層（３）と、第１の半導体層（３）に２次元電子ガス層を生じさせるために第１の半導体層（３）の一部上に配置された第２の半導体層（４）と、第１の半導体層（３）の主面（１４）上に配置された第３の半導体層（５）と、第３の半導体層（５）の上に配置され且つ第３の半導体層（５）よりも低い抵抗率を有している第４の半導体層（６）と、第２の半導体層（４）の上に配置された第１の主電極（７）と、第４の半導体層（６）の上に配置された第２の主電極（８）と、第３の半導体層（５）の側面を被覆している絶縁膜（９）と、絶縁膜（９）を介して第３の半導体層（５）に対向配置されたゲート電極（１０）とを備えている。 （もっと読む）

【課題】 本発明が解決しようとする課題は、ヘテロ接合構造に形成されたチャンネル内の電子が加速された場合に、容易に表面準位にトラップされないようにすることである。またトラップされた電子が容易に戻れるようにすることである。
【解決手段】 ドレインとゲートの間又はゲートとソースの間の半導体表面に、Ｉｎ及びＮ並びに、Ａｌ及び／又はＧａを含有し、格子定数がＧａＮ結晶よりも大きいキャップ層を有する、ＧａＮをチャネル層とする窒化物半導体トランジスタである。 （もっと読む）

【課題】ノーマリオフ特性を有するHEMTを得ることが困難であった。
【解決手段】HEMTを製作する時に、マスク９を伴う基板１を用意し、この上にＧａＮをエピタキシャル成長させて第１の半導体層（電子走行層）１０を得る。マスク９の上にＧａＮが横方向成長することによって第１の半導体層１０に溝（凹部）１１が得られる。第１の半導体層１０の上にＡｌＧａＮをエピタキシャル成長させて第２の半導体層（電子供給層）１８を得る。第２の半導体層１８に溝（凹部）１９が得られる。第２の半導体層１８の平坦面上にソース電極２６及びドレイン電極２７を形成し、溝（凹部）１９の側面２１，２２上にゲート電極２８を形成する。ノーマリ状態で第１の半導体層１０に溝（凹部）１１の近傍に２ＤＥＧ層１が生じない。これにより、ノーマリオフ特性を有するＨＥＭＴを提供できる。 （もっと読む）

【課題】高アバランシェ耐量を有する半導体装置を提供する。
【解決手段】第１導電型の第１のシリコン層と、第１のシリコン層の上に設けられ第１のシリコン層よりも高抵抗な第２のシリコン層と、第２のシリコン層の上に設けられた第２導電型の第３のシリコン層と、第３のシリコン層の上に設けられた第１の窒化物半導体層と、第１の窒化物半導体層の上に設けられ第１の窒化物半導体層よりもバンドギャップが大きい第１導電型の第２の窒化物半導体層と、第２の窒化物半導体層の表面に接し且つ第３のシリコン層に接続された第１の主電極と、第２の窒化物半導体層の表面に接し且つ前記第１のシリコン層に接続された第２の主電極と、第２の窒化物半導体層の上における第１の主電極と第２の主電極との間の部分に設けられた制御電極とを備えている。 （もっと読む）

【課題】 安定動作を保証する高い信頼性と高い効率を備えた電力変換装置及びそれを実現するために用いる構成部品としてのＧａＮ系半導体装置を提供することを目的とする。
【解決手段】 スイッチング素子としてのパワーＦＥＴ１０のソース・ドレイン間に、保護素子としてのＧａＮ系ショットキーダイオード２０が接続されている。このＧａＮ系ショットキーダイオード２０では、アンドープのＧａＮ層２３上にアンドープのＡｌＧａＮ層２４が形成されている。ＡｌＧａＮ層２４に隣接して、ｎ型ＧａＮ層２６がＧａＮ層２３上に形成されている。ＧａＮ層２３とＡｌＧａＮ層２４とのヘテロ接合界面近傍に２次元電子ガスが発生している。ｎ型ＧａＮ層２６上にオーミック接触して、カソード電極２７が形成され、ＡｌＧａＮ層２４上にショットキー接触して、アノード電極２８が形成されている。 （もっと読む）

【課題】 完全なノーマリーオフ型動作を実現することができる、窒化物半導体装置を提供する。
【解決手段】 基板上にIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、
III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、
III−Ｖ族窒化物半導体層からなり、第１及び第２のIII−Ｖ族窒化物半導体層より成膜温度の低い膜からなるアルミニウムを含まない第３の窒化物半導体層が順に積層され、第３の窒化物半導体層にショットキ接触する制御電極を備えている。 （もっと読む）

【課題】耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】基板（６２）と基板（６２）上に形成されたＧａＮ層（６４）とを備え、ＧａＮ層（６４）は、平坦部（６４ａ）と平坦部の表面中央部に形成された凸部（６４ｂ）とを有し、ＧａＮ層（６４）の凸部（６４ｂ）の上面には高不純物濃度のｎ⁺ 型ＧａＮ層（６６）が形成され、ＧａＮ層（６４）の平坦部の表面及び凸部の両側面並びｎ⁺ 型ＧａＮ層（６６）の側面は、ＧａＮ層（６４）よりもバンドギャップエネルギーの大きいアンドープのＡｌＧａＮ層（７０）によって被覆され、ＧａＮ層（６４）とＡｌＧａＮ層（７０）はヘテロ接合をなし、ＧａＮ層（６４）側のヘテロ接合面近傍には２次元電子ガスが発生するＧａＮ系半導体装置。 （もっと読む）

【課題】安定してノーマリオフ特性を有するリセスゲート型ＨＦＥＴを製造することができるリセスゲート型ＨＦＥＴの製造方法を提供する。
【解決手段】基板上にＧａＮ層とＡｌＧａＮ層とのヘテロ接合部を有し、ＡｌＧａＮ層上にゲート電極が形成されているリセスゲート型ＨＦＥＴを製造する方法であって、基板上にＧａＮ層を形成する第１工程と、ＧａＮ層上に第１のＡｌＧａＮ層を１ｎｍ以上３ｎｍ以下の厚さに形成する第２工程と、第１のＡｌＧａＮ層の表面のうちゲート電極形成領域以外の領域の少なくとも一部の表面上に第２のＡｌＧａＮ層を再成長により形成する第３工程と、第１のＡｌＧａＮ層の表面のゲート電極形成領域にゲート電極を形成する第４工程と、を含む、リセスゲート型ＨＦＥＴの製造方法である。 （もっと読む）

【課題】酸化膜或いは絶縁膜が部分的に薄くなることによる耐圧の劣化や、その厚さが過剰になることによる直流利得gmの低下を防ぐことができる高性能な窒化物化合物半導体素子およびその製造方法を提供する。
【解決手段】ソース電極，ドレイン電極とそれぞれオーミック接触するｎ⁺コンタクト領域８，９、および電界集中の緩和を目的としたリサーフ層（リサーフ領域）と呼ばれるｎ^-領域１０を、それぞれ選択成長法によって形成する。選択成長法によるｎ⁺コンタクト領域８，９およびｎ^-領域１０の形成後に、選択成長によってｎ⁺コンタクト領域８，９およびｎ^-領域１０にそれぞれ生じた凸部８ａ，９ａおよび１０ａを化学機械研磨（ＣＭＰ）法により平坦する。 （もっと読む）

【課題】 耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】 ＧａＮ系ショットキーダイオード（１０）のサファイア基板（１２）上にはＧａＮバッファ層（１４）とｎ⁺ 型ＧａＮ層（１６）と表面の一部が凸部形状をなすｎ型ＧａＮ層（１８）とが形成されている。凸部（１８ｂ）の上面にＴｉ電極（２６）がショットキー接合し、凸部側面にＡｌ_0.2Ｇａ_0.8Ｎ層（２２）を介してＰｔ電極（２８）がショットキー接合し、ｎ⁺ 型ＧａＮ層上にＴａＳｉ層からなるカソード電極（３４）がオーミック接合している。Ｔｉ電極とＰｔ電極は複合アノード電極（３０）を構成し、ショットキーダイオードの耐圧向上とオン電圧低減に寄与する。 （もっと読む）

【課題】コレクタエピタキシャル層を薄膜化した高速バイポーラトランジスタを搭載した集積回路中に所望の高耐圧Ｊ−ＦＥＴを混載可能とした半導体装置及びその製法を提供すること。
【解決手段】Ｐ型の単結晶Ｓｉ基体などの第１導電型の半導体基体２上にシリコン半導体層などの第２導電型の半導体層３を積層し、この半導体層３中にＡｓ（ヒ素）等の第２導電型の不純物によってソース領域12及びドレイン領域13を形成し、さらにこの半導体層３上に、シリコン・ゲルマニウム層によってＰ型の第１導電型不純物（例えば、ホウ素など）を有するゲート領域14を形成する。 （もっと読む）

【課題】ソース抵抗やドレイン電流の劣化を伴わない、埋め込みゲート型エンハンスモードのＨＥＭＴを提供する。
【解決手段】ＧａＮ−ＨＥＭＴは、ＧａＮチャネル層２２と、ＧａＮチャネル層２２上にヘテロ接合されたＡｌＧａＮバリア層２４と、ＡｌＧａＮバリア層２４の上面のゲート領域に形成された所定の深さのリセス部２６と、リセス部２６に対して選択的に再成長されてリセス部２６の内壁面に被着されたｉ−ＧａＮ選択再成長層２７と、ｉ−ＧａＮ選択再成長層２７を介してリセス部２６を埋め込むゲート電極４０と、ゲート電極の両側に所定距離隔てて形成されたソース電極４１及びドレイン電極４２とを有している。 （もっと読む）

【課題】より低いコンタクト抵抗値、及び、均一なデバイス特性を具備するＡｌＧａＮ／ＧａＮ−ＨＥＭＴ又はＭＩＳ型のＡｌＧａＮ／ＧａＮ−ＨＥＭＴを作製する。
【解決手段】基板100上に、バッファ層102、バッファ層上にＵＩＤ−ＧａＮ層104、及び、ＵＩＤ−ＧａＮ層上にＵＩＤ−ＡｌＧａＮ層108との積層構造を含む半導体本体110を用意する。次に、この半導体本体のＵＩＤ−ＡｌＧａＮ層の表面である第１主面111上に、絶縁膜112をパターン形成し、このパターン形成された絶縁膜112'をマスクに、半導体本体表面をエッチング処理せずに、ｎ^＋−ＧａＮ層116を、絶縁膜の領域以外の半導体本体表面の領域上に、直接、選択再成長させる。そして、この選択再成長されたｎ^＋−ＧａＮ層の領域に、オーミック電極形成予定領域117を区画形成してオーミック電極122を形成し、次に、絶縁膜の領域内にゲート電極形成予定領域123を区画開口し、ゲート電極124を形成する。 （もっと読む）

【課題】電子供給層と絶縁層との間の界面準位を低減させ、リーク電流やドレイン電流のコラプス等の抑制を可能とすること。
【解決手段】本発明は、基板（１０）上に設けられたＧａＮ電子走行層（１２）と、電子走行層（１２）上に設けられ２次元電子ガス（１３）を電子走行層（１２）に生成するＡｌＧａＮ電子供給層（１４）と、電子供給層（１４）上に設けられたＧａＮ層（２０）と、ＧａＮ層（２０）との間に絶縁膜（３２）を介し設けられたゲート電極（３４）と、を具備する半導体装置である。 （もっと読む）

【課題】窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、しきい電圧の制御可能であり、ノーマリーオフ動作が可能な素子構造を提供する。
【解決手段】窒化物半導体からなるチャネル層とバリア層のヘテロ接合構造を有する電界効果トランジスタにおいて、ｐ型ＩｎＧａＮ層が、ゲート領域のバリア層に積層された層構造を有することを特徴とするヘテロ接合構造を有する電界効果トランジスタ。 （もっと読む）

【課題】ゲート絶縁膜に起因する問題を排除し、微細化に適した電界効果トランジスタを含む半導体装置を提供する。
【解決手段】半導体で形成されるチャネル領域１０２と、チャネル領域１０２上に形成されるゲート電極３１０と、チャネル領域１０２を挟んで両側に形成される同一導電型を有するソース領域２１０およびドレイン領域２２０とを具備する電界効果トランジスタを含む半導体装置であって、ゲート電極３２０が金属原子を含有する導電体によって形成され、チャネル領域１０２の少なくとも一部とゲート電極３１０が接触しており、チャネル領域１０２と、ソース領域２１０およびドレイン領域２２０が異なる導電型を有することを特徴とする半導体装置。 （もっと読む）

【課題】活性層本体上に均一な膜厚での第１及び第２主電極領域を付加的活性層部分として、突出させて形成するとともに、リーク電流や寄生容量の増加等の問題が防止され、かつ素子分離プロセスを容易に行う。
【解決手段】活性層本体部１９ａ上に形成したマスク層２１に第１及び第２開口部２３ａ及び２３ｂとダミー開口部２５とを開口する。そして、これら開口部におけるローカルローディング効果を利用して、第１及び第２開口部から露出した第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上のみに、第１及び第２主電極領域３１ａ及び３１ｂを付加的活性層部分として形成する。 （もっと読む）

【課題】 リーク電流を低減して高耐圧化を実現し、また周波数分散の制御を可能とし、さらにまた閾値電圧の制御が容易な窒化物半導体装置及びその製造方法を提供する。
【解決手段】 基板上に積層したIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、第１の窒化物半導体層上に第１の窒化物半導体層の成膜温度より低い温度で積層したIII−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層と、制御電極形成領域の第２の窒化物半導体層上に積層したIII−Ｖ族窒化物半導体層からなり、ｐ型の導電性を有する第３の窒化物半導体層と、第３の窒化物半導体層にオーミック接触する制御電極とを備える。 （もっと読む）

【課題】ウエハにクラックが生じても、ゲート電極が切断されにくいＧａＮ系半導体素子を提供する。
【解決手段】サファイア基板１上にＧａＮバッファ層２、アンドープＧａＮ層３、ｎ^＋型ＧａＮドレイン層４、ｎ⁻型ＧａＮ層５、ｐ型ＧａＮ系チャネル層６が積層されており、ｐ型ＧａＮ系チャネル層６の上には、リッジ部Ａとリッジ部Ｂと２つのリッジ部を有するｎ型ＧａＮソース層８が形成されている。絶縁膜の上に形成されたゲート電極９の長手方向が、ｐ型ＧａＮ系チャネル層６のｍ面に沿って形成されている。 （もっと読む）

【課題】III族窒化物半導体電界効果型トランジスタとこのトランジスタに光を照射する光源及びその駆動回路の小型化を図ること。
【解決手段】基板１上に設けられ且つIII族窒化物半導体から構成される電界効果型トランジスタ２１と、基板１上に設けられ且つ電界効果トランジスタ２１に光を照射するための発光素子２２とを有するIII族窒化物半導体装置により、発光素子２２から電界効果型トランジスタ２１に光を照射してソース・ドレイン間の電流コラプスによるオン抵抗を低減する。 （もっと読む）