【課題】耐圧性が高い電界効果トランジスタおよびその製造方法を提供すること。
【解決手段】ＭＯＳ構造を有し、窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成された、リセス部を有する半導体動作層と、前記リセス部を含む前記半導体動作層上に形成された絶縁膜と、前記リセス部における前記絶縁膜上に形成されたゲート電極と、前記半導体動作層上に前記リセス部を挟んで形成され、前記半導体動作層に電気的に接続されたソース電極およびドレイン電極と、を備え、前記リセス部が前記半導体動作層に対して傾斜して立ち上がっている側壁部を有する。 （もっと読む）

【課題】本発明は、ＲＦデバイスの特性のばらつきを抑え、高耐圧化、高速化を実現することが可能な化合物半導体装置の製造方法を提供する。
【解決手段】化合物半導体層11の素子領域上に、所定の幅の第１のマスクと、これを所定の間隙で挟むように第２、第３のマスクを形成して異方性エッチングを行い、化合物半導体層中に、凸部を有する所定の深さの第１のリセス14aを形成し、マスクを除去し、露出した化合物半導体層11表面を清浄化し、凸部の上面を露出させた第１のパシベーション膜(18)を形成し、これをマスクとしてエッチングを行い、化合物半導体層11中に所定の深さの第２のリセス14bを形成し、第２のパシベーション膜(18)を形成し、異方性エッチングにより、第２のリセス14bの底面の一部を露出させ壁面にセルフアラインで側壁18aを形成し、露出した第２のリセス底面上にゲート電極17を形成する。 （もっと読む）

【課題】ＲＦデュアルバンドデバイスとして用いられ、微細化と高性能化をともに実現することが可能な電界効果型トランジスタを提供する。
【解決手段】基板ｗ上に形成され、ソース領域１２、ドレイン領域１３およびこれらの間に形成されるフィン状領域１４を有する化合物半導体層１１と、フィン状領域１４の第１の側面に形成され、第１の信号が入力される第１のゲート電極１６と、フィン状領域１４の第２の側面に形成され、第２の信号が入力される第２のゲート電極１７を備える。 （もっと読む）

【課題】窒化ガリウム系化合物半導体層を備え、ノーマリオフ化したヘテロ接合電界効果トランジスタを簡略に製造する方法を提供することを課題とする。
【解決手段】基板上に半導体層を備え、前記半導体層が基板側から、窒化ガリウム系化合物半導体からなるチャネル層と、障壁層とをこの順で備え、前記半導体層上にソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極間に位置するゲート電極とを備えたヘテロ接合電界効果トランジスタの製造方法であって、前記半導体層が、フッ素系ガスプラズマによる処理に付されて、ドライエッチングされ、かつフッ素導入され、前記ドライエッチングにより、処理前の半導体層の表面から障壁層の下面までの厚さの１０％以上の厚さで半導体層が除去されることを特徴とするヘテロ接合電界効果トランジスタの製造方法により上記課題を解決する。 （もっと読む）

【課題】ノーマリオフ動作を実現することができるとともに、所望のゲート閾値電圧を実現することができる、窒化物半導体素子（ＨＥＭＴ）を提供すること。
【解決手段】このＨＥＭＴは、真性ＧａＮ層３およびｎ型ＡｌＧａＮ層４が積層された窒化物半導体積層構造部２を備えている。窒化物半導体積層構造部２は、ストライプ状の線状部１０と、島状の合流部１１とを備えている。複数本の線状部１０は、隣接する線状部１０との間に形成されたストライプ状のトレンチ６によって、互いに分離されている。線状部１０においてトレンチ６内に露出した積層境界７には、ゲート絶縁膜１２を介してゲート電極１３が対向している。また、ｎ型ＡｌＧａＮ層４には、ソース側合流部１１Ｓおよびドレイン側合流部１１Ｄにおいて、ソース電極１４およびドレイン電極１５がそれぞれ接触形成されている。 （もっと読む）

【課題】リセスの水平方向寸法の変動を抑え、良好な耐圧安定性を得ることが可能な化合物半導体装置の製造方法を提供する。
【解決手段】化合物半導体基板１１上に、第１の開口パターンを有するホトレジスト層１７、および第１の開口パターンより広い第２の開口パターンを有し化合物半導体基板１１に接する密着層１８を形成し、ホトレジスト層１７をマスクとし、密着層１８の端部を水平方向の終点としてウェットエッチングを行い、リセス１３を形成する。 （もっと読む）

【課題】接地インダクタンスを低減化した半導体装置およびその製造方法。
【解決手段】半絶縁性基板１１の第１表面に配置され,複数のフィンガーを有するゲート電極、ソース電極およびドレイン電極と、第１表面と反対側の第２表面に配置された接地導体２６と、ゲート電極、ソース電極およびドレイン電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極１４、ソース端子電極１８およびドレイン端子電極１２と、ゲート電極、ソース電極およびドレイン電極の下部の半絶縁性基板１１上に形成された動作層と、動作層近傍の小口径ＶＩＡホール３０と接地導体２６近傍の大口径ＶＩＡホール２０とからなる多段ＶＩＡホールと、多段ＶＩＡホールの内壁面および第２表面に形成され、ソース端子電極１８に対して第２表面側から接続された接地電極２３とを備える半導体装置およびその製造方法。 （もっと読む）

【課題】安定してノーマリオフ特性を有するリセスゲート型ＨＦＥＴを製造することができるリセスゲート型ＨＦＥＴの製造方法を提供する。
【解決手段】基板上にＧａＮ層とＡｌＧａＮ層とのヘテロ接合部を有し、ＡｌＧａＮ層上にゲート電極が形成されているリセスゲート型ＨＦＥＴを製造する方法であって、基板上にＧａＮ層を形成する第１工程と、ＧａＮ層上に第１のＡｌＧａＮ層を１ｎｍ以上３ｎｍ以下の厚さに形成する第２工程と、第１のＡｌＧａＮ層の表面のうちゲート電極形成領域以外の領域の少なくとも一部の表面上に第２のＡｌＧａＮ層を再成長により形成する第３工程と、第１のＡｌＧａＮ層の表面のゲート電極形成領域にゲート電極を形成する第４工程と、を含む、リセスゲート型ＨＦＥＴの製造方法である。 （もっと読む）

【課題】ゲート電圧を効率的に印加し、キャパシタンス成分を小さくすることにより、高効率化、高速化を図ることが可能な電界効果型トランジスタを提供する。
【解決手段】基板１上に形成され、ソース領域４、ドレイン領域５およびこれらの間に形成されるフィン状領域６を有する第１の化合物半導体層と、フィン状領域６の表面に、このフィン状領域６をまたぐように形成されたゲート電極７を備える。 （もっと読む）

【課題】短ゲート長のゲート電極を有する半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体基板１０上にゲート電極１４を形成する領域を規定するダミーゲート１２を形成する工程と、半導体基板１０表面に対して垂直方向の指向性スパッタであるコリメートスパッタ、ロングスロースパッタおよびイオンビームスパッタのいずれかにより半導体基板１０上に表面膜１６を形成する工程と、ダミーゲート１２の側壁に形成された表面膜１６を除去する工程と、ダミーゲート１２を除去する工程と、半導体基板１０上のダミーゲート１２を除去した領域にゲート電極１４を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

その底部孔口よりも幅が広い最上部孔口を有するゲートウェルを備えるパッシベーション体を含むＩＩＩ族窒化物ヘテロ接合パワー半導体素子、およびその製造方法。
（もっと読む）

【課題】オフ動作時におけるリーク電流の発生を抑制できる横型接合型電界効果トランジスタを提供する。
【解決手段】ｐ^-エピタキシャル層３上に、ｎ型エピタキシャル層４とゲート領域５とが順に形成されている。ゲート電極１２ａはゲート領域５に電気的に接続され、ソース電極１２ｂおよびドレイン電極１２ｃは、ゲート電極１２ａを挟むように互いに間隔を置いて配されている。制御電極１２ｄは、オフ動作時においてｐ^-エピタキシャル層３とｎ型エピタキシャル層４とが逆バイアス状態となるような電圧をｐ^-エピタキシャル層３に印加するためのものである。 （もっと読む）

【課題】ゲートオフ時におけるソース・ドレイン電極間のリーク電流を低く抑制しつつノーマリーオフ型の特性を得ると共に、２次元キャリアガスの濃度とその移動度を高めることのできる半導体装置を提供する。
【解決手段】ＧａＮを含むキャリア走行層と、前記キャリア走行層上に形成され、Ａｌ_ＸＧａ_１−ＸＮ（０．０５≦Ｘ≦０．２５）を含む第１の層とＡｌ_ＹＧａ_１−ＹＮ（０．２０≦Ｙ≦０．２８、Ｘ < Ｙ）を含む第２の層とを積層した障壁層と、前記障壁層上に離間して設けられたソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間で前記障壁層上面から前記キャリア走行層に隣接する前記第１の層に達する溝の底部の上に設けられたゲート電極とを備えている。 （もっと読む）

【課題】リセス構造を有する半導体装置における絶縁膜の後退量を制御し、リセスエッジ形状のばらつきを抑え、安定した特性、信頼性を得ることが可能な半導体装置の製造方法を提供する。
【解決手段】本発明の一態様によれば、基板１上に第1の絶縁膜３を形成し、第1の絶縁３膜の所定位置に、この第１の絶縁膜３を貫通する開口部４を形成し、第1の絶縁膜３および開口部４上に第２の絶縁膜５を形成し、異方性エッチングにより、第２の絶縁膜５を選択的に除去して、開口部４壁面に第２の絶縁膜５からなる側壁６を形成し、第１の絶縁膜３および側壁６をマスクとして、等方性エッチングによりリセス７を形成し、側壁６を選択的に除去する。 （もっと読む）

【課題】低いオン抵抗を実現可能な構造を有する、窒化物半導体を用いたエンハンスメント（ノーマリーオフ）型電界効果トランジスタ、とその製造方法の提供。
【解決手段】ＡｌＧａＮ電子供給層１０４上に、それと同じか、より大きなＡｌ組成のＡｌＧａＮからなり、ｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされ、厚さが２〜１０ｎｍ範囲のコンタクト層１０５を設け、ソース電極１０６とドレイン電極１０７の間の一部でコンタクト層１０５をエッチング除去して形成する第１のリセス１１０と、第１のリセス内の一部で電子供給層１０４を薄くして形成する第２のリセス１１２とを有し、第２のリセス内をゲート絶縁膜１１３とＴ型ゲート電極１０８で隙間なく埋め込み、Ｔ型ゲート電極１０８の傘の下の絶縁膜１０９による段差を利用して自己整合的にＴ型ゲート電極１０８に隣接してコンタクト層１０５上にオーミック補助電極１１４を形成する。 （もっと読む）

【課題】電極形成工程を複雑化することなく、ＢｅＯ膜を除去し優れた接合性を有するｐ側電極を形成することが可能な半導体素子の製造方法を提供することを目的とする。
【解決手段】本発明の半導体素子の製造方法によれば、ＡｕＢｅ層５を有するｐ側電極１８、１８ａ、１８ｂの表面にオーミック特性付与時の熱により生成されるＢｅＯをエッチングにより除去するため、電極形成工程を複雑化することなく、優れた接合性を有するｐ側電極１８、１８ａ、１８ｂを形成することができる。 （もっと読む）

【課題】ＭＩＳ構造ＧａＮ系半導体ＦＥＴにおいて、リーク電流を抑制すること。
【解決手段】本発明は、基板（１０）上に設けられたＧａＮ電子走行層（１２）と、電子走行層（１２）上に設けられ２次元電子ガス（１３）を電子走行層（１２）に生成するＡｌＧａＮ電子供給層（１４）と、電子供給層（１４）上に設けられた絶縁膜（２２）と、絶縁膜（２２）上に設けられたゲート電極（３４）と、を具備し、ゲート電極（３４９の中央部下の絶縁膜（２２）の膜厚は、ゲート電極（３４）の端部（３５）下の絶縁膜（２４）の膜厚よりも薄い半導体装置である。 （もっと読む）

【課題】位置合わせの精度に依存しないでゲート電極とトレンチとの間の距離をゼロにすることができ、さらにステッパーの開口能力に依存しないでトレンチの開口幅を狭くすることの可能な電界効果トランジスタの製造方法を提供する。
【解決手段】拡散層１７上に絶縁膜１８Ａと、開口径Ｌ１の開口部Ｈ１を有するレジスト層Ｒ１とを形成したのち（Ｓ１，Ｓ２）レジスト層Ｒ１をマスクとして絶縁膜１８Ａに開口部を形成する（Ｓ３）。レジスト層Ｒ１を除去したのち絶縁膜１８Ａをマスクとして拡散層１７の露出部分にゲート領域２０Ａを形成する（Ｓ４）。開口径Ｌ２の開口部Ｈ２を有するレジスト層Ｒ２を形成したのち（Ｓ５）リフトオフにより開口部Ｈ２の部位にゲート電極２１を形成する（Ｓ６）。ゲート電極２１および絶縁膜１８Ａをマスクとしてゲート電極２１の両脇に一対のトレンチ１９を形成する（Ｓ７）。 （もっと読む）

【課題】閾値電圧を容易に制御することができると共に低いオン抵抗を有する窒化物系半導体装置を歩留まりよく提供する。
【解決手段】ノンドープのＡｌ_XＧａ_1-XＮ（０≦Ｘ＜１）からなる第１窒化物系半導体層１と、第１窒化物系半導体層よりも格子定数の小さいノンドープまたはｎ型のＡｌ_YＧａ_1-YＮ（０＜Ｙ≦１、Ｘ＜Ｙ）からなる第２窒化物系半導体層２と、第１窒化物系半導体層と格子定数の等しいノンドープまたはｎ型の第３窒化物系半導体層３と、Ｉｎ_ＷＡｌ_ＺＧａ_{１−Ｗ−Ｚ}Ｎ（０＜Ｗ≦１、０＜Ｚ＜１）からなる第４窒化物系半導体層４と、ゲート電極形成領域において前記第３窒化物系半導体層に到達している底面を有するリセス構造３０中に形成されたゲート電極５と、ゲート電極を挟んだ第２窒化物系半導体層、第３窒化物系半導体層および第４窒化物系半導体層のいずれかの位置に形成されるソース電極６、ドレイン電極７と、を備える。 （もっと読む）

【課題】活性層本体上に均一な膜厚での第１及び第２主電極領域を付加的活性層部分として、突出させて形成するとともに、リーク電流や寄生容量の増加等の問題が防止され、かつ素子分離プロセスを容易に行う。
【解決手段】活性層本体部１９ａ上に形成したマスク層２１に第１及び第２開口部２３ａ及び２３ｂとダミー開口部２５とを開口する。そして、これら開口部におけるローカルローディング効果を利用して、第１及び第２開口部から露出した第１及び第２主電極領域形成予定領域２７ａ及び２７ｂ上のみに、第１及び第２主電極領域３１ａ及び３１ｂを付加的活性層部分として形成する。 （もっと読む）