【課題】ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供する。
【解決手段】時刻ｔ０で基板生産物を成長炉に配置した後に、摂氏９５０度まで基板温度を上昇する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、ｉ−ＧａＮ膜を成長する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、ｉ−ＡｌＧａＮ膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素の供給を開始して、成長炉のチャンバ中においてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。窒素の雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。 （もっと読む）

【課題】ノーマリオフ特性が安定的に得られる窒化物半導体装置を提供すること。

【解決手段】基板１と、基板１上に形成され、且つ、ヘテロ接合界面２２ａを有する窒化物半導体層２と、窒化物半導体層２に形成されたリセス３と、を備える窒化物半導体装置であって、
窒化物半導体層２は、基板１上に形成されたＡｌｘ１Ｉｎｘ２Ｇａ１−ｘ１−ｘ２Ｎ（０≦ｘ１＜１、０≦ｘ２≦１、０≦（ｘ１＋ｘ２）≦１）からなるキャリア走行層２２と、キャリア走行層２２上に形成されたＡｌｙＧａ１−ｙＮ（０＜ｙ≦１、ｘ１＜ｙ）からなる第１の層２３１、第１の層２３１上に形成されたＧａＮからなる第２の層２３２、及び、第２の層上に形成されたＡｌｚＧａ１−ｚＮ（０＜ｚ≦１、ｘ１＜ｚ）からなる第３の層２３３を有するキャリア供給層２３と、を備え、
凹部３は、第３の層２３３を貫通し、凹部底面３１において第２の層２３２の主面が露出するように形成される。 （もっと読む）

【課題】ゲート−ソース間およびゲート−ドレイン間のキャパシタンスの低減と、ＪＦＥＴをオンさせる際に必要なゲート印加電圧が高電圧になることを抑制する。
【解決手段】凹部４ｃ内に形成されたｉ型（イントリンシック半導体）側壁層５を介してｐ⁺型ゲート領域６を形成する。このような構成とすれば、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ⁺型ゲート領域６よりも低濃度のｐ^-型層が必要とされない。このため、ｎ^-型チャネル層３に直接接触している高濃度のｐ⁺型ゲート領域６によって、ｎ^-型チャネル層３内に伸びる空乏層幅を制御できる。したがって、ｎ⁺型層４とｐ⁺型ゲート領域６との間にさらにｐ^-型層が備えられる場合と比較して、ゲート印加電圧が高電圧になることを抑制できる。また、ｐ⁺型ゲート領域６の側面がｉ型側壁層５によってｎ⁺型層４と分離されるため、ゲート−ソース間およびゲート−ドレイン間のキャパシタンスを低減できる。 （もっと読む）

半導体へテロ構造内に形成されたデバイスへの低抵抗自己整合コンタクトを供する方法が開示されている。当該方法はたとえば、III-V族及びSiGe/Ge材料系において作製される量子井戸トランジスタのゲート、ソース、及びドレイン領域へのコンタクトを形成するのに用いられてよい。ゲートへのソース/ドレインコンタクト間に比較的大きな空間を生成してしまう従来のコンタクト作製処理の流れとは異なり、当該方法により供されたソースとドレインのコンタクトは自己整合され、各コンタクトは、ゲート電極に対して位置合わせされ、かつ、スペーサ材料を介して前記ゲート電極から分離される。
（もっと読む）

【課題】高電圧印加時にフィールドプレート構造端に集中する電界強度を緩和し、高耐圧で信頼性の高い窒化物半導体装置を提供する。
【解決手段】フィールドプレート構造を備えた窒化物半導体装置において、ゲート電極１８に、オフ制御の制御電圧を印加するとき、フィールドプレート構造の傾斜面部直下の窒化物半導体層中１３にはキャリアが存在しないようにする。 （もっと読む）

【課題】ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。
【解決手段】トレンチ６の先端部に形成されたｎ^-型チャネル層７がトレンチ６の長辺に位置する部分よりも膜厚が厚くなるため、そのトレンチ６の先端部においてＪＦＥＴ構造が構成されないようにする。例えば、トレンチ６の先端部の周辺を含めてｎ⁺型ＳｉＣ基板１の外縁部においてｎ⁺型ソース領域４が除去されると共に、トレンチ６の先端部においてｎ^-型チャネル層７および第２ゲート領域８が除去された凹形状とする。これにより、トレンチ６の先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。 （もっと読む）

半導体デバイスおよびそのデバイスを製造する方法が提供される。デバイスは、接合型電界効果トランジスタ（ＪＦＥＴ）、または接合型バリアショットキー（ＪＢＳ）ダイオードまたはＰｉＮダイオードのようなダイオードであり得る。デバイスは、打込みマスクを用いる選択的イオン注入を使用して製造される。デバイスは、打込みマスクからの通常の入射イオンの散乱によって形成された打込み側壁を有する。長いチャネル長の縦型接合型電界効果トランジスタが記載される。デバイスは、シリコンカーバイド（ＳｉＣ）のようなワイドバンドギャップ半導体材料から製造されることができ、高温および高出力の用途において使用することができる。 （もっと読む）

【課題】オン抵抗を低く、移動度を高く、かつピンチオフ特性を良好にした上で、ドレイン電圧を増大させてもキンク現象が生じない、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】開口部２８が設けられたＧａＮ系積層体１５と、チャネルを含む再成長層２７と、ゲート電極Ｇと、ソース電極Ｓと、ドレイン電極Ｄとを備え、再成長層２７は電子走行層２２および電子供給層２６を含み、ＧａＮ系積層体には再成長層に開口部でその端面が被覆されるｐ型ＧａＮ層６が含まれ、そのｐ型ＧａＮ層にオーミック接触するｐ部電極１１を備えることを特徴とする。 （もっと読む）

【課題】リソグラフィ限界以下のゲート長を有するゲート電極の形成方法、及び高周波特性のよいAlGaN/GaN-HEMTの製造方法及びAlGaN/GaN-HEMTを提供する。
【解決手段】基板1表面に第1SiN表面保護層2を成膜する工程と、第1SiN表面保護層表面のレジスト3にリソグラフィ限界のレジスト開口部3aを形成し第1SiN表面保護層をエッチング開口する工程と、第1SiN表面保護層の開口部2a及び第1SiN表面保護層の表面に第2SiN表面保護層4を成膜する工程と、第2SiN表面保護層の表面のレジスト5にリソグラフィ限界のレジスト開口部5aを形成し異方性RIEにて第2SiN表面保護層をエッチングして第2SiN表面保護層の開口部4aと第2SiN表面保護層のサイドウォール4bとを形成する工程と、サイドウォールの内側の基板表面とサイドウォールと第2SiN表面保護層の開口部とを被覆するゲート電極6を形成する工程とを備える。 （もっと読む）

【課題】チャネルにおけるキャリア移動度が高く、ノーマリオフを実現する半導体装置を提供する。
【解決手段】 ｎ型ＧａＮキャップ層１８の開口部２８との界面（開口部境界面）は、複数のほぼ鉛直な面Ｓ１と、各面Ｓ１の間を補完するように形成された傾斜した面Ｓ３により構成されている。傾斜面はドライエッチングにより形成し、異方性エッチングによりダメージ層を除去する。縦型ＦＥＴ１では、ＧａＮ基板１０上に、六方晶のＧａＮ、ＡｌＧａＮを、｛ 0 0 0 1｝面を成長面として、エピタキシャル成長させており、ｎ型ＧａＮキャップ層１８における鉛直な面Ｓ１は、｛ 1-1 0 0｝面（ｍ面）となる。ｍ面は、Ｃ面とは異なり無極性面であるので、ｍ面を成長面として、ＧａＮ電子走行層２２、ＡｌＧａＮ電子供給層２６を再成長させると、ピエゾ電荷等の分極電荷がＡｌＧａＮ／ＧａＮヘテロ界面に生じない。よって、縦型ＦＥＴ１においては、よりノーマリオフに近づけることが可能となる。 （もっと読む）

【課題】電流リークパスを低減可能であると共に、ドリフト層におけるオン抵抗を低減可能な窒化物半導体素子を提供する。
【解決手段】窒化物半導体素子１１では、半導体積層１３の開口部３１上に、チャネル層１５及びキャリア供給層１７が成長される。半導体積層１３は、ｎ型ドリフト層２３、ｐ型電流ブロック層２５及びｎ型コンタクト層１７を含み、これらの半導体層２３、２５、２７は支持基体２９の主面２９ａ上に順に設けられる。半導体積層１３では（０００２）面方向のＸ線回折半値幅は１００秒以下であり、（１０−１２）面方向のＸ線回折半値幅は２５０秒以下である。ゲート電極１９は、キャリア供給層１７上に設けられる。ゲート電極１９は、電流ブロック層２５の側面２５ａ上に設けられたチャネル層１５における二次元電子ガス３５の濃度を変調するように設けられる。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】オン抵抗が低く耐圧が高い電界効果トランジスタを提供すること。
【解決手段】窒化物系化合物半導体からなる電界効果トランジスタであって、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成された高抵抗層又は下地層と、前記高抵抗層又は下地層上に形成された、炭素を含有するキャリア濃度制御層と、前記キャリア濃度制御層上に形成されたキャリア走行層と、前記キャリア走行層上に形成された、前記キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層と、前記キャリア供給層から所定の深さに到るまで形成されたリセス部と、前記キャリア供給層上に前記リセス部を挟んで形成されたソース電極およびドレイン電極と、前記キャリア供給層上にわたって前記リセス部内を覆うように形成されたゲート絶縁膜と、前記リセス部において前記ゲート絶縁膜上に形成されたゲート電極と、を備える。 （もっと読む）

【課題】電流コラプスを低減することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１上に形成されたＧａＮ層２と、ＧａＮ層２上に形成されたｎ型ＡｌＧａＮ層３と、ｎ型ＡｌＧａＮ層３上に形成されたソース電極１１ｓ及びドレイン電極１１ｄと、ｎ型ＡｌＧａＮ層３上においてソース電極１１ｓ及びドレイン電極１１ｄとの間に位置し、Ｎを含み、開口部２２が形成されたＡｌＮ層５と、開口部２２内からＡｌＮ層５の上方まで延在するゲート電極１１ｇと、が設けられている。更に、開口部２２内においてゲート電極１１ｇとＡｌＮ層５とを絶縁するＳｉＮ膜７が設けられている。 （もっと読む）

【課題】フィールドプレートを設けることによって、半導体装置のゲート電極及びドレイン電極間における電解集中を、効率良く緩和する。
【解決手段】下地11と、この下地の下地面11aに、互いに離間しかつ対向して形成された第１及び第２主電極29a及び29bを具えている。また、下地面に、第１及び第２主電極間に挟み込まれて形成されたゲート電極27を具えている。さらに、ゲート電極と第１主電極との間に露出した下地面には、第１下地面保護膜31aが形成されている。また、ゲート電極と第２主電極との間に露出した下地面には、第２下地面保護膜31bが形成されている。そして、ゲート電極の上側表面27aから、このゲート電極の第２主電極と対向する側の側面27b、第２下地面保護膜に渡って、一体的に被覆するフィールドプレート43が形成されている。さらに、フィールドプレートと第２下地面保護膜との境界面47は、下地面側に凸状に湾曲している傾斜面である。 （もっと読む）

【課題】本発明は、ＲＦデバイスの低抵抗化による高効率化と信頼性の向上を図ることが可能な化合物半導体装置とその製造方法を提供する。
【解決手段】化合物半導体基板に形成されたメサ２２と、メサ２２の壁面に形成された曲率表面を有する側壁１６と、メサ２２上に形成されるゲート電極と、ゲート電極と一体化され、側壁１６の表面に形成されるゲートメタル１８と、を備える。 （もっと読む）

【課題】電圧ストレス前後でのしきい値電圧変動が少ない高信頼性の電界効果トランジスタ、その製造方法、及び半導体装置を提供すること
【解決手段】本発明にかかるＪ−ＦＥＴ５１は、半絶縁性ＧａＡｓ基板１上に形成された第１導電型のチャネル層（Ｓｉドープｎ型ＡｌＧａＡｓ電子供給層３、７、アンドープＡｌＧａＡｓスペーサ層４、６、アンドープＩｎＧａＡｓチャネル層５）と、第１導電型のチャネル層上に形成された少なくとも１層以上の半導体層からなる上層半導体層と、上層半導体層に設けられたリセス内、又は上層半導体層の上に形成された第２導電型の半導体層（Ｃドープｐ^＋−ＧａＡｓ層１８）と、第２導電型の半導体層上に接触して設けられたゲート電極１９と、上層半導体層の上に接触して設けられた窒化膜１６と、窒化膜１６上に形成され、窒化膜１６よりも膜厚の厚い酸化膜１７とを含むゲート絶縁膜と、を備えるものである。 （もっと読む）

【課題】ビアホールの形成に関連する歩留まりの低下を抑制し、また、スループットを向上することができる半導体装置の製造方法を提供する。
【解決手段】絶縁性基板１上にＧａＮ層２及びｎ型ＡｌＧａＮ層３を形成し、その後、ゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成する。次に、ソース電極４ｓ、ＧａＮ層２及びｎ型ＡｌＧａＮ層３に、少なくとも絶縁性基板１の表面まで到達する開口部６を形成する。次いで、開口部６内にＮｉ層８を形成する。その後、Ｎｉ層８をエッチングストッパとするドライエッチングを高速で行うことにより、絶縁性基板１に、その裏面側からＮｉ層８まで到達するビアホール１ｓを、冷却等によりその側壁に化合物膜１９を堆積させながら形成する。そして、ビアホール１ｓ内から絶縁性基板１の裏面にわたってビア配線１６を形成する。 （もっと読む）

【課題】ドライエッチングで加工したｐ型の窒化物半導体の表面に低コンタクト抵抗のオーミック電極を形成する。
【解決手段】 半導体装置の製造方法は、窒化物半導体のｐ型領域をドライエッチングによって露出させる工程と、ドライエッチングで露出させたｐ型領域の表面にマグネシウムを含む被覆層を形成する被覆層形成工程と、被覆層が形成されている窒化物半導体を加熱処理するアニール工程と、被覆層を形成したｐ型領域の表面に、オーミック電極を形成する電極形成工程を備える。 （もっと読む）