【課題】 本発明が解決しようとする課題は、ヘテロ接合に形成されたチャンネルを用いる窒化物半導体デバイスにおいて、低抵抗の電極を形成することである。
【解決手段】 窒化物半導体デバイスにおいて、窒化物半導体表面より小さな穴を通してヘテロ接合に形成されるチャンネルに接する電極構造を形成することによって解決される。また上記電極構造は、電子ビーム蒸着法により粒子状の金属をチャンネルに至るまで導入することにより形成される。 （もっと読む）

【課題】耐圧が高く且つオン電圧の低いＧａＮ系半導体装置を提供する。
【解決手段】導電性の基板６２と、基板６２上に形成され、表面の一部が凸部形状をなすＩＩＩ−Ｖ族窒化物半導体層６４と、ＩＩＩ−Ｖ族窒化物半導体層６４の凸部６４ｂの上面にオーミック接合して形成されるソース電極７２と、凸部６４ｂの側面にショットキー接合して形成されるゲート電極７４と、基板６２の裏面にオーミック接合して形成されるドレイン電極７６とを備えることを特徴とするＩＩＩ−Ｖ族窒化物半導体装置。 （もっと読む）

【課題】素子の特性を損ねることなく、プロセスコストの低減を可能とする半導体装置およびその製造方法を提供する。
【解決手段】本発明に係る半導体装置１００は、半導体基板１０１と、半導体基板１０１上に形成されるチャネル層１０４と、チャネル層１０４上に形成される電子供給層１０６と、電子供給層１０６上に形成され、第１の材料で構成され、電子供給層１０６とショットキー接合する第１のゲート電極１１３ａと、第１のゲート電極１１３ａを挟むように形成され、第２の材料で構成され、チャネル層１０４と電気的に接続されるオーミック電極１１４ａと、半導体基板１０１上に形成される第１の絶縁膜１１１および１１２と、第１の絶縁膜上１１２に形成され、第１の材料で構成される第１の層１１３ｂと、第１の層１１３ｂ上に形成され、第２の材料で構成される第１の保護メタル１１４ｂと、第１の保護メタル上に形成される第１の配線１１６ｂとを備える。 （もっと読む）

【課題】 本発明が解決しようとする課題は、窒化物半導体電界効果トランジスタにおいて、しきい電圧の制御が可能なエンハンスメント形の動作を得ることである。
【解決手段】 結晶方位の＋ｃ方向にＡｌ_ｘＧａ_１−ｘＮ層、ＧａＮ層、Ａｌ_ｙＧａ_１−ｙＮ層の順に積層されており、ｘ≧ｙにすることにより空乏化しているダブルヘテロ構造からなるチャンネルをゲート部に有することを特徴とする窒化物半導体電界効果トランジスタによって解決される。 （もっと読む）

【課題】 窒化物半導体装置の製造工程において、エッチングダメージの無い、加工精度の優れたリセス構造を形成し、高機能窒化物半導体装置が得られる製造方法を提供する。
【解決手段】 基板１上にＧａＮまたはＡｌ_zＧａ_1-zＮ（０＜ｚ≦１）からなる窒化物半導体層３、４を成長し、その窒化物半導体層の表面にリセス７ａを形成する場合に、窒化物半導体層のリセスを形成する部分のみを酸化させて酸化物層を形成し、その後に酸化物層を還元することにより、酸化物層の部分を除去してリセス７ａを形成する。 （もっと読む）

【課題】寸法制御が容易で特性の安定したＬＤＤ構造を有するＦＥＴなどの半導体装置の製造方法及びその製造方法によって得られる半導体装置を提供する。
【解決手段】この発明におけるＬＤＤ構造を有する半導体装置の製造方法は、レジスト寸法の増大にパターンシュリンク剤を用いる。そして、レジスト３とパターンシュリンク剤６との架橋反応を制御することでＬＤＤ構造形成部分の寸法の制御を容易にし、特性の安定した半導体装置を得るものである。 （もっと読む）

【課題】トレンチ構造のＪ−ＦＥＴが形成されるセル領域の一部に、ダイオードを内蔵する炭化珪素半導体装置およびその製造方法を提供する。
【解決手段】炭化珪素半導体で構成されたＮ^＋型ドレイン層１１、Ｎ⁻型ドリフト層１２およびＮ^＋型ソース層１３が下から順に配置されている半導体基板１と、ソース層１３の表面からドリフト層１２に到達する深さのトレンチ１４の側面１４ａに沿って配置されたＰ型ゲート層１５と、トレンチ１４の内部でゲート層１５を覆う絶縁膜１７と、ソース層１３と電気的に接続されたソース電極１９とを備える炭化珪素半導体装置において、少なくともトレンチ１４の内部もしくは真下に、ソース電極１９と電気的に接続され、ドリフト層１２と接合してダイオード６を構成するショットキー電極１８もしくはＰ型層のダイオード構成部を設ける。 （もっと読む）

【課題】ｏｎ特性と耐圧性に優れた半導体素子を実現すること。
【解決手段】半導体層１，２の上面には膜厚０．１μｍ〜０．３μｍ程度のＡｌ₂ Ｏ₃ 結晶からなる保護被膜３が積層されている。この膜厚は、不純物の拡散バリアあるいはキャリアの注入バリアとして機能する膜厚であれば良い。この保護被膜３は、Ａｌ₂ Ｏ₃ 結晶の結晶成長によって成膜することができ、更にこの上には、厚いＧａＮ結晶層を広く容易に結晶成長させることができる。広面積に形成された厚膜の耐圧絶縁膜４は、その様な結晶成長によって積層された半導体結晶層であり、膜厚約２０μｍの真性ＧａＮ結晶から形成されている。さらにその上部に、Ａｌ₂ Ｏ₃ 結晶からなる保護被膜５を０．１μｍ程度形成する。この保護被膜５は、キャリアの注入バリア層あるいは耐圧絶縁膜４への不純物の拡散（侵入）を防止する保護被膜として機能する。 （もっと読む）

【課題】Ｔ型電極部の寄生容量を小さくする。
【解決手段】基板１１上に半導体結晶層１２を形成し、半導体結晶層１２上に膜厚が５０ｎｍの第１のＳｉＯ_２膜１３を形成し、ＳｉＯ_２膜１３上に膜厚が１００ｎｍの第２のＳｉＯ_２膜１４を形成し、開口部１５ａを有するレジスト１５を形成し、第１の反応性イオンエッチングにより開口部１５ａの直下のＳｉＯ_２膜１４、１３をエッチングし、第２の反応性イオンエッチングにより、ＳｉＯ_２膜１３のエッチングを進行させず、ＳｉＯ_２膜１４のエッチングを横方向に進行させて、ＳｉＯ_２膜１３、１４にＴ型開口部を形成し、レジスト１５を除去したのち、ＳｉＯ_２膜１３、１４のＴ型開口部にＴ型電極１６を形成する。 （もっと読む）

【課題】 ゲートリセス構造を有する高周波素子等の半導体装置を良好な歩留まりで製造することのできる半導体装置の製造方法を得る。
【解決手段】 第２の絶縁膜４を堆積する膜厚を所定のあらかじめ厚さとし、この第２の絶縁膜をエッチングする時間を所定の時間とすることによって、開口３の周縁に形成されるサイドウォール５の断面幅を調整し、後の工程にてこのリセス７が形成される半導体基板１の露出部位６の幅を所望の値に制御する。また、この半導体基板１の露出部位６にリセスを形成する際は、そのエッチング時間を制御することによって形成されるリセス７の深さを所望の値に制御する。 （もっと読む）

貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタは作製される。ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第２の部分は、保護層から間隔を空けて配置され、第１の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。
（もっと読む）

金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）の単位セルが提供される。単位セルは、ソース（１３）、ドレイン（１７）、及びゲート（２４）を有するＭＥＳＦＥＴを含んでいる。ゲートは、ソースとドレインの間で、ＭＥＳＦＥＴのチャネル層（１８）上にある。チャネル層は、チャネル層のソース側に第１の厚さと、チャネル層のドレイン側に、第１の厚さより厚い第２の厚さとを有する。ＭＥＳＦＥＴの製造もまた提供される。
（もっと読む）

【課題】 ２層構造のゲート電極を有する半導体装置において、耐湿性が高く保護性能の劣化しない半導体装置の提供を目的とする。
【解決手段】 半導体装置が、半導体基板と、半導体基板の上に設けられ、その傘部が高融点金属層とその上に形成された低抵抗金属層とを含むＴ型ゲート電極と、Ｔ型ゲート電極を覆うパッシベーション膜とを含む。傘部の端部において、高融点金属層の内角が、略９０°以上である。内角は鈍角であっても良い。 （もっと読む）

【課題】十分に大きな電流密度を得ることができるノーマリオフ型の窒化物半導体からなる電界効果トランジスタ及びその製造方法を提供する。
【解決手段】基板１０１上にＡｌＮバッファ層１０２、アンドープＧａＮ層１０３、アンドープＡｌＧａＮ層１０４、ｐ型ＧａＮ層１０５、高濃度ｐ型ＧａＮ層１０６が順に形成され、ゲート電極１１１が高濃度ｐ型ＧａＮ層１０６とオーミック接合する。アンドープＡｌＧａＮ層１０４の上にはソース電極１０９及びドレイン電極１１０が設けられる。アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 （もっと読む）

【課題】 オン電圧が低いノーマリオフ型の半導体装置を提供する。
【解決手段】 ヘテロ接合を有する半導体の一方の主面（５）上に形成された第１の電極（７）は、一方の主面（５）の上方から見て、第２の電極（８）と第３の電極（９）との間に配置されており、前記半導体の一方の主面（５）における第１の電極（７）が形成されている部位には、複数の凹部（６ａ）が形成されており、該凹部（６ａ）から隣の凹部（６ａ´）へ向かう方向は、第２の電極（８）から第３の電極（９）へ向かう方向に交差していることを特徴とする。 （もっと読む）

【課題】 耐圧が高く、オン抵抗が低い半導体装置およびその製造方法を提供する。
【解決手段】 基板（１０）と、該基板上に形成され、ＳｉＣドリフト層（１４）と、ＧａＮ系半導体層（１８）と、ＧａＮ系半導体層上に形成されたソース電極（６０）若しくはエミッタ電極並びにゲート電極（６２）と、前記ＳｉＣドリフト層の前記ＧａＮ系半導体層と相対する面に接続されたドレイン電極（６４）またはコレクタ電極と、を具備する半導体装置およびその製造方法である。ＳｉＣドリフト層を有することによりドリフト層の厚膜化が可能となりドレイン耐圧が高くできる。さらに、チャネル移動度の高いＧａＮ系半導体層をチャネル層として用いることによりオン抵抗が低い半導体装置およびその製造方法を提供することができる。 （もっと読む）

【課題】 ピンチオフ特性を改善しまたはチャネル層の移動度を向上させ電気的特性の良好な半導体装置を提供すること。
【解決手段】 基板（１０）上に形成され、開口部（２８）を有するＧａＮ系半導体層（２０）と、ＧａＮ系半導体層の前記開口部側面に形成された電子走行層（２２）と、電子走行層の前記開口部側の側面に形成され、前記電子走行層よりバンドギャップの大きい電子供給層（２６）と、電子供給層の開口部側の側面に形成されたゲート電極（３２）と、ＧａＮ系半導体層上に形成されたソース電極（３０）と、ＧａＮ系半導体層のソース電極と相対する面に接続されたドレイン電極（３４）と、を具備する半導体装置。 （もっと読む）

【課題】 高出力動作可能であり高周波数動作可能な半導体装置およびその製造方法を提供する。
【解決手段】 基板（１０）と、基板上に形成されたＧａＮ系半導体層（１６）と、ＧａＮ系半導体層上に埋め込まれ形成されたゲート電極（１８）と、ゲート電極の両側に形成されたソース電極（２０）およびドレイン電極（２２）と、ゲート電極とソース電極の間に形成された第１のリセス部（３４）と、ゲート電極とドレイン電極の間に形成された第２のリセス部（３８）と、を具備し、第１のリセス部の深さが、第２のリセス部の深さより浅いことを特徴とする半導体装置およびその製造方法である。 （もっと読む）

【課題】ヘテロ接合を有する電界効果トランジスタにおいて、ヘテロ界面における寄生抵抗の増大を抑制し、それによって高周波特性等のトランジスタ特性を向上させる。
【解決手段】アンドープＧａＮバッファー層２の上に、ｎ型ＡｌＧａＮ電子供給層３及びｎ型ＩｎＡｌＧａＮキャップ層４が順に形成されている。ｎ型ＩｎＡｌＧａＮキャップ層４の上には、ｎ型ＩｎＡｌＧａＮキャップ層４と接し且つソース電極及びドレイン電極となるＴｉ／Ａｌオーミック電極５が形成されている。ｎ型ＡｌＧａＮ電子供給層３とｎ型ＩｎＡｌＧａＮキャップ層４との界面において、それぞれの伝導帯の下端が実質的に連続する。 （もっと読む）

【課題】 半導体装置例えばＨＥＭＴにおけるしきい値電圧Ｖthの安定化等の半導体装置における特性の安定化を図る事ができる半導体装置及びその製造方法を提供する。
【解決手段】 半導体基体１上の、素子構成層３と、この素子構成層３によって構成する半導体素子または／および回路素子の不純物導入ないしは電極の形成層上に、この形成層に比してエッチング性の高いエッチング選択性を呈するエッチング犠牲層２０を形成する工程と、このエッチング犠牲層２０上に絶縁層１２を形成する工程と、絶縁層１２を貫通し、エッチング犠牲層２０を貫通することがない深さの第１の開口部３１をエッチングによって形成する第１のエッチング工程と、この第１の開口部３１を通じて、エッチング犠牲層２０を貫通する第２の開口部３２を形成して第１および第２の開口部３１および３２が貫通して形成された貫通開口３３を形成する第２のエッチング工程とを有する。 （もっと読む）