【課題】バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。
【解決手段】化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 （もっと読む）

【課題】チャネル領域の低抵抗化を図りながら、ノーマリオフを実現する。
【解決手段】半導体装置を、キャリア走行層３及びキャリア供給層５を含む窒化物半導体積層構造と、窒化物半導体積層構造の上方に設けられ、活性化領域１０と不活性領域１０Ａとを有するｐ型窒化物半導体層６と、ｐ型窒化物半導体層の不活性領域上に設けられたｎ型窒化物半導体層７と、ｐ型窒化物半導体層の活性化領域の上方に設けられたゲート電極１３とを備えるものとする。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）

【課題】低コストでしきい値電圧のバラツキの少ないノーマリーオフ化されたＨＥＭＴを提供する。
【解決手段】基板１０の上方に半導体層２１〜２４を形成する工程と、半導体層２３〜２４にフッ素成分を含むガスを用いたドライエッチングによりリセス５１となる開口部を形成する工程と、半導体層を加熱することによりリセス５１の側面及び底面に付着しているフッ素を半導体層２２〜２４に拡散させフッ素を含む領域を形成する工程と、リセス５１の内面及び半導体層２２〜２４上に絶縁膜３０を形成する工程と、リセス５１が形成されている領域に絶縁膜３０を介し電極４１を形成する工程と、を有する。 （もっと読む）

【課題】トレンチを用いて素子分離され、且つ、隣接素子の動作による影響が抑制された化合物半導体装置及び化合物半導体装置の製造方法を提供する。
【解決手段】半導体基板１０と、キャリア走行層２１とキャリア供給層２２を有し、半導体基板上に配置された窒化物半導体層２０と、上端部がキャリア走行層とキャリア供給層との界面よりも上方に位置する空洞４０を内部に有する、窒化物半導体層の周囲を囲んで配置された素子分離絶縁膜３０とを備える。 （もっと読む）

【課題】窒化物化合物半導体を用いたパワーダイオード、パワーＭＯＳＦＥＴ等のパワー
半導体素子について、クラックフリーで形成されて従来よりも厚い窒化物化合物半導体層
を使用して耐圧を向上することである。
【解決手段】シリコン基板１上に厚さ１０μｍ以上の凸状に選択成長された窒化物化合物
半導体からなるキャリア移動層３と、キャリア移動層３上に形成された電極４とを有し、
１つのパワー半導体素子は１つのキャリア移動層３から構成されている。 （もっと読む）

【課題】工程を簡素化して歩留まりを向上すると共に、安定した形状の電極を再現性よく得ることができる半導体装置の製造方法を提供する。
【解決手段】第１のレジスト膜１１と、第１のレジスト膜１１の開口よりも小さな開口を有する第２のレジスト膜１２とを用いて、ＳｉＯ_２絶縁膜１０を異方性ドライエッチングによってエッチングして、ＳｉＯ_２絶縁膜１０にテーパ状の開口部１０１を形成する。このため、ＧａＮ層１を斜めに設置し直してＳｉＯ_２絶縁膜１０をエッチングする必要がなく、ＧａＮ層１を水平に設置したままＳｉＯ_２絶縁膜１０をエッチングすることができ、工程を簡素化できる。 （もっと読む）

【課題】ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制する。
【解決手段】トレンチ６の先端部に形成されたｎ^-型チャネル層７がトレンチ６の長辺に位置する部分よりも膜厚が厚くなるため、そのトレンチ６の先端部においてＪＦＥＴ構造が構成されないようにする。例えば、トレンチ６の先端部をｐ⁺型領域２０にて埋め尽くすようにする。これにより、トレンチ６の先端部のＪＦＥＴ構造の閾値がトレンチ６の長辺に位置する部分のＪＦＥＴ構造の閾値からずれることによる影響を受けることがない。したがって、ゲート電圧が閾値近傍に近づくときに発生する過剰なドレイン電流を抑制できる構造のＳｉＣ半導体装置とすることが可能となる。 （もっと読む）

【課題】 チャネルの高い移動度を得ながら、かつ、縦方向耐圧およびゲート電極端における耐圧の両方の耐圧性能を確実に得ることができる、半導体装置およびその製造方法を提供する。
【解決手段】 ｎ型ドリフト層および該ｎ型ドリフト層上に位置するｐ型層を含むＧａＮ系積層体に、開口部が設けられ、開口部を覆うように位置する、チャネルを含む再成長層と、再成長層に沿って該再成長層上に位置するゲート電極とを備え、開口部はｎ型ドリフト層に届いており、ゲート電極の端は、平面的に見てｐ型層から外れた部分がないように位置していることを特徴とする。 （もっと読む）

【課題】耐圧が高く破壊等が生じにくい、信頼性の高い半導体装置を提供する。
【解決手段】基板上に形成された第１の半導体層１２と、前記第１の半導体層上に形成された第２の半導体層１４と、所定の領域の前記第２の半導体層の一部または全部を除去することにより形成されているゲートリセス２２と、前記ゲートリセス及び第２の半導体層上に形成されている絶縁膜３１と、前記ゲートリセス上に絶縁膜を介して形成されているゲート電極３２と、前記第１の半導体層または前記第２の半導体層上に形成されているソース電極３３及びドレイン電極３４と、を有し、前記ゲートリセスの底面は、中央部分２３ａが周辺部分２３ｂに対し高い形状であることを特徴とする半導体装置。 （もっと読む）

【課題】化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】電極溝２Ｃの内壁面を含む化合物半導体層２の表面は、電極溝２Ｃを形成する際のドライエッチングによるエッチング残渣物１２ａ及び変質物１２ｂが除去されて、化合物半導体がフッ素（Ｆ）で終端されており、この電極溝２Ｃをゲート絶縁膜６を介してゲートメタルで埋め込み、或いは電極溝２Ｃを直接的にゲートメタルで埋め込んで、ゲート電極７が形成される。 （もっと読む）

【課題】オーミック電極のコンタクト抵抗を低減する。
【解決手段】半導体装置は、第１の窒化物半導体層１３上に形成され第１の窒化物半導体層１３よりバンドギャップが大きい第２の窒化物半導体層１４と、第２の窒化物半導体層１４を貫通して第１の窒化物半導体層１３の一部を除去する形状の凹部と、凹部を埋め込む電極１７とを備える。第１の窒化物半導体層１３の第２の窒化物半導体層１４との界面直下に２次元電子ガス層１３ａを有する。電極１７と第２の窒化物半導体層１４とは第１のコンタクト面１６ａにて接する。電極１７と２次元電子ガス層１３ａの部分とは、第１のコンタクト面１６ａの下に接続された第２のコンタクト面１６ｂにて接する。第１のコンタクト面１６ａは凹部の幅が下から上に広くなる形状である。接続箇所において、第２のコンタクト面１６ｂは、第１のコンタクト面１６ａよりも第１の窒化物半導体層１３の上面に対して急峻である。 （もっと読む）

【課題】 ｐ型ＧａＮバリア層の電位を確実に固定することでピンチオフ特性、耐圧性能の向上を安定して得ることができる縦型の半導体装置を提供する。
【解決手段】 ＧａＮ系積層体１５に開口部２８が設けられており、開口部の壁面を覆うように位置するチャネルを含む再成長層２７と、ソース電極Ｓとオーミック接触するｎ^＋型ソース層８と、ｐ型ＧａＮバリア層６と、その間に位置するｐ^＋型ＧａＮ補助層７とを含み、ｐ型ＧａＮバリア６の電位をソース電位に固定するために、ｐ^＋型ＧａＮ補助層７が、ｎ^＋型ソース層８とトンネル接合を形成することを特徴とする。 （もっと読む）

【課題】本発明は、ＳＢＤ、ＨＥＭＴ等のデバイスに逆方向電圧をかけたときの電極端部に生じる電界集中を緩和して電流コラプス、及び長期信頼性の問題を解決した半導体装置を提供する。
【解決手段】窒化物化合物半導体層を有する電子走行層１１と、前記電子走行層１１に形成された窒化物化合物半導体からなる電子供給層１２と、前記電子供給層１２上に形成された第１電極１３と、前記電子供給層１２上に前記第１電極１３と離間して形成された第２電極１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第１電極１３に対向して形成された、前記第１電極１３と同電位の第１導電体１４と、前記電子走行層１１および前記電子供給層１２を挟んで前記第２電極１４に対向して形成された、前記第２電極１４と同電位の第２導電体１６とを有する半導体装置１を提供する。 （もっと読む）

【課題】歩留りの低下を抑制する。
【解決手段】開口部１２１．１の形成により、第１の半導体層１１０の上面のうち、上方に第２の半導体層１２０が形成されていない部分の少なくとも一部には、絶縁体１３０．１が形成される。開口部１２１．１には、絶縁体１３０．１を覆うようにソース電極Ｓ１０が形成される。ソース電極Ｓ１０は、第１の半導体層１１０と前記第２の半導体層１２０との界面と接するように形成される。 （もっと読む）

【課題】微細化と、オン特性を改善する、炭化珪素トランジスタ装置の製造方法の提供。
【解決手段】高濃度ｎ型炭化珪素基板２上に、低濃度ｎ型ドリフト層３と高濃度ｐ型層１０をエピタキシャル成長する工程と、高濃度ｐ型層１０の一部を除去離間した複数の高濃度ｐ型ゲート領域４を形成する工程と、互いに隣り合った高濃度ｐ型ゲート領域４の間に位置するチャネル領域７、高濃度ｐ型ゲート領域４及びゲート電極領域１０の全面を覆う低濃度ｎ型ドリフト層３よりも低い不純物濃度の低濃度ｎ型領域１１をエピタキシャル成長する工程と、低濃度ｎ型領域１１の一部を除去する工程と、低濃度ｎ型領域１１の表面にイオン注入し高濃度ｎ型ソース領域５を形成する工程と、高濃度ｎ型ソース領域５上にソース電極６を、高濃度ｎ型炭化珪素基板２の裏面にドレイン電極１を、ゲート電極領域１０にゲート電極８を形成する工程を含む炭化珪素トランジスタ装置の製造方法。 （もっと読む）

【課題】室温（３００Ｋ）以上において正孔濃度が１．０×１０^１５ｃｍ^‐3以上で、かつ、ドーパント原子濃度が１．０×１０^２１ｃｍ^‐3以下である実用的なｐ型ダイヤモンド半導体デバイスとその製造方法を提供すること。
【解決手段】単結晶ダイヤモンド基板１−１の上に形成された単結晶ダイヤモンド薄膜１−２の中には、二次元の正孔または電子チャンネル１−３が形成される。基板１−１の面方位と基板１−１の結晶軸「００１」方向との成す角度をαｓ、ダイヤモンド薄膜１−２の面方位と単結晶ダイヤモンド薄膜１−２の結晶軸「００１」方向との成す角度をαｄ、チャンネル１−３の面方位とダイヤモンド薄膜１−２の結晶軸「００１」方向との成す角度をαｃとする。単結晶ダイヤモンド薄膜１−２の表面上には、ソース電極１−４、ゲート電極１−５、ドレイン電極１−６が形成される。 （もっと読む）

【課題】チャネル層のキャリア濃度が増大することを避けてリークを低減できる構造を有する、窒化物電子デバイスを提供する。
【解決手段】半導体積層１５の斜面１５ａ及び主面１５ｃは、それぞれ、第１及び第２の基準面Ｒ１、Ｒ２に対して延在する。半導体積層１５の主面１５ｃは六方晶系III族窒化物のｃ軸方向を示す基準軸Ｃｘに対して５度以上４０度以下の範囲内の角度で傾斜すると共に、第１の基準面Ｒ１の法線と基準軸Ｃｘとの成す角度は第２の基準面Ｒ２の法線と基準軸Ｃｘとの成す角度より小さいので、チャネル層１９の酸素濃度を１×１０^１７ｃｍ^−３未満にすることができる。これ故に、チャネル層１９において、酸素添加によりキャリア濃度が増加することを避けることができ、チャネル層を介したトランジスタのリーク電流を低減できる。 （もっと読む）

【課題】ゲート電極の形成工程におけるフォトレジスト層を露光した際に、露光不良によりレジスト残渣が発生しないようにすること。
【解決手段】本発明の電界効果トランジスタ１００は、半導体基板１上にゲート電極を備えた電界効果トランジスタで、半導体基板１上に設けられた誘電体膜２と、この誘電体膜２の開口部に設けられたフット部８と、このフット部８上及び誘電体膜２上に設けられたヘッド部９とを備え、誘電体膜の膜厚ｔ１が、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）である。 （もっと読む）

【課題】 アクセス抵抗およびオン抵抗が低いIII族窒化物半導体素子、III族窒化物半導体素子の製造方法、および電子装置を提供する。
【解決手段】
障壁層９０２は、チャネル層９０１上方にヘテロ接合され、
チャネル層９０１の上部の一部およびその上方の障壁層９０２が除去されて凹部が形成され、
チャネル層９０１および障壁層９０２の一部にｎ型導電層領域９０４が形成され、
ｎ型導電層領域９０４は、前記凹部の表面を含み、
ｎ型導電層領域９０４の深さＴ_ｉｍｐが、ｎ型導電層領域９０４表面の各部から前記表面と垂直方向の測定値で１５ｎｍ以上であり、
オーミック電極９０６および９０７は、前記凹部の表面を介して前記ｎ型導電層領域にオーミック接触していることを特徴とする、III族窒化物半導体素子。 （もっと読む）