炭化珪素トランジスタ装置の製造方法
【課題】微細化と、オン特性を改善する、炭化珪素トランジスタ装置の製造方法の提供。
【解決手段】高濃度ｎ型炭化珪素基板２上に、低濃度ｎ型ドリフト層３と高濃度ｐ型層１０をエピタキシャル成長する工程と、高濃度ｐ型層１０の一部を除去離間した複数の高濃度ｐ型ゲート領域４を形成する工程と、互いに隣り合った高濃度ｐ型ゲート領域４の間に位置するチャネル領域７、高濃度ｐ型ゲート領域４及びゲート電極領域１０の全面を覆う低濃度ｎ型ドリフト層３よりも低い不純物濃度の低濃度ｎ型領域１１をエピタキシャル成長する工程と、低濃度ｎ型領域１１の一部を除去する工程と、低濃度ｎ型領域１１の表面にイオン注入し高濃度ｎ型ソース領域５を形成する工程と、高濃度ｎ型ソース領域５上にソース電極６を、高濃度ｎ型炭化珪素基板２の裏面にドレイン電極１を、ゲート電極領域１０にゲート電極８を形成する工程を含む炭化珪素トランジスタ装置の製造方法。
【解決手段】高濃度ｎ型炭化珪素基板２上に、低濃度ｎ型ドリフト層３と高濃度ｐ型層１０をエピタキシャル成長する工程と、高濃度ｐ型層１０の一部を除去離間した複数の高濃度ｐ型ゲート領域４を形成する工程と、互いに隣り合った高濃度ｐ型ゲート領域４の間に位置するチャネル領域７、高濃度ｐ型ゲート領域４及びゲート電極領域１０の全面を覆う低濃度ｎ型ドリフト層３よりも低い不純物濃度の低濃度ｎ型領域１１をエピタキシャル成長する工程と、低濃度ｎ型領域１１の一部を除去する工程と、低濃度ｎ型領域１１の表面にイオン注入し高濃度ｎ型ソース領域５を形成する工程と、高濃度ｎ型ソース領域５上にソース電極６を、高濃度ｎ型炭化珪素基板２の裏面にドレイン電極１を、ゲート電極領域１０にゲート電極８を形成する工程を含む炭化珪素トランジスタ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化珪素を用いたトランジスタ装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素はシリコンと比較してバンドギャップが広く絶縁破壊電界強度が１０倍以上大きいことから、特にパワー半導体素子の分野でシリコンに置き換わるべき新しい半導体材料として注目されている。特に、その応用範囲の広さから実現が期待されている炭化珪素ユニポーラ型スイッチング素子としては金属-酸化膜-半導体型トランジスタ（ＭＯＳＦＥＴ）、及び静電誘導型トランジスタ（ＳＩＴ又はＪＦＥＴ）が挙げられるが、ＭＯＳＦＥＴは酸化膜/半導体界面の高い界面準位密度の影響でチャネル部分の抵抗が非常に高い事が大きな問題となっている。一方、ＳＩＴは固体中にチャネルが形成されることから、炭化珪素中の高い電子移動度（〜９００ｃｍ２／Ｖｓ）をそのまま生かすことができるため、炭化珪素の物性限界に近い低オン抵抗化が可能であると期待されている。
【０００３】
図２は従来試みられてきた静電誘導型炭化珪素トランジスタ装置の基本構造である。高濃度ｎ型炭化珪素基板（２２）上に、エピタキシャル成長により低濃度ｎ型層（２３）を形成する。その後、アルミニウム（Ａｌ）又はホウ素（Ｂ）等のｐ型不純物を、マスク材を使用して選択的にイオン注入することにより互いに離間した高濃度ｐ型ゲート領域（２４）を形成する。この際、前記低濃度ｎ型層（２３）の内、前記ｐ型ゲート領域（２４）の深さｄを除いた領域（深さｅの領域）を低濃度ｎ型ドリフト層（３０）とすると、該領域（３０）の不純物濃度、及び厚さｅによりデバイスの耐圧特性が決定される。
【０００４】
次に、リン（Ｐ）又は窒素（Ｎ）等のｎ型不純物を選択的にイオン注入することにより高濃度ｎ型ソース領域（２５）を形成する。イオン注入により形成された前記高濃度ｐ型ゲート領域（２４）、及び前記高濃度ｎ型ソース領域（２５）は１６００℃以上の高温処理により電気的に活性化される。この際、前記低濃度ｎ型層（３０）の内、互いに離間した前記高濃度ｐ型ゲート領域（２４）に挟まれ、且つ前記高濃度ｎ型ソース領域（２５）の直下のｎ型領域を低濃度ｎ型チャネル領域（２７）とすると、該領域（２７）において互いに離間した前記高濃度ｐ型ゲート領域（２４）から伸びる空乏層によりドレイン電極（２１）からソース電極（２６）に流れる電流量を調整することができる。
【０００５】
その後、前記高濃度ｐ型ゲート領域（２４）、及び前記高濃度ｎ型ソース領域（２５）を電気的に分離するためＳｉＯ２等の絶縁膜（２９）を堆積し、リソグラフィーにより前記高濃度ｎ型ソース領域（２５）の直上、及び高濃度ｐ型ゲート領域（２４）の直上に開口部を開け、それぞれ前記ソース電極（２６）、及びゲート電極（２８）を形成し、更に高濃度ｎ型基板（２２）の裏面側に前記ドレイン電極（２１）を形成させることにより、従来型の静電誘導型炭化珪素トランジスタが完成する。
【０００６】
図２にあるような従来型の静電誘導型炭化珪素トランジスタ装置では、その電気的特性、及び製造プロセスにおいて多くの問題点を有している。
【０００７】
（第１の問題点）
基本的に静電誘導型炭化珪素トランジスタ装置では、ゲート電極（２８）に負バイアス（ノーマリオフ型の場合は零電位）を印可することにより、高濃度ｐ型ゲート領域（２４）から低濃度ｎ型チャネル領域（２７）中に空乏層を伸ばし、電位障壁を形成することによりドレイン電極（２１）からソース電極（２６）への電流を遮断する。この際、低濃度ｎ型チャネル領域（２７）に十分な電位障壁が形成されない状況では、十分なブロッキング特性（逆漏れ電流や耐圧特性）を得ることができない。
【０００８】
図２のような従来型の静電誘導型炭化珪素トランジスタ装置では、十分なブロッキング特性を得るためには高濃度ｐ型ゲート領域（２４）の深さｄを1μm以上確保し、高い電位障壁を形成する必要がある。しかし、このような深いゲート層を形成するためには、現状ではほとんど市販されておらず、且つ非常に高価なメガボルト級のイオン注入装置を導入する必要があり、結果的にデバイス作製コストを大幅に押し上げる要因となる。
【０００９】
また、イオン注入する際のマスク材も高エネルギーに耐え得る材料を、その加工性を考慮した上で選定する必要があり大きな問題となる。更には、従来型の静電誘導型炭化珪素トランジスタ装置のように高エネルギーで深い領域にイオン注入された不純物の分布は横方向にも大きく広がるため、不純物分布の的確な制御が非常に困難であり、特にデバイスのオン特性を向上させるためにデバイスサイズを微細化した際に大きな障害となる。
【００１０】
（第２の問題点）
従来型の静電誘導型炭化珪素トランジスタ装置では、ソース電極（２６）とゲート電極（２８）をそれぞれ高濃度ｎ型ソース領域（２５）、及び高濃度ｐ型ゲート領域（２４）の直上に形成するため、パターニングの露光合わせ精度、及び確実なオーミック電極の形成等を考慮すると、高濃度ｎ型ソース領域（２５）と高濃度ｐ型ゲート領域（２４）の間隔aや、高濃度ｎ型ソース領域（２５）の幅b、高濃度ｐ型ゲート領域（２４）の幅cに余裕を持たせてデバイス設計を行う必要があり、自ずとデバイスの微細化に制限が加えられる。デバイスの微細化は、デバイスのオン特性の改善に直接繋がるため、該トランジスタ装置では炭化珪素の持つ優れた物理限界に迫るような電気特性を実現することは困難である。
【００１１】
（第３の問題点）
従来型の静電誘導型炭化珪素トランジスタ装置において低濃度ｎ型ドリフト層（３０）と低濃度ｎ型チャネル領域（２７）は、同一のエピタキシャル成長工程で形成されるため同一の不純物濃度を有している。一般的にデバイスの耐圧特性は、低濃度ｎ型ドリフト層（３０）の厚みｅと不純物濃度により決定される。一方、デバイスのブロッキングゲイン（耐圧／デバイスを完全にオフにするために必要なゲート電圧）やオン特性は、低濃度ｎ型チャネル領域（２７）の厚みと不純物濃度に依存する。つまり、該トランジスタ装置のように、低濃度ｎ型ドリフト層（３０）と低濃度ｎ型チャネル領域（２７）が同一不純物濃度を有している場合は、耐圧とブロッキングゲイン、及びオン特性のデバイス設計を独立に行うことができない。例えば、低濃度ｎ型チャネル領域（２７）の不純物濃度を低濃度ｎ型ドリフト層（３０）の不純物濃度よりも低濃度にしてブロッキング特性を向上させ、ノーマリオフ特性を実現するような工夫を行うことは不可能であり、デバイス設計の自由度が限定されてしまう。
【００１２】
特許文献１に記載された炭化珪素半導体装置の断面構造図を図７に示す。該半導体装置は、高濃度ｐ型ゲート領域（４３及び４４）、低濃度ｎ型チャネル領域（４６）、及び高濃度ｎ型ソース領域（４７）をすべてエピタキシャル成長で形成することを特徴としており、このことによりイオン注入により発生する結晶欠陥起因のビルトインポテンシャル低下を防ぐことを目的として提案されているが、付加的な長所として前述した３つの問題点を解決できる可能性がある。
【００１３】
しかし、該半導体装置はデバイス特性を改善する上で大きな問題点を有している。
まず第１に、前記高濃度ｎ型ソース領域（４６）をエピタキシャル成長で形成するために、該領域（４６）の抵抗値を十分下げることができず、結果的にデバイスのオン特性を大幅に劣化させてしまうという問題点がある。エピタキシャル成長ではｎ型不純物濃度はせいぜい1019/cm3程度しか導入できないため、高濃度ｎ型ソース領域（４６）のシート抵抗を十分に低下させることは不可能である。また、エピタキシャル成長により高濃度ｎ型層の不純物濃度を精密に制御することは非常に困難であるという問題点も有している。
【００１４】
第２に、該半導体装置ではゲート・ソース間の耐圧特性を上げるために、低濃度ｎ型チャネル領域（４６）から高濃度ｎ型ソース領域（４７）に向かって、連続的に不純物濃度が高くなるように構成されているが、このような不純物濃度の精密な制御は非常に困難であり、再現性良くエピタキシャル成長を行うことは極めて困難である。
【００１５】
以上のように、従来型の静電誘導型炭化珪素トランジスタ装置（図２）や特許文献１に記載の半導体装置（図７）では、炭化珪素の持つ優れた物理限界に迫るような電気特性をもつ炭化珪素トランジスタ装置を実現するのは極めて困難である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００３−０６９０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明では、以上挙げたような問題点を克服し、容易にデバイスサイズを微細化し、デバイスのオン特性を改善することができる炭化珪素トランジスタ装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するための手段は、次のとおりである。
（１）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（２）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（３）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（４）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（５）上記高濃度ｎ型炭化珪素基板として（０００１）面、又は（０００−１）面から傾斜した表面を有する六方晶系炭化珪素基板を使用するとともに、互いに離間した上記複数の高濃度ｐ型ゲート領域の長手方向が、前記高濃度ｎ型炭化珪素基板の傾き方向に対して平行になるように形成されることを特徴とする（１）ないし（４）のいずれかに記載の炭化珪素トランジスタ装置の製造方法。
【発明の効果】
【００１９】
請求項１ないし４に係る発明によれば、高濃度ｐ型ゲート領域（４）を完全に埋め込んでしまう構造を実現することにより、図２に示す従来型のＳＩＴに必要な露光合わせ精度や余分な設計マージンを取る必要が無く、デバイスの極限までの微細化が初めて可能となる。また、高濃度ｎ型ソース領域（５）をイオン注入により形成することにより、制御性良く該領域（５）の不純物導入を行うことができる上に、エピタキシャル成長で該領域（５）を形成するよりも一桁以上シート抵抗値を下げることが可能となり、結果的にデバイスのオン特性の大幅な改善が可能となる。また、低濃度ｎ型チャネル領域（７）と低濃度ｎ型領域１（９）を同一のエピタキシャル成長工程で、同一不純物濃度を有するように形成することにより、エピタキシャル成長中に精密な不純物制御を行う必要が無く、デバイスプロセスの大幅な簡素化が可能となる。
さらに、このように、低濃度ｎ型チャネル領域（７）の不純物濃度を、低濃度ｎ型ドリフト層（３）の不純物濃度よりも低くすることによって、デバイスの耐圧設計とは独立してブロッキングゲインを向上させることが可能となり、究極的にノーマリオフ特性を実現することが可能となる。
【００２０】
請求項５に係る発明によれば、低濃度ｎ型チャネル領域（７）と、高濃度ｐ型ゲート領域（４）及び低濃度ｎ型チャネル領域（７）上部の低濃度ｎ型領域１（９）をエピタキシャル成長により形成する際に、オフ基板成長特有のファセット成長を抑制したエピタキシャル成長が可能となり、デバイス通電時の電流集中等の問題点を解決することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る炭化珪素トランジスタ装置の断面構造を示した図である。
【図２】従来の炭化珪素トランジスタ装置の断面構造を示した図である。
【図３】トレンチ構造上へのエピタキシャル成長過程を示した図である。
【図４】本発明に係る炭化珪素トランジスタ装置の製造方法の一例を示した図である。
【図５】本発明に係る炭化珪素トランジスタ装置の他の製造方法における、高濃度ｐ型層（１０）をイオン注入により形成する製造方法を示した図である。
【図６】トレンチ構造と炭化珪素基板のオフ角との方位関係に応じた、トレンチ構造上へのエピタキシャル成長過程を示した図である。
【図７】特許文献１（特開２００３−０６９０４３号公報）に記載の炭化珪素半導体装置の断面構造図である。
【発明を実施するための形態】
【００２２】
図１に炭化珪素トランジスタ装置の断面構造を示す。
以下、図１に従って炭化珪素トランジスタ装置の構成について説明する。
炭化珪素トランジスタ装置には、例えば1.0×1018〜1.0×1020/cm3の不純物濃度を有するｎ型炭化珪素基板（２）上に、例えば1.0×1014/cm3〜1.0×1017/cm3の不純物濃度を有するｎ型ドリフト層（３）が備えられている。ｎ型ドリフト層（３）の直上には互いに離間した、例えば1.0×1017/cm3〜1.0×1020/cm3の不純物濃度を有するｐ型ゲート領域（４）、及び互いに隣り合ったｐ型ゲート領域（４）の間にエピタキシャル成長により形成された、例えば1.0×1014/cm3〜1.0×1017/cm3の不純物濃度を有するｎ型チャネル領域（７）が備えられ、更に、ｐ型ゲート領域（４）及びｎ型チャネル領域（７）の直上にｎ型チャネル領域（７）と同じ不純物濃度を有する低濃度ｎ型領域１（９）が備えられている。
【００２３】
ｎ型チャネル領域（７）、及び低濃度ｎ型領域１（９）は図３に示すように、トレンチ構造上へのエピタキシャル成長により同時に形成され、同一の不純物濃度を有している。低濃度ｎ型領域１（９）の直上にはｎ型不純物のイオン注入により形成された、例えば1.0×1019/cm3〜1.0×1021/cm3の不純物濃度を有するｎ型ソース領域（５）が備えられている。ｎ型ソース領域（５）上にはソース電極（６）が、ｎ型炭化珪素基板（２）の裏側にはドレイン電極（１）が備えられている。
【００２４】
また、図１（ｂ）は図１（ａ）に対して紙面に垂直な方向の断面を示した図であるが、図１（ｂ）に示すようにデバイスセルの外部においてｎ型ソース領域（５）、及び低濃度ｎ型領域１（９）を例えばドライエッチング法により除去しｐ型ゲート領域を最表面に露出させた領域にゲート電極（８）が備えられている。
【００２５】
該炭化珪素トランジスタ装置において、ゲート電極（８）に負バイアスを印可することにより、ｐ型ゲート領域（４）より空乏層が伸び、ｎ型チャネル領域（７）に電位障壁が形成され、ドレイン電極（１）からソース電極（６）へ流れる電流が遮断される。一方、ゲート電極（８）に正バイアスを印可することにより、空乏層による電位障壁は形成されないため電流が流れる。つまり、ゲートバイアスにより電流量を調整することができる。
【００２６】
次に、図１に示す炭化珪素トランジスタ装置の製造方法の一例について、図４に示す製造工程に従って説明する。
図４（ａ）の工程において、高濃度ｎ型炭化珪素基板（２）上に低濃度ｎ型ドリフト層（３）をエピタキシャル成長により形成する。この際、低濃度ｎ型ドリフト層（３）の厚みと不純物濃度はデバイスの耐圧設計により決定される。更に、低濃度ｎ型ドリフト層（３）上にエピタキシャル成長により高濃度ｐ型層（１０）を形成する。
【００２７】
図４（ｂ）の工程において、高濃度ｐ型層（１０）上に金属又はＳｉＯ２等のエッチングマスク材を積層し、次工程である図４（ｃ）のエピタキシャル成長工程において低濃度ｎ型チャネル領域（７）が形成される部分のみをリソグラフィーにより開口し、該開口部を低濃度ｎ型ドリフト層（３）の最表面が露出するまでドライエッチングを行う。これにより、互いに離間した高濃度ｐ型ゲート領域（４）が形成される。この際、高濃度ｎ型炭化珪素基板（２）として、（０００１）面、又は（０００−１）面から傾斜した表面を有する六方晶型炭化珪素基板を使用する場合、高濃度ｐ型ゲート領域（４）の長手方向が、高濃度ｎ型炭化珪素基板（２）のオフ方向に対して平行になるようにエッチングを行う。
【００２８】
もし図６（ａ）の工程のように、高濃度ｐ型ゲート領域（４）の長手方向が、高濃度ｎ型炭化珪素基板（２）のオフ方向に対して垂直になるようにエッチングした場合、次工程の低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域２（１１）をエピタキシャル成長させる際に、図６（ｂ）に示すような、高濃度ｎ型炭化珪素基板（２）のオフ角に準じたｃ面ファセット成長が起こり、左右非対称な構造が形成される。このような構造上にデバイスを作製した場合、デバイスの動作中に電流パスの不均一性から電流集中が発生しやすくなり、良好なデバイス特性が得られない。
【００２９】
これに対し、図６（ｃ）の工程のように、高濃度ｐ型ゲート領域（４）の長手方向が、高濃度ｎ型炭化珪素基板（２）のオフ方向に対して平行になるようにエッチングした場合、次工程のエピタキシャル成長工程において、図６（ｄ）に示すようにｃ面ファセット成長は起こらず、左右対称の構造が得られる。このような構造の場合、デバイスの動作中に電流集中は起こらず、良好なデバイス特性が得られる。
【００３０】
図４（ｃ）の工程において、前工程において形成されたトレンチ構造上、及びデバイスセル外のエッチングされずに残った高濃度ｐ型層（１０）上に、エピタキシャル成長により低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域２（１１）を形成する。図３に示すように低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域２（１１）は同一のエピタキシャル成長工程で形成されるため、同一の不純物濃度を有している。低濃度ｎ型領域２（１１）は、次々工程である図３（ｅ）のイオン注入工程において、高濃度ｎ型ソース領域（５）と低濃度ｎ型領域１（９）に分割される。
【００３１】
また、低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域１（９）の不純物濃度が、低濃度ｎ型ドリフト層（３）の不純物濃度よりも低くする。これにより、デバイスの耐圧設計とは独立してブロッキングゲインを向上させることが可能となり、究極的にノーマリオフ特性を実現することが可能となる。
【００３２】
図４（ｄ）の工程において、低濃度ｎ型領域２（１１）上に金属又はＳｉＯ２等のエッチングマスク材を積層し、次々工程である図４（ｆ）の電極形成工程においてゲート電極（８）が形成されるデバイスセルの外周部のみをリソグラフィーにより開口し、開口部を高濃度ｐ型層（１０）の最表面が露出するまでドライエッチングを行う。
【００３３】
図４（ｅ）の工程において、前工程において形成した表面上にレジスト、又はＳｉＯ２のイオン注入マスク材を積層し、高濃度ｎ型ソース領域（５）が形成される部分のみをリソグラフィーにより開口し、開口部にリン、又は窒素等のｎ型不純物をイオン注入することにより、高濃度ｎ型ソース領域（５）を形成する。この際、高濃度ｐ型ゲート領域（４）、及び低濃度ｎ型チャネル領域（７）の上部に低濃度ｎ型領域１（９）が残るように、イオン注入のエネルギーを調整する必要がある。低濃度ｎ型領域１（９）が存在することにより、ソース・ゲート間の耐圧を確保することができる。またイオン注入を行う際、基板温度は室温であってもよいし、１０００℃以下の温度に昇温してもよい。
【００３４】
イオン注入する際の温度を上げることにより、結晶性を維持した状態で高ドーズ注入が可能となり、高濃度ｎ型ソース領域（５）のシート抵抗を大幅に低下させることができる。イオン注入終了後、基板をＡｒ等の不活性ガス雰囲気中で１５００℃以上の高温でアニールすることにより、高濃度ｎ型ソース領域（５）を電気的に活性化させる。また、このイオン注入工程は、図４（ｃ）工程の直後に行われてもよい。その際は、イオン注入用のマスク材は必要なく基板全面にイオン注入を行うことができるため、デバイスプロセスは大幅に簡略化される。
【００３５】
図４（ｆ）の工程において、図４（ｅ）工程において形成した高濃度ｎ型ソース領域（５）の直上にソース電極（６）を、図４（ｄ）工程において形成したデバイスセル外の高濃度ｐ型層（１０）が露出している領域にゲート電極（８）をリソグラフィーを利用したリフトオフ、又はエッチングにより形成し、更に高濃度ｎ型炭化珪素基板（２）の裏面にドレイン電極を形成する。最終的にＡｒ等の不活性ガス雰囲気中で１０００℃以下のシンタリングアニールを行うことにより、炭化珪素トランジスタ装置が完成する。
【００３６】
本発明に係る炭化珪素トランジスタ装置では、高濃度ｐ型ゲート領域（４）を完全に埋め込んでしまう構造を実現することにより、従来型のＳＩＴに必要な露光合わせ精度や余分な設計マージンを取る必要が無く、デバイスの極限までの微細化が初めて可能となり、大幅なデバイスのオン抵抗削減が実現する。また、高濃度ｎ型ソース領域（５）をイオン注入により形成することにより、更なる大幅なデバイスのオン特性の改善が可能となる。また、低濃度ｎ型チャネル領域（７）及び低濃度ｎ領域１（９）の不純物濃度を、低濃度ｎ型ドリフト層（３）の不純物濃度と独立に制御が可能であるため、ノーマリオフ・ノーマリオンのスイッチングデバイスの動作モードを含めた、幅広いデバイス設計が可能となる。
【００３７】
次に、炭化珪素トランジスタ装置の他の製造方法を説明する。ここでは、図４に示す炭化珪素トランジスタ装置の製造方法と変更した部分のみを説明する。
【００３８】
炭化珪素トランジスタ装置の製造方法における図４（ａ）の工程と同様に、図５（ａ）に示すように、高濃度ｎ型炭化珪素基板（２）上に低濃度ｎ型ドリフト層（３）をエピタキシャル成長により形成する。続いて、図５（ｂ）に示すように、低濃度ｎ型ドリフト層（３）へ、アルミニウム又はホウ素等のｐ型不純物をイオン注入することにより高濃度ｐ型層（１０）を形成する。その後、基板をＡｒ等の不活性ガス雰囲気中で１６００℃以上の高温でアニールすることにより、高濃度ｐ型層（１０）を電気的に活性化させる。その後の工程は図４の工程と同様であるので省略する。
【００３９】
この製造方法では、エピタキシャル成長ではなく、イオン注入により高濃度ｐ型層（１０）を形成することにより、製造工程が簡略化される。ただしこの場合、予めエピタキシャル成長させた前記低濃度ｎ型ドリフト層（３）の一部が、イオン注入により高濃度ｐ型層（１０）に転換されるため、イオン注入により消滅する低濃度ｎ型ドリフト層（３）の厚みを予め考慮に入れた上で、デバイスの耐圧設計を行う必要がある。
【符号の説明】
【００４０】
１・・・ドレイン電極
２・・・高濃度ｎ型炭化珪素基板
３・・・低濃度ｎ型ドリフト層
４・・・互いに離間した高濃度ｐ型ゲート領域
５・・・高濃度ｎ型ソース領域
６・・・ソース電極
７・・・低濃度ｎ型チャネル領域
８・・・ゲート電極
９・・・低濃度ｎ型領域１
１０・・・高濃度ｐ型層
１１・・・低濃度ｎ型領域２
２１・・・ドレイン電極
２２・・・高濃度ｎ型炭化珪素基板
２３・・・低濃度ｎ型層
２４・・・互いに離間した高濃度ｐ型ゲート領域
２５・・・高濃度ｎ型ソース領域
２６・・・ソース電極
２７・・・低濃度ｎ型チャネル領域
２８・・・ゲート電極
２９・・・絶縁膜
３０・・・低濃度ｎ型ドリフト層
４１・・・高濃度ｎ型炭化珪素基板
４２・・・低濃度ｎ型ドリフト層
４３・・・互いに離間した高濃度ｐ型ゲート領域１
４４・・・互いに離間した高濃度ｐ型ゲート領域２
４６・・・低濃度ｎ型チャネル領域
４７・・・高濃度ｎ型ソース領域
４８・・・ソース電極
４９・・・ドレイン電極
【技術分野】
【０００１】
本発明は、炭化珪素を用いたトランジスタ装置の製造方法に関する。
【背景技術】
【０００２】
炭化珪素はシリコンと比較してバンドギャップが広く絶縁破壊電界強度が１０倍以上大きいことから、特にパワー半導体素子の分野でシリコンに置き換わるべき新しい半導体材料として注目されている。特に、その応用範囲の広さから実現が期待されている炭化珪素ユニポーラ型スイッチング素子としては金属-酸化膜-半導体型トランジスタ（ＭＯＳＦＥＴ）、及び静電誘導型トランジスタ（ＳＩＴ又はＪＦＥＴ）が挙げられるが、ＭＯＳＦＥＴは酸化膜/半導体界面の高い界面準位密度の影響でチャネル部分の抵抗が非常に高い事が大きな問題となっている。一方、ＳＩＴは固体中にチャネルが形成されることから、炭化珪素中の高い電子移動度（〜９００ｃｍ２／Ｖｓ）をそのまま生かすことができるため、炭化珪素の物性限界に近い低オン抵抗化が可能であると期待されている。
【０００３】
図２は従来試みられてきた静電誘導型炭化珪素トランジスタ装置の基本構造である。高濃度ｎ型炭化珪素基板（２２）上に、エピタキシャル成長により低濃度ｎ型層（２３）を形成する。その後、アルミニウム（Ａｌ）又はホウ素（Ｂ）等のｐ型不純物を、マスク材を使用して選択的にイオン注入することにより互いに離間した高濃度ｐ型ゲート領域（２４）を形成する。この際、前記低濃度ｎ型層（２３）の内、前記ｐ型ゲート領域（２４）の深さｄを除いた領域（深さｅの領域）を低濃度ｎ型ドリフト層（３０）とすると、該領域（３０）の不純物濃度、及び厚さｅによりデバイスの耐圧特性が決定される。
【０００４】
次に、リン（Ｐ）又は窒素（Ｎ）等のｎ型不純物を選択的にイオン注入することにより高濃度ｎ型ソース領域（２５）を形成する。イオン注入により形成された前記高濃度ｐ型ゲート領域（２４）、及び前記高濃度ｎ型ソース領域（２５）は１６００℃以上の高温処理により電気的に活性化される。この際、前記低濃度ｎ型層（３０）の内、互いに離間した前記高濃度ｐ型ゲート領域（２４）に挟まれ、且つ前記高濃度ｎ型ソース領域（２５）の直下のｎ型領域を低濃度ｎ型チャネル領域（２７）とすると、該領域（２７）において互いに離間した前記高濃度ｐ型ゲート領域（２４）から伸びる空乏層によりドレイン電極（２１）からソース電極（２６）に流れる電流量を調整することができる。
【０００５】
その後、前記高濃度ｐ型ゲート領域（２４）、及び前記高濃度ｎ型ソース領域（２５）を電気的に分離するためＳｉＯ２等の絶縁膜（２９）を堆積し、リソグラフィーにより前記高濃度ｎ型ソース領域（２５）の直上、及び高濃度ｐ型ゲート領域（２４）の直上に開口部を開け、それぞれ前記ソース電極（２６）、及びゲート電極（２８）を形成し、更に高濃度ｎ型基板（２２）の裏面側に前記ドレイン電極（２１）を形成させることにより、従来型の静電誘導型炭化珪素トランジスタが完成する。
【０００６】
図２にあるような従来型の静電誘導型炭化珪素トランジスタ装置では、その電気的特性、及び製造プロセスにおいて多くの問題点を有している。
【０００７】
（第１の問題点）
基本的に静電誘導型炭化珪素トランジスタ装置では、ゲート電極（２８）に負バイアス（ノーマリオフ型の場合は零電位）を印可することにより、高濃度ｐ型ゲート領域（２４）から低濃度ｎ型チャネル領域（２７）中に空乏層を伸ばし、電位障壁を形成することによりドレイン電極（２１）からソース電極（２６）への電流を遮断する。この際、低濃度ｎ型チャネル領域（２７）に十分な電位障壁が形成されない状況では、十分なブロッキング特性（逆漏れ電流や耐圧特性）を得ることができない。
【０００８】
図２のような従来型の静電誘導型炭化珪素トランジスタ装置では、十分なブロッキング特性を得るためには高濃度ｐ型ゲート領域（２４）の深さｄを1μm以上確保し、高い電位障壁を形成する必要がある。しかし、このような深いゲート層を形成するためには、現状ではほとんど市販されておらず、且つ非常に高価なメガボルト級のイオン注入装置を導入する必要があり、結果的にデバイス作製コストを大幅に押し上げる要因となる。
【０００９】
また、イオン注入する際のマスク材も高エネルギーに耐え得る材料を、その加工性を考慮した上で選定する必要があり大きな問題となる。更には、従来型の静電誘導型炭化珪素トランジスタ装置のように高エネルギーで深い領域にイオン注入された不純物の分布は横方向にも大きく広がるため、不純物分布の的確な制御が非常に困難であり、特にデバイスのオン特性を向上させるためにデバイスサイズを微細化した際に大きな障害となる。
【００１０】
（第２の問題点）
従来型の静電誘導型炭化珪素トランジスタ装置では、ソース電極（２６）とゲート電極（２８）をそれぞれ高濃度ｎ型ソース領域（２５）、及び高濃度ｐ型ゲート領域（２４）の直上に形成するため、パターニングの露光合わせ精度、及び確実なオーミック電極の形成等を考慮すると、高濃度ｎ型ソース領域（２５）と高濃度ｐ型ゲート領域（２４）の間隔aや、高濃度ｎ型ソース領域（２５）の幅b、高濃度ｐ型ゲート領域（２４）の幅cに余裕を持たせてデバイス設計を行う必要があり、自ずとデバイスの微細化に制限が加えられる。デバイスの微細化は、デバイスのオン特性の改善に直接繋がるため、該トランジスタ装置では炭化珪素の持つ優れた物理限界に迫るような電気特性を実現することは困難である。
【００１１】
（第３の問題点）
従来型の静電誘導型炭化珪素トランジスタ装置において低濃度ｎ型ドリフト層（３０）と低濃度ｎ型チャネル領域（２７）は、同一のエピタキシャル成長工程で形成されるため同一の不純物濃度を有している。一般的にデバイスの耐圧特性は、低濃度ｎ型ドリフト層（３０）の厚みｅと不純物濃度により決定される。一方、デバイスのブロッキングゲイン（耐圧／デバイスを完全にオフにするために必要なゲート電圧）やオン特性は、低濃度ｎ型チャネル領域（２７）の厚みと不純物濃度に依存する。つまり、該トランジスタ装置のように、低濃度ｎ型ドリフト層（３０）と低濃度ｎ型チャネル領域（２７）が同一不純物濃度を有している場合は、耐圧とブロッキングゲイン、及びオン特性のデバイス設計を独立に行うことができない。例えば、低濃度ｎ型チャネル領域（２７）の不純物濃度を低濃度ｎ型ドリフト層（３０）の不純物濃度よりも低濃度にしてブロッキング特性を向上させ、ノーマリオフ特性を実現するような工夫を行うことは不可能であり、デバイス設計の自由度が限定されてしまう。
【００１２】
特許文献１に記載された炭化珪素半導体装置の断面構造図を図７に示す。該半導体装置は、高濃度ｐ型ゲート領域（４３及び４４）、低濃度ｎ型チャネル領域（４６）、及び高濃度ｎ型ソース領域（４７）をすべてエピタキシャル成長で形成することを特徴としており、このことによりイオン注入により発生する結晶欠陥起因のビルトインポテンシャル低下を防ぐことを目的として提案されているが、付加的な長所として前述した３つの問題点を解決できる可能性がある。
【００１３】
しかし、該半導体装置はデバイス特性を改善する上で大きな問題点を有している。
まず第１に、前記高濃度ｎ型ソース領域（４６）をエピタキシャル成長で形成するために、該領域（４６）の抵抗値を十分下げることができず、結果的にデバイスのオン特性を大幅に劣化させてしまうという問題点がある。エピタキシャル成長ではｎ型不純物濃度はせいぜい1019/cm3程度しか導入できないため、高濃度ｎ型ソース領域（４６）のシート抵抗を十分に低下させることは不可能である。また、エピタキシャル成長により高濃度ｎ型層の不純物濃度を精密に制御することは非常に困難であるという問題点も有している。
【００１４】
第２に、該半導体装置ではゲート・ソース間の耐圧特性を上げるために、低濃度ｎ型チャネル領域（４６）から高濃度ｎ型ソース領域（４７）に向かって、連続的に不純物濃度が高くなるように構成されているが、このような不純物濃度の精密な制御は非常に困難であり、再現性良くエピタキシャル成長を行うことは極めて困難である。
【００１５】
以上のように、従来型の静電誘導型炭化珪素トランジスタ装置（図２）や特許文献１に記載の半導体装置（図７）では、炭化珪素の持つ優れた物理限界に迫るような電気特性をもつ炭化珪素トランジスタ装置を実現するのは極めて困難である。
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開２００３−０６９０４３号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
本発明では、以上挙げたような問題点を克服し、容易にデバイスサイズを微細化し、デバイスのオン特性を改善することができる炭化珪素トランジスタ装置の製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１８】
上記の課題を解決するための手段は、次のとおりである。
（１）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（２）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（３）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（４）高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
（５）上記高濃度ｎ型炭化珪素基板として（０００１）面、又は（０００−１）面から傾斜した表面を有する六方晶系炭化珪素基板を使用するとともに、互いに離間した上記複数の高濃度ｐ型ゲート領域の長手方向が、前記高濃度ｎ型炭化珪素基板の傾き方向に対して平行になるように形成されることを特徴とする（１）ないし（４）のいずれかに記載の炭化珪素トランジスタ装置の製造方法。
【発明の効果】
【００１９】
請求項１ないし４に係る発明によれば、高濃度ｐ型ゲート領域（４）を完全に埋め込んでしまう構造を実現することにより、図２に示す従来型のＳＩＴに必要な露光合わせ精度や余分な設計マージンを取る必要が無く、デバイスの極限までの微細化が初めて可能となる。また、高濃度ｎ型ソース領域（５）をイオン注入により形成することにより、制御性良く該領域（５）の不純物導入を行うことができる上に、エピタキシャル成長で該領域（５）を形成するよりも一桁以上シート抵抗値を下げることが可能となり、結果的にデバイスのオン特性の大幅な改善が可能となる。また、低濃度ｎ型チャネル領域（７）と低濃度ｎ型領域１（９）を同一のエピタキシャル成長工程で、同一不純物濃度を有するように形成することにより、エピタキシャル成長中に精密な不純物制御を行う必要が無く、デバイスプロセスの大幅な簡素化が可能となる。
さらに、このように、低濃度ｎ型チャネル領域（７）の不純物濃度を、低濃度ｎ型ドリフト層（３）の不純物濃度よりも低くすることによって、デバイスの耐圧設計とは独立してブロッキングゲインを向上させることが可能となり、究極的にノーマリオフ特性を実現することが可能となる。
【００２０】
請求項５に係る発明によれば、低濃度ｎ型チャネル領域（７）と、高濃度ｐ型ゲート領域（４）及び低濃度ｎ型チャネル領域（７）上部の低濃度ｎ型領域１（９）をエピタキシャル成長により形成する際に、オフ基板成長特有のファセット成長を抑制したエピタキシャル成長が可能となり、デバイス通電時の電流集中等の問題点を解決することができる。
【図面の簡単な説明】
【００２１】
【図１】本発明に係る炭化珪素トランジスタ装置の断面構造を示した図である。
【図２】従来の炭化珪素トランジスタ装置の断面構造を示した図である。
【図３】トレンチ構造上へのエピタキシャル成長過程を示した図である。
【図４】本発明に係る炭化珪素トランジスタ装置の製造方法の一例を示した図である。
【図５】本発明に係る炭化珪素トランジスタ装置の他の製造方法における、高濃度ｐ型層（１０）をイオン注入により形成する製造方法を示した図である。
【図６】トレンチ構造と炭化珪素基板のオフ角との方位関係に応じた、トレンチ構造上へのエピタキシャル成長過程を示した図である。
【図７】特許文献１（特開２００３−０６９０４３号公報）に記載の炭化珪素半導体装置の断面構造図である。
【発明を実施するための形態】
【００２２】
図１に炭化珪素トランジスタ装置の断面構造を示す。
以下、図１に従って炭化珪素トランジスタ装置の構成について説明する。
炭化珪素トランジスタ装置には、例えば1.0×1018〜1.0×1020/cm3の不純物濃度を有するｎ型炭化珪素基板（２）上に、例えば1.0×1014/cm3〜1.0×1017/cm3の不純物濃度を有するｎ型ドリフト層（３）が備えられている。ｎ型ドリフト層（３）の直上には互いに離間した、例えば1.0×1017/cm3〜1.0×1020/cm3の不純物濃度を有するｐ型ゲート領域（４）、及び互いに隣り合ったｐ型ゲート領域（４）の間にエピタキシャル成長により形成された、例えば1.0×1014/cm3〜1.0×1017/cm3の不純物濃度を有するｎ型チャネル領域（７）が備えられ、更に、ｐ型ゲート領域（４）及びｎ型チャネル領域（７）の直上にｎ型チャネル領域（７）と同じ不純物濃度を有する低濃度ｎ型領域１（９）が備えられている。
【００２３】
ｎ型チャネル領域（７）、及び低濃度ｎ型領域１（９）は図３に示すように、トレンチ構造上へのエピタキシャル成長により同時に形成され、同一の不純物濃度を有している。低濃度ｎ型領域１（９）の直上にはｎ型不純物のイオン注入により形成された、例えば1.0×1019/cm3〜1.0×1021/cm3の不純物濃度を有するｎ型ソース領域（５）が備えられている。ｎ型ソース領域（５）上にはソース電極（６）が、ｎ型炭化珪素基板（２）の裏側にはドレイン電極（１）が備えられている。
【００２４】
また、図１（ｂ）は図１（ａ）に対して紙面に垂直な方向の断面を示した図であるが、図１（ｂ）に示すようにデバイスセルの外部においてｎ型ソース領域（５）、及び低濃度ｎ型領域１（９）を例えばドライエッチング法により除去しｐ型ゲート領域を最表面に露出させた領域にゲート電極（８）が備えられている。
【００２５】
該炭化珪素トランジスタ装置において、ゲート電極（８）に負バイアスを印可することにより、ｐ型ゲート領域（４）より空乏層が伸び、ｎ型チャネル領域（７）に電位障壁が形成され、ドレイン電極（１）からソース電極（６）へ流れる電流が遮断される。一方、ゲート電極（８）に正バイアスを印可することにより、空乏層による電位障壁は形成されないため電流が流れる。つまり、ゲートバイアスにより電流量を調整することができる。
【００２６】
次に、図１に示す炭化珪素トランジスタ装置の製造方法の一例について、図４に示す製造工程に従って説明する。
図４（ａ）の工程において、高濃度ｎ型炭化珪素基板（２）上に低濃度ｎ型ドリフト層（３）をエピタキシャル成長により形成する。この際、低濃度ｎ型ドリフト層（３）の厚みと不純物濃度はデバイスの耐圧設計により決定される。更に、低濃度ｎ型ドリフト層（３）上にエピタキシャル成長により高濃度ｐ型層（１０）を形成する。
【００２７】
図４（ｂ）の工程において、高濃度ｐ型層（１０）上に金属又はＳｉＯ２等のエッチングマスク材を積層し、次工程である図４（ｃ）のエピタキシャル成長工程において低濃度ｎ型チャネル領域（７）が形成される部分のみをリソグラフィーにより開口し、該開口部を低濃度ｎ型ドリフト層（３）の最表面が露出するまでドライエッチングを行う。これにより、互いに離間した高濃度ｐ型ゲート領域（４）が形成される。この際、高濃度ｎ型炭化珪素基板（２）として、（０００１）面、又は（０００−１）面から傾斜した表面を有する六方晶型炭化珪素基板を使用する場合、高濃度ｐ型ゲート領域（４）の長手方向が、高濃度ｎ型炭化珪素基板（２）のオフ方向に対して平行になるようにエッチングを行う。
【００２８】
もし図６（ａ）の工程のように、高濃度ｐ型ゲート領域（４）の長手方向が、高濃度ｎ型炭化珪素基板（２）のオフ方向に対して垂直になるようにエッチングした場合、次工程の低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域２（１１）をエピタキシャル成長させる際に、図６（ｂ）に示すような、高濃度ｎ型炭化珪素基板（２）のオフ角に準じたｃ面ファセット成長が起こり、左右非対称な構造が形成される。このような構造上にデバイスを作製した場合、デバイスの動作中に電流パスの不均一性から電流集中が発生しやすくなり、良好なデバイス特性が得られない。
【００２９】
これに対し、図６（ｃ）の工程のように、高濃度ｐ型ゲート領域（４）の長手方向が、高濃度ｎ型炭化珪素基板（２）のオフ方向に対して平行になるようにエッチングした場合、次工程のエピタキシャル成長工程において、図６（ｄ）に示すようにｃ面ファセット成長は起こらず、左右対称の構造が得られる。このような構造の場合、デバイスの動作中に電流集中は起こらず、良好なデバイス特性が得られる。
【００３０】
図４（ｃ）の工程において、前工程において形成されたトレンチ構造上、及びデバイスセル外のエッチングされずに残った高濃度ｐ型層（１０）上に、エピタキシャル成長により低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域２（１１）を形成する。図３に示すように低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域２（１１）は同一のエピタキシャル成長工程で形成されるため、同一の不純物濃度を有している。低濃度ｎ型領域２（１１）は、次々工程である図３（ｅ）のイオン注入工程において、高濃度ｎ型ソース領域（５）と低濃度ｎ型領域１（９）に分割される。
【００３１】
また、低濃度ｎ型チャネル領域（７）及び低濃度ｎ型領域１（９）の不純物濃度が、低濃度ｎ型ドリフト層（３）の不純物濃度よりも低くする。これにより、デバイスの耐圧設計とは独立してブロッキングゲインを向上させることが可能となり、究極的にノーマリオフ特性を実現することが可能となる。
【００３２】
図４（ｄ）の工程において、低濃度ｎ型領域２（１１）上に金属又はＳｉＯ２等のエッチングマスク材を積層し、次々工程である図４（ｆ）の電極形成工程においてゲート電極（８）が形成されるデバイスセルの外周部のみをリソグラフィーにより開口し、開口部を高濃度ｐ型層（１０）の最表面が露出するまでドライエッチングを行う。
【００３３】
図４（ｅ）の工程において、前工程において形成した表面上にレジスト、又はＳｉＯ２のイオン注入マスク材を積層し、高濃度ｎ型ソース領域（５）が形成される部分のみをリソグラフィーにより開口し、開口部にリン、又は窒素等のｎ型不純物をイオン注入することにより、高濃度ｎ型ソース領域（５）を形成する。この際、高濃度ｐ型ゲート領域（４）、及び低濃度ｎ型チャネル領域（７）の上部に低濃度ｎ型領域１（９）が残るように、イオン注入のエネルギーを調整する必要がある。低濃度ｎ型領域１（９）が存在することにより、ソース・ゲート間の耐圧を確保することができる。またイオン注入を行う際、基板温度は室温であってもよいし、１０００℃以下の温度に昇温してもよい。
【００３４】
イオン注入する際の温度を上げることにより、結晶性を維持した状態で高ドーズ注入が可能となり、高濃度ｎ型ソース領域（５）のシート抵抗を大幅に低下させることができる。イオン注入終了後、基板をＡｒ等の不活性ガス雰囲気中で１５００℃以上の高温でアニールすることにより、高濃度ｎ型ソース領域（５）を電気的に活性化させる。また、このイオン注入工程は、図４（ｃ）工程の直後に行われてもよい。その際は、イオン注入用のマスク材は必要なく基板全面にイオン注入を行うことができるため、デバイスプロセスは大幅に簡略化される。
【００３５】
図４（ｆ）の工程において、図４（ｅ）工程において形成した高濃度ｎ型ソース領域（５）の直上にソース電極（６）を、図４（ｄ）工程において形成したデバイスセル外の高濃度ｐ型層（１０）が露出している領域にゲート電極（８）をリソグラフィーを利用したリフトオフ、又はエッチングにより形成し、更に高濃度ｎ型炭化珪素基板（２）の裏面にドレイン電極を形成する。最終的にＡｒ等の不活性ガス雰囲気中で１０００℃以下のシンタリングアニールを行うことにより、炭化珪素トランジスタ装置が完成する。
【００３６】
本発明に係る炭化珪素トランジスタ装置では、高濃度ｐ型ゲート領域（４）を完全に埋め込んでしまう構造を実現することにより、従来型のＳＩＴに必要な露光合わせ精度や余分な設計マージンを取る必要が無く、デバイスの極限までの微細化が初めて可能となり、大幅なデバイスのオン抵抗削減が実現する。また、高濃度ｎ型ソース領域（５）をイオン注入により形成することにより、更なる大幅なデバイスのオン特性の改善が可能となる。また、低濃度ｎ型チャネル領域（７）及び低濃度ｎ領域１（９）の不純物濃度を、低濃度ｎ型ドリフト層（３）の不純物濃度と独立に制御が可能であるため、ノーマリオフ・ノーマリオンのスイッチングデバイスの動作モードを含めた、幅広いデバイス設計が可能となる。
【００３７】
次に、炭化珪素トランジスタ装置の他の製造方法を説明する。ここでは、図４に示す炭化珪素トランジスタ装置の製造方法と変更した部分のみを説明する。
【００３８】
炭化珪素トランジスタ装置の製造方法における図４（ａ）の工程と同様に、図５（ａ）に示すように、高濃度ｎ型炭化珪素基板（２）上に低濃度ｎ型ドリフト層（３）をエピタキシャル成長により形成する。続いて、図５（ｂ）に示すように、低濃度ｎ型ドリフト層（３）へ、アルミニウム又はホウ素等のｐ型不純物をイオン注入することにより高濃度ｐ型層（１０）を形成する。その後、基板をＡｒ等の不活性ガス雰囲気中で１６００℃以上の高温でアニールすることにより、高濃度ｐ型層（１０）を電気的に活性化させる。その後の工程は図４の工程と同様であるので省略する。
【００３９】
この製造方法では、エピタキシャル成長ではなく、イオン注入により高濃度ｐ型層（１０）を形成することにより、製造工程が簡略化される。ただしこの場合、予めエピタキシャル成長させた前記低濃度ｎ型ドリフト層（３）の一部が、イオン注入により高濃度ｐ型層（１０）に転換されるため、イオン注入により消滅する低濃度ｎ型ドリフト層（３）の厚みを予め考慮に入れた上で、デバイスの耐圧設計を行う必要がある。
【符号の説明】
【００４０】
１・・・ドレイン電極
２・・・高濃度ｎ型炭化珪素基板
３・・・低濃度ｎ型ドリフト層
４・・・互いに離間した高濃度ｐ型ゲート領域
５・・・高濃度ｎ型ソース領域
６・・・ソース電極
７・・・低濃度ｎ型チャネル領域
８・・・ゲート電極
９・・・低濃度ｎ型領域１
１０・・・高濃度ｐ型層
１１・・・低濃度ｎ型領域２
２１・・・ドレイン電極
２２・・・高濃度ｎ型炭化珪素基板
２３・・・低濃度ｎ型層
２４・・・互いに離間した高濃度ｐ型ゲート領域
２５・・・高濃度ｎ型ソース領域
２６・・・ソース電極
２７・・・低濃度ｎ型チャネル領域
２８・・・ゲート電極
２９・・・絶縁膜
３０・・・低濃度ｎ型ドリフト層
４１・・・高濃度ｎ型炭化珪素基板
４２・・・低濃度ｎ型ドリフト層
４３・・・互いに離間した高濃度ｐ型ゲート領域１
４４・・・互いに離間した高濃度ｐ型ゲート領域２
４６・・・低濃度ｎ型チャネル領域
４７・・・高濃度ｎ型ソース領域
４８・・・ソース電極
４９・・・ドレイン電極
【特許請求の範囲】
【請求項１】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項２】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項３】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項４】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項５】
上記高濃度ｎ型炭化珪素基板として（０００１）面、又は（０００−１）面から傾斜した表面を有する六方晶系炭化珪素基板を使用するとともに、互いに離間した上記複数の高濃度ｐ型ゲート領域の長手方向が、前記高濃度ｎ型炭化珪素基板の傾き方向に対して平行になるように形成されることを特徴とする請求項１ないし４のいずれか１項に記載の炭化珪素トランジスタ装置の製造方法。
【請求項１】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項２】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層上に高濃度ｐ型層をエピタキシャル成長により形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項３】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、ゲート電極が形成される領域の該低濃度ｎ型領域を除去する工程と、残された該低濃度ｎ型領域の表面にｎ型不純物イオンを注入し高濃度ｎ型ソース領域を形成する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、該ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項４】
高濃度ｎ型炭化珪素基板上に、低濃度ｎ型ドリフト層をエピタキシャル成長により形成する工程と、該低濃度ｎ型ドリフト層にｐ型不純物をイオン注入し、その表面に高濃度ｐ型層を形成する工程と、該高濃度ｐ型層の一部を除去して互いに離間した複数の高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域を形成する工程と、互いに隣り合った前記高濃度ｐ型ゲート領域の間に位置するチャネル領域、前記高濃度ｐ型ゲート領域及びこれに連なるゲート電極領域の全面を覆うとともに該低濃度ｎ型ドリフト層よりも低い不純物濃度の低濃度ｎ型領域をエピタキシャル成長により形成する工程と、該低濃度ｎ型領域の表面の全面にｎ型不純物イオンを注入し高濃度ｎ型領域を形成する工程と、ソース領域となる該高濃度ｎ型領域を残して該高濃度ｎ型領域及びその下の低濃度ｎ型領域を除去する工程と、該高濃度ｎ型ソース領域上にソース電極を形成する工程と、前記高濃度ｎ型炭化珪素基板の裏面にドレイン電極を形成する工程と、ゲート電極領域に電気的に接続されたゲート電極を形成する工程とを含むことを特徴とする炭化珪素トランジスタ装置の製造方法。
【請求項５】
上記高濃度ｎ型炭化珪素基板として（０００１）面、又は（０００−１）面から傾斜した表面を有する六方晶系炭化珪素基板を使用するとともに、互いに離間した上記複数の高濃度ｐ型ゲート領域の長手方向が、前記高濃度ｎ型炭化珪素基板の傾き方向に対して平行になるように形成されることを特徴とする請求項１ないし４のいずれか１項に記載の炭化珪素トランジスタ装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２５４０８７（Ｐ２０１１−２５４０８７Ａ）
【公開日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願番号】特願２０１１−１５０８６９（Ｐ２０１１−１５０８６９）
【出願日】平成２３年７月７日（２０１１．７．７）
【分割の表示】特願２００５−６５４６９（Ｐ２００５−６５４６９）の分割
【原出願日】平成１７年３月９日（２００５．３．９）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
【公開日】平成２３年１２月１５日（２０１１．１２．１５）
【国際特許分類】
【出願日】平成２３年７月７日（２０１１．７．７）
【分割の表示】特願２００５−６５４６９（Ｐ２００５−６５４６９）の分割
【原出願日】平成１７年３月９日（２００５．３．９）
【出願人】（３０１０２１５３３）独立行政法人産業技術総合研究所 (6,529)
【Ｆターム（参考）】
[ Back to top ]