窒化物電子デバイスを作製する方法
【課題】ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供する。
【解決手段】時刻ｔ０で基板生産物を成長炉に配置した後に、摂氏９５０度まで基板温度を上昇する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、ｉ−ＧａＮ膜を成長する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、ｉ−ＡｌＧａＮ膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素の供給を開始して、成長炉のチャンバ中においてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。窒素の雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。
【解決手段】時刻ｔ０で基板生産物を成長炉に配置した後に、摂氏９５０度まで基板温度を上昇する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、ｉ−ＧａＮ膜を成長する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、ｉ−ＡｌＧａＮ膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素の供給を開始して、成長炉のチャンバ中においてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。窒素の雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、窒化物電子デバイスを作製する方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体装置が記載されている。この半導体装置は、ピンチオフ特性を改善し、またはチャネル層の移動度を向上させ電気的特性の良好な半導体装置を提供する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８６９４１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の構成のトランジスタの作製では、ｎ−型ＧａＮ層、ｐ型ＧａＮ層、及びｎ＋型ＧａＮ層を導電性基板上に順にエピタキシャル成長してエピタキシャル成長積層を形成した後に、ｎ＋型ＧａＮ層からｎ−型ＧａＮ層まで至る開口部をエピタキシャル成長積層の主面にエッチングにより形成する。この開口の側面にｉ型ＧａＮ層及びｉ型ＡｌＧａＮ層を順に形成する。開口部側面上のｉ型ＧａＮ層及びｉ型ＡｌＧａＮ層上にゲート絶縁膜及びゲート電極を形成する。エッチングにより形成された開口部の側面の表面状態は、特許文献１の構成のトランジスタの作製法に起因して、エピタキシャル成長積層の主面に比べて良好でない。
【０００５】
発明者らの知見によれば、下地となるエピタキシャル成長積層に斜面を形成した後に、ヘテロ構造のためのｉ型ＧａＮ層及びｉ型ＡｌＧａＮ層を再成長している。この再成長の際に、開口部の側面では、その傾斜及び表面平坦性の影響により、再成長された半導体層に表面欠陥が生じる。このデバイス構造では、斜面上にゲート絶縁膜を形成後にゲート電極を形成する作製法、及び再成長層に直接にゲート電極を形成する作製層のいずれにおいても、この表面欠陥はゲートリーク電流の原因となる。
【０００６】
本発明は、このような事情を鑑みて為されたものであり、ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る発明は、窒化物電子デバイスを作製する方法である。この方法は、（ａ）基板を成長炉に配置した後に、アンモニア及びIII族元素原料を含む原料ガスを成長炉に供給することによって前記基板の主面上のチャネル層上にキャリア供給層を成長温度で成長して、基板生産物を形成する工程と、（ｂ）前記キャリア供給層の成長が完了した後に、前記成長温度以下の温度の所定雰囲気に前記基板生産物をさらす工程と、（ｃ）前記基板生産物の温度を前記所定雰囲気中で下げた後に、前記成長炉から前記基板生産物を取り出す工程と、（ｄ）前記基板生産物を取り出した後に、前記キャリア供給層上にゲート電極を形成する工程とを備える。前記チャネル層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記窒化ガリウム系半導体のｃ軸に直交する面及び前記基板の前記主面に対して傾斜した第１の基準面に沿って延在し、前記第２の部分は、前記第１の部分に対して傾斜した第２の基準面に沿って延在し、前記キャリア供給層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記第１の部分上に成長され、前記第２の部分は、前記チャネル層の前記第２の部分上に成長され、前記ゲート電極は、前記キャリア供給層の前記第１の部分上に形成され、前記第１の基準面に直交する第１の軸と前記窒化ガリウム系半導体のｃ軸との成す角度は、前記第２の基準面に直交する第２の軸と前記窒化ガリウム系半導体のｃ軸との成す角度より大きく、前記キャリア供給層の前記III族窒化物半導体のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、前記所定雰囲気は、窒素を含むと共にアンモニアを含まず、前記チャネル層は窒化ガリウム系半導体を含み、前記キャリア供給層はIII族窒化物半導体を含む。
【０００８】
この方法によれば、チャネル層の第１の部分は、その窒化ガリウム系半導体のｃ軸に直交する面及び基板の主面の両方に対して傾斜した第１の基準面に沿って延在する。また、チャネル層の第２の部分は第１の部分に対して傾斜して延在する。これ故に、チャネル層の第１及び第２の部分は互いに異なる面方位を有する。キャリア供給層の第１及び第２の部分は、それぞれ、チャネル層の第１及び第２の部分上に成長される。また、窒化ガリウム系半導体のｃ軸と第１の軸との成す角度は、窒化ガリウム系半導体のｃ軸と第２の軸との成す角度より大きいので、チャネル層及びキャリア供給層の第１の部分上への成長では、成長面における構成元素の表面マイグレーションが不活発である。このため、第１の部分上への成長におけるモードが島状成長になる傾向となる。このモードの成長では最終表面のモフォロジが荒れて、この結果、結晶表面に欠陥が導入されることになる。キャリア供給層の第１の部分上にゲート電極が形成されるとき、上記の表面欠陥は、ゲートリーク電流の原因となる。本件に係る方法では、キャリア供給層の第１の部分上にゲート電極を形成するに先だって、キャリア供給層の成長が完了した後に、所定雰囲気中で基板生産物を成長温度以下の温度にさらすプロセスを行う。このプロセスでは、所定雰囲気は、窒素を含むと共にアンモニアを含まないので、キャリア供給層の第１の部分の表面を改質して、キャリア供給層及びチャネル層の第１の部分の傾斜やその表面平坦性に起因した表面欠陥を減少できる。所定雰囲気は、キャリア供給層の表面における成長後のマイグレーションを促進して、表面平坦性を改善できる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。
【０００９】
本発明の一側面に係る作製法は、（ｅ）第１の窒化ガリウム系半導体からなるドリフト層、第２の窒化ガリウム系半導体からなる電流ブロック層、及び第３の窒化ガリウム系半導体からなるコンタクト層を前記基板の前記主面上に成長して、半導体積層を形成する工程と、（ｆ）前記半導体積層の主面に開口をドライエッチングにより形成する工程と、（ｇ）前記半導体積層の前記主面及び前記半導体積層の前記開口上に、前記チャネル層を成長する工程とを更に備えることができる。前記開口は、前記半導体積層の前記主面に対して傾斜した側面を有し、前記開口の前記側面は、前記ドリフト層の側面、前記電流ブロック層の側面、及び前記コンタクト層の側面を含み、前記チャネル層の前記第１の部分は前記開口の前記側面上に成長され、前記チャネル層の前記第２の部分は前記半導体積層の前記主面上に成長され、前記第２の窒化ガリウム系半導体の導電型は、前記第１の窒化ガリウム系半導体の導電型と異なり、前記ゲート電極は前記電流ブロック層の側面上に形成され、前記第２の窒化ガリウム系半導体の導電型は、前記第３の窒化ガリウム系半導体の導電型と異なる。
【００１０】
この作製方法によれば、チャネル層及びキャリア供給層のための結晶再成長は、下地となる開口側面の表面平坦性の影響を受ける。チャネル層及びキャリア供給層は開口側面上に成長され、この開口側面はドライエッチングにより形成される。これ故に、開口側面の表面状態のラフネスは大きい。チャネル層及びキャリア供給層の第１の部分における表面は、下地のラフネスの影響を受けている。本件に係る方法における上記のプロセスでは、所定雰囲気は、窒素を含むと共にアンモニアを含まないので、キャリア供給層の第１の部分の表面を改質して、エッチングに起因した表面ラフネスを減少させることができる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。
【００１１】
本発明の一側面に係る作製法では、前記チャネル層及び前記キャリア供給層の材料は、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ、及びＡｌＧａＮ／ＡｌＮのいずれかであることができる。この作製方法では、チャネル層及びキャリア供給層の好適な組み合わせが提供される。
【００１２】
本発明の一側面に係る作製法は、（ｈ）前記キャリア供給層の成長が完了した後に前記基板生産物の温度を前記成長温度に維持しながら、前記成長炉に前記所定雰囲気を形成する工程を更に備えることができる。前記所定雰囲気が前記成長炉に提供された後に、前記基板生産物の温度を前記成長温度からの低下を開始することができる。
【００１３】
この作製方法によれば、成長炉に所定の雰囲気を形成することによって、最表面が長時間にわたってアンモニアにさらされることを避けることができる。成長の終了後の雰囲気がアンモニアを含むとき、成長炉内で分解したアンモニアからの窒素原子は、最表面に吸着してIII族原子の表面マイグレーションを妨げる。一方、成長の終了後の雰囲気が窒素を含みアンモニアを含まないとき、窒素に比べて低い蒸気圧のIII族原子が最表面に残り、最表面には適度な密度でIII族原子が残される。
【００１４】
また、温度降下が所定の雰囲気中で行われるので、温度降下中にも表面改質の技術的寄与を得ることができる。アンモニア雰囲気に比べて、窒素雰囲気中では窒化物の分解が生じる。温度を下げることにより、所望の量を超えて最表面からIII族原子が分解することを避けることができる。
【００１５】
本発明の一側面に係る作製法では、前記基板は、導電性の自立III族窒化物基板を含むことができる。前記自立III族窒化物基板の主面は、エピ成長後の平坦性の観点から前記基板のIII族窒化物のｃ軸に対して−20度から＋20度の範囲にあることが好ましい。当該方法は、前記基板の裏面にドレイン電極を形成する工程を更に備えることができる。この作製方法もよれば、上記の角度範囲は有用なデバイスに好適である。
【００１６】
本発明の一側面に係る作製方法では、前記第１の基準面と前記第２の基準面との成す角度は5度から40度の範囲にあることが好ましい。この作製方法もよれば、上記の角度範囲は有用なデバイスに好適である。
【００１７】
本発明の一側面に係る作製法では、前記ドリフト層の前記第１の窒化ガリウム系半導体、前記電流ブロック層の前記第２の窒化ガリウム系半導体、及び前記コンタクト層の第３の窒化ガリウム系半導体は、ｎ型ＧａＮ／ｐ型ＧａＮ／ｎ＋型ＧａＮ、及びｎ型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ＋型ＧａＮのいずれかであることができる。この作製方法では、ドリフト層、電流ブロック層及びコンタクト層の好適な組み合わせが提供される。
【００１８】
本発明の一側面に係る作製法は、前記基板生産物を取り出した後に、前記半導体積層の前記主面上にソース電極を形成する工程を更に備えることができる。前記ソース電極は、前記電流ブロック層及び前記コンタクト層に電位を供給し、前記チャネル層と前記キャリア供給層とは接合を成し、前記接合には二次元電子ガス層が形成され、前記ソース電極は、前記チャネル層を流れるキャリアを供給できる。この作製方法によれば、ソース電極が電流ブロック層及びコンタクト層に電位を供給するので、電流ブロック層がチャネル層のバックゲートとして働く。
【００１９】
本発明の一側面に係る作製法では、前記ゲート電極は前記キャリア供給層の前記第１の部分に接合を成すことができる。この作製方法によれば、半導体にショットキ接合を成すゲート電極を用いてチャネルキャリアを制御するトランジスタを提供できる。
【００２０】
本発明の一側面に係る作製法は、前記キャリア供給層の前記第１の部分上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程と更に備えることができる。前記ゲート電極は前記ゲート絶縁膜に接合を成す。この作製方法によれば、絶縁膜を介してチャネルキャリアを制御するゲート電極を有するトランジスタを提供できる。
【００２１】
本発明の一側面に係る作製法では、前記ゲート絶縁膜は、原子層堆積（ＡＬＤ）法で成長されることができる。この作成方法によれば、ゲート絶縁膜の堆積に際して、下地のキャリア供給層へのダメージが少なく、ゲートリークの更なる低減に寄与できる。
【００２２】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法が提供される。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施の形態に係る窒化物電子デバイス、エピタキシャル基板、及び基板生産物を作製する方法における主要な工程を示す工程フロー図である。
【図２】図２は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図３】図３は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図４】図４は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図５】図５は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図６】図６は、本発明の実施の形態に係る窒化物電子デバイスを模式的に示す図面である。
【図７】図７は、再成長における温度変更シーケンスを示す図面である。
【図８】図８は、基板生産物のエピタキシャル再成長表面の走査型電子顕微鏡像を示す図面である。
【図９】図９は、実施例において作製されたトランジスタのゲート−ドレイン間の電流リークの測定を示す図面である。
【発明を実施するための形態】
【００２５】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物電子デバイス、エピタキシャル基板、及び基板生産物を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２６】
図１は、本発明の実施の形態に係る窒化物電子デバイス、エピタキシャル基板、及び基板生産物を作製する方法における主要な工程を示す工程フロー図である。
【００２７】
工程Ｓ１０１では、窒化物電子デバイスのための基板を準備する。基板は導電性を示し、例えば六方晶系のIII族窒化物からなることができる。自立のIII族窒化物半導体基板（以下、図２の（ａ）部で示される参照番号「５１」として参照する）は、例えばＧａＮ、ＡｌＮ等からなることができる。基板５１は主面５１ａ及び裏面５１ｂを有する。好適な実施例では、このIII族窒化物半導体基板５１の主面５１ａはｃ面からなることができるが、基板のIII族窒化物のｃ軸に対して僅かなオフ、例えば−20度から＋20度の範囲のオフを有することができる。上記の角度範囲は、デバイスに有用である。図２の（ａ）部では、ｃ軸方向を示すｃ軸ベクトルＶＣが示されている。
【００２８】
工程Ｓ１０２では、III族窒化物半導体基板５１を成長炉（図２の（ａ）部では参照番号「１０ａ」として示される）に配置した後に、III族窒化物半導体基板５１の熱クリーニングを行う。熱クリーニングは、例えばアンモニア及び水素を含む雰囲気においてIII族窒化物半導体基板５１の熱処理によって行われる。熱処理は、例えば１０分間程度である。また、熱処理温度は、例えば摂氏１０３０度程度である。炉内圧力は例えば１００Ｔｏｒｒである。
【００２９】
工程Ｓ１０３では、図２の（ａ）部に示されるように、基板５１の主面５１ａに半導体積層５３を成長して、エピタキシャル基板Ｅを形成する。半導体積層５３の形成では、第１導電型窒化ガリウム系半導体からなるドリフト層５５、第２導電型窒化ガリウム系半導体からなる電流ブロック層５７、及び第１導電型窒化ガリウム系半導体のためのコンタクト層５９を基板５１の主面５１ａ上に順に成長する。この成長は、例えば有機金属気相成長法で行われる。ドリフト層５５は、例えば厚さ５μｍのアンドープＧａＮからなり、電流ブロック層５７は例えば厚さ０．５μｍのＭｇドープｐ型ＧａＮからなり、及びコンタクト層５９は例えば厚さ０．２μｍのＳｉドープｎ＋型ＧａＮからなる。半導体積層５３における接合６１ａ、６１ｂの各々も、基板５１の主面５１ａの面方位と同じ面方位を示す。このとき、半導体積層５３の厚さは５．７μｍである。
【００３０】
工程Ｓ１０４では、エピタキシャル基板Ｅを成長炉１０ａから取り出す。この後に、工程Ｓ１０５では、半導体積層５３に開口を形成する。まず、図２の（ｂ）部に示されるように、工程Ｓ１０５−１では、フォトリソグラフィで半導体積層５３の表面５３ａにマスク６３を形成する。マスク６３は、例えばレジスト又はシリコン酸化膜からなることができる。マスク６３は、半導体積層５３に形成される開口の形状及び位置を規定する開口６３ａを有する。フォトリソグラフィ法でマスク６３を形成した後に、工程Ｓ１０５−２では、図３の（ａ）部に示されるエッチング装置１０ｂにエピタキシャル基板Ｅを配置する。この装置１０ｂ及びマスク６３を用いて半導体積層５３のドライエッチングを行う。このドライエッチングは、例えば反応性イオンエッチング（ＲＩＥ）であることができる。エッチャントとして塩素ガスを使用できる。マスク６３を用いたエッチングにより、半導体積層５３に開口６５が形成される。開口形成の結果として、開口６５を含む半導体積層５３ｂが形成される。
【００３１】
開口６５は、表面５３ａのコンタクト層５９からドリフト層に到達する。開口６５は側面６５ｄ及び底面６５ｅによって規定される。開口６５の側面６５ｄには、ドリフト層５５の側面５５ａ及び上面５５ｂ、電流ブロック層５７の側面５７ａ、及びコンタクト層５９の側面５９ａが現れている。開口６５の底面６５ｅには、ドリフト層５５の上面５５ｂが現れている。
【００３２】
工程Ｓ１０５−３では、図３の（ｂ）部に示されるように、マスク６３が除去される。この結果、基板生産物ＳＰ１が形成される。基板生産物ＳＰ１では、開口６５は、第１〜第３部分６５ａ、６５ｂ、６５ｃを有する。第１の部分６５ａでは、ドリフト層５５の上面５５ｂ（底面６５ｅ）が露出している。第２の部分６５ｂ及び第３の部分６５ｃでは、開口６５の側面６５ｄが、ドリフト層５５の上面５５ｂから半導体積層５３ｂの表面５３ａまで傾斜して延在する。
【００３３】
図３の（ｂ）部では、単一の開口６５が描かれているけれども、基板５１には多数の開口が配列されている。これ故に、半導体積層５３ｂは、開口６３の形状に応じて、メサ形状、或いは凹部（例えば溝）を含む形状を成す。側面６５ｄは、基板５１の主面５１ａに対して傾斜しており、また半導体積層５３ｂの表面５３ａに対して傾斜している。側面６５ｄの具体的な傾斜角は、エッチングにより制御されることができる。
【００３４】
側面６５ｄの一方は、全体としては、基準面Ｒ１１に沿って延在しており、側面６５ｄの他方は、全体としては、基準面Ｒ１２に沿って延在している。これらの基準面Ｒ１１、Ｒ１２はIII族窒化物基板５１のｃ軸の方向を示す基準軸Ｃｘ及び基板５１の主面５１ａに対して傾斜している。基準面Ｒ１１、Ｒ１２の法線はｃ軸に対して傾斜しており、半導体積層５３ｂの主面５３ａは基準面Ｒ１３に沿って延在している。基準面Ｒ１１、Ｒ１２の法線とｃ軸との成す角度は、基準面Ｒ１３の法線とｃ軸との成す角度より大きい。好適な実施例では、半導体積層５３ｂの主面５３ａは基板５１の主面５１ａと実質的に平行であることができる。基準面Ｒ１１、Ｒ１２（つまり、側面６５ｄ）と基準面Ｒ１３（主面６３ａ、５１ａ）との成す角度は例えば5度から40度の範囲にあることができる。
【００３５】
必要な場合には、チャネル層及びキャリア供給層の成長に先立って基板生産物ＳＰ１の前処理（例えば、洗浄）を行った後に、工程Ｓ１０６において基板生産物ＳＰ１を成長炉１０ａに配置する。
【００３６】
工程Ｓ１０７では、アンモニア及びIII族元素原料を含む原料ガスＧ１を成長炉１０ａに供給して、図４の（ａ）部に示されるように、半導体積層５３ｂの主面５３ａ、開口６５の側面６５ｄ及び底面６５ｅ上に、チャネル層６９を成長温度ＴＧ１で成長する。チャネル層６９は窒化ガリウム系半導体からなる。チャネル層６８は、第１の部分６９ａ、第２の部分６９ｂ及び第３の部分６９ｃを含む。第１の部分６９ａは、開口６５の側面６５ｄ上に成長され、基準面Ｒ２１に沿って延在する。基準面Ｒ２１は、チャネル層６９の窒化ガリウム系半導体のｃ軸に直交する面及び基板５１の主面５１ａに対して傾斜する。第２の部分６９ｂは、半導体積層５３ｂの主面５３ａ上に成長され、ｃ軸に直交する基準面Ｒ２２に沿って延在する。第１の部分６９ａは、基準面Ｒ２２に対して傾斜する。第３の部分６９ｃは、開口６５の底面６５ｅ上に成長され、基準面Ｒ２３に沿って延在する。第１の部分６９ａは、基準面Ｒ２３に対して傾斜する。好適な実施例では、基準面Ｒ２３は基準面Ｒ２２と実質的に平行であり、また基準面Ｒ２３及び基準面Ｒ２２は基板５１の主面５１ａに平行である。
【００３７】
工程Ｓ１０８では、アンモニア及びIII族元素原料を含む原料ガスＧ２を成長炉１０ａに供給して、図４の（ｂ）部に示されるように、半導体積層５３ｂの主面５３ａ、開口６５の側面６５ｄ及び底面６５ｅ上に、キャリア供給層７１を成長温度ＴＧ２で成長する。キャリア供給層７１はチャネル層６９とヘテロ接合７０を形成する。キャリア供給層７１はIII族窒化物半導体からなる。キャリア供給層７１は、第１の部分７１ａ、第２の部分７１ｂ及び第３の部分７１ｃを含む。第１の部分７１ａは、開口６５の側面６５ｄ上に成長され、基準面Ｒ３１に沿って延在する。基準面Ｒ３１は、キャリア供給層７１の窒化ガリウム系半導体のｃ軸（基板５１のｃ軸と同じ方向を向く）に直交する面及び基板５１の主面５１ａに対して傾斜する。第２の部分７１ｂは、半導体積層５３ｂの主面５３ａ上に成長され、基準面Ｒ３２に沿って延在する。第１の部分７１ａは、基準面Ｒ３２に対して傾斜する。第３の部分７１ｃは、開口６５の底面６５ｅ上に成長され、基準面Ｒ３３に沿って延在する。第１の部分７１ａは、基準面Ｒ３３に対して傾斜する。本実施例では、基準面Ｒ３３は基準面Ｒ３２と実質的に平行であり、また基準面Ｒ３３及び基準面Ｒ３２は基板５１の主面５１ａに平行である。キャリア供給層７１のIII族窒化物半導体のバンドギャップは、チャネル層６９の窒化ガリウム系半導体のバンドギャップより大きい。
【００３８】
基準面Ｒ３１に直交する第１の軸とキャリア供給層７１の窒化ガリウム系半導体のｃ軸との成す第１の角度は、基準面Ｒ３２に直交する第２の軸とキャリア供給層７１の窒化ガリウム系半導体のｃ軸との成す第２の角度より大きい。基板５１の主面５１ａがｃ面及びｃ面から僅かなオフ角を有するとき、第２の角度はゼロ及び微少な角度である。第１の角度は、開口６５の側面６５ｄの傾斜に対応しており、第２の角度より大きな角度であり、これ故に、第１の部分６９ａ、７１ａの傾斜は大きい。
【００３９】
工程Ｓ１０９では、キャリア供給層７１の成長が完了した後に、図５の（ａ）部に示されるように、キャリア供給層７１の成長温度ＴＧ２以下の温度の所定雰囲気Ｇ３にキャリア供給層７１の表面７１ａをさらす。所定雰囲気は、窒素（Ｎ２）を含むと共にアンモニアを含まない。
【００４０】
また、キャリア供給層７１の成長が完了した後に、基板生産物ＳＰ２の温度を成長温度ＴＧ２に維持しながら、成長炉１０ａに所定雰囲気を形成することが好ましい。所定雰囲気が成長炉１０ａに提供された後に、基板生産物ＳＰ２の温度を成長温度ＴＧ２からの低下を開始することができる。この作製方法によれば、成長炉１０に所定雰囲気を形成することによって、基板生産物ＳＰ２の最表面が長時間にわたってアンモニアにさらされることを避けることができる。結晶成長の終了後の雰囲気がアンモニアを含むとき、成長炉１０ａ内で分解したアンモニアからの窒素原子は、基板生産物ＳＰ２の最表面に吸着してIII族原子の表面マイグレーションを妨げる。一方、結晶成長の終了後の雰囲気が窒素を含みアンモニアを含まないとき、窒素に比べて低い蒸気圧のIII族原子が最表面に残り、最表面には適度な密度でIII族原子が残される。
【００４１】
また、温度降下が所定雰囲気中で行われるので、成長温度ＴＧ２の期間だけでなく温度降下中にも表面改質の技術的寄与を得ることができる。アンモニア雰囲気に比べて、窒素雰囲気中では窒化物の分解が活発に生じる。温度が下がることにより、所望の量を超えて最表面からIII族原子が分解することを避けることができる。
【００４２】
基板生産物ＳＰ２の温度を下げて基板生産物ＳＰ１を取り出した後に、工程Ｓ１１０では、図５の（ｂ）部に示されるように、成長炉１０ａから基板生産物ＳＰ２を取り出す。工程Ｓ１１１ａ又は工程Ｓ１１１ｂの電極形成工程では、キャリア供給層７１上にゲート電極を形成する。より具体的には、電極形成工程では、半導体積層５３ｂの半導体層５７、５９に接触を成すソース電極７３の形成、基板５１の裏面５１ｂに接触を成すドレイン電極７５の形成、ゲート絶縁膜７７の形成、及びゲート絶縁膜７７に接触を成すゲート電極７９の形成を行う。
【００４３】
例えば、ゲート絶縁膜７７は、原子層堆積（ＡＬＤ）法で成長されることができる。この作成方法によれば、ゲート絶縁膜７７の堆積に際して、下地のキャリア供給層へのダメージが少なく、ゲートリークの更なる低減に寄与できる。
【００４４】
半導体積層５３ｂの主面５３ａ上にソース電極を形成することができる。このソース電極７３は、電流ブロック層５７及びコンタクト層５９に電位を供給する。チャネル層６９とキャリア供給層７１とは接合７０を成し、接合７０には二次元キャリアガス層が形成される。ソース電極７３は、チャネル層６９を流れるキャリアを供給し、キャリアは二次元キャリアガス層を介してドリフト層５５に流れる。この作製方法によれば、ソース電極７３が電流ブロック層５７及びコンタクト層５９に電位を供給するので、電流ブロック層５７がチャネル層６９に対してバックゲートとして働く。
【００４５】
この方法によれば、図４の（ａ）部に示されるように、チャネル層６９の第１の部分６９ａは、その窒化ガリウム系半導体のｃ軸に直交する面及び基板５１の主面５１ａに対して傾斜した基準面Ｒ２１に沿って延在する。これ故に、チャネル層６９の第１及び第２の部分６９ａ、６９ｂは互いに異なる面方位を有する。キャリア供給層７１の第１及び第２の部分７１ａ、７１ｂは、それぞれ、チャネル層６９の第１及び第２の部分６９ａ、６９ｂ上に成長される。開口６９の側面６９ｄが傾斜するので、チャネル層６及びキャリア供給層７１の第１の部分６９ａ、７１ａ上への成長では、成長面における構成元素の表面マイグレーションが第２の部分６９ｂ、７１ｂ上への成長に比べて不活発である。このため、第１の部分６９ａ、７１ａ上への成長におけるモードが島状成長になる傾向となる。このモードの成長では結晶表面に欠陥が形成されて、最終表面のモフォロジが荒れることになる。傾斜した第１の部分７１ａ上にゲート電極７９が形成されるとき、上記の表面欠陥はゲートリーク電流の原因となる。この方法では、キャリア供給層７１の第１の部分７１ａ上にゲート電極７９を形成するに先だって、キャリア供給層７１の成長が完了した後に、実質的に窒素からなる所定雰囲気中で基板生産物ＳＰ２を成長温度ＴＧ２以下の温度にさらすプロセスを行う。このプロセスでは、所定雰囲気は、窒素（Ｎ２）を含むと共にアンモニアを含まないので、キャリア供給層７１の第１の部分７１ａの表面を改質して、キャリア供給層７１及びチャネル層６９の第１の部分７１ａ、６９ａの傾斜やその表面平坦性に起因した表面欠陥を減少させることができる。所定雰囲気は、キャリア供給層７１の表面７１ａにおける成長後のマイグレーションを促進して、表面平坦性を改善できる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。
【００４６】
また、この作製方法によれば、チャネル層６９及びキャリア供給層７１のための結晶再成長は、下地となる開口側面６５ｄの表面平坦性の影響を受ける。チャネル層６９及びキャリア供給層７１は開口側面６５ｄ上に成長され、この開口側面６５ｄはドライエッチングにより形成される。これ故に、開口側面６５ｄの表面状態のラフネスは大きい。チャネル層６９及びキャリア供給層７１の第１の部分６９ａ、７１ａにおける表面は、下地のラフネスの影響を受けている。上記のプロセスでは、所定雰囲気は、窒素（Ｎ２）を含むと共にアンモニアを含まないので、キャリア供給層７１の第１の部分７１ａの表面を改質して、エッチングに起因した表面ラフネスもまた減少させることができる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。チャネル層６９からキャリア供給層７１までの一連の成長を続けて成長することにより清浄なヘテロ接合を形成すると共に、所定雰囲気におけるキャリア供給層の表面の平坦性を改善できる。加えて、本実施形態によれば、電流コラプスを低減できる。
【００４７】
本実施の形態では、キャリア供給層７１の第１の部分７１ａ上にゲート絶縁膜７７を形成した後に、このゲート絶縁膜７７上にゲート電極７９を形成することができる。ゲート電極７９はゲート絶縁膜７７に接合を成す。この作製方法によれば、絶縁膜７７を介してチャネルキャリアを制御するゲート電極７９を有するトランジスタを提供できる。
【００４８】
或いは、ゲート絶縁膜７７を形成することなく、キャリア供給層７１の第１の部分７１ａに接合を成すゲート電極を形成することができる。この作製方法によれば、半導体にショットキ接合を成すゲート電極を用いてチャネルキャリアを制御するトランジスタを提供できる。
【００４９】
チャネル層６９及びキャリア供給層７１の材料は、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ、及びＡｌＧａＮ／ＡｌＮのいずれかであることができる。これらは、チャネル層６９及びキャリア供給層７１の好適な組み合わせを提供できる。
【００５０】
ドリフト層５５の窒化ガリウム系半導体、電流ブロック層５７の窒化ガリウム系半導体、及びコンタクト層５９の窒化ガリウム系半導体は、ｎ型ＧａＮ／ｐ型ＧａＮ／ｎ＋型ＧａＮ、及びｎ型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ＋型ＧａＮのいずれかであることができる。これらは、ドリフト層５５、電流ブロック層５７及びコンタクト層５９の好適な組み合わせを提供できる。
【００５１】
図６は、本実施の形態に係る窒化物電子デバイスの構造を示す図面である。窒化物電子デバイスの一例として、ヘテロ接合トランジスタ１１を説明する。ヘテロ接合トランジスタ１１は、導電性基板１３と、半導体積層１５と、ドリフト層１７と、チャネル層１９と、キャリア供給層２１と、ゲート電極２３とを備える。導電性基板１３は、III族窒化物の主面１３ａを有すると共に、III族窒化物の裏面１３ｂを有する。III族窒化物主面１３ａは好ましくはｃ面であり、良好な結晶成長のために僅かなオフ角を有することができる。半導体積層１５は、導電性基板１３の主面１３ａの方向に凹む開口１６を有する。開口１６は、半導体積層１５に形成されたメサ、凹部又は溝により規定される。チャネル層１９は、窒化ガリウム系半導体からなり、また半導体積層１５の開口１６内に設けられる。キャリア供給層２１は、III族窒化物半導体からなり、また半導体積層１５の開口１６内に設けられると共に開口１６内のチャネル層１９上に延在する。ゲート電極２３はキャリア供給層２１上に設けられ、開口１６内においてキャリア供給層２１はチャネル層１９とゲート電極２３との間に位置する。チャネル層１９とキャリア供給層２１とはヘテロ接合２０を成す。ゲート電極２３はヘテロ接合２０に沿った二次元電子ガスの生成を制御する。
【００５２】
半導体積層１５は、第１導電型窒化ガリウム系半導体層２５、第２導電型窒化ガリウム系半導体層２７、及び窒化ガリウム系半導体層２９を含む。第１導電型窒化ガリウム系半導体層２５は、例えばｎ導電性を有し、また基板１３の主面１３ａ上に設けられる。第２導電型窒化ガリウム系半導体層２７は、例えばｐ導電性を有し、また導電性基板１３の主面１３ａと第１導電型窒化ガリウム系半導体層２５との間に設けられる。窒化ガリウム系半導体層２９は、例えばｎ導電性を有し、また基板１３の主面１３ａ上に設けられる。第２導電型窒化ガリウム系半導体層２７の側面とゲート電極２３との間をキャリア供給層２１及びチャネル層１９が延在する。
【００５３】
第１導電型窒化ガリウム系半導体層２５は、半導体積層１５の開口１６の側面１６ａに位置する端面２５ａを有する。第２導電型窒化ガリウム系半導体層２７は、半導体積層１５の開口１６の側面１６ａに位置する端面２７ａを有する。窒化ガリウム系半導体層２９は、半導体積層１５の開口１６の側面１６ａに位置する端面２９ａを有する。チャネル層１９は、第１導電型窒化ガリウム系半導体層２５の端面２５ａ、第２導電型窒化ガリウム系半導体層２７の端面２７ａ及び第１導電型窒化ガリウム系半導体層２９の端面２９ａ及び上面２９ｂ上に設けられる。ドリフト層１７は、絶縁のための窒化ガリウム系半導体層２９の端面２９ａ上に設けられ、また主面１３ａ上に設けられる。
【００５４】
図６に示されるように、本実施例では開口１６の底面１６ｂはほぼｃ面（ｃ軸に直交する面）に沿って設けられている。図６においては、結晶座標系ＣＲが示され、基準軸Ｃｘはｃ軸の方向を示している。ｍ面は結晶座標系ＣＲのｍ軸に直交する面であり、ａ面は結晶座標系ＣＲのａ軸に直交する面である。開口１６の側面１６ａは、III族窒化物半導体のａ面に対して傾斜し、II族窒化物半導体のｍ面に対して傾斜すると共に前記III族窒化物半導体のｃ面に対して傾斜している。本実施例では、開口１６の側面１６ａは、ｍ軸又はａ軸の方向に延在する。
【００５５】
ヘテロ接合トランジスタ１１は、第１導電型窒化ガリウム系半導体層２５に接続されたソース電極３１を更に備えることができる。ソース電極３１は第２導電型窒化ガリウム系半導体層２７に電位を供給することができる。ソース電極３１が第１導電型窒化ガリウム系半導体層２５だけでなく第２導電型窒化ガリウム系半導体層２７にも電位を供給するとき、第２導電型窒化ガリウム系半導体層２７の電位はソース電極３１を用いて印加されて、これがバックバイアスとなる。これは、ヘテロ接合トランジスタ１１のノーマリオフ動作に好適である。
【００５６】
ヘテロ接合トランジスタ１１では、導電性基板１３の裏面１３ｂに設けられたドレイン電極３３を更に備えることができる。ドレイン電極３３が導電性基板１３の裏面１３ｂに設けられるので、ドレイン電極３３をゲート電極２３から隔てることができる。これ故に、高耐圧の実現に有効である。ドレイン電極３３は例えばＮｉ／Ａｌからなることができ、ソース電極３１は例えばＴｉ／Ａｌからなることができる。ゲート電極２３は、例えばＮｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ？Ａｕ、Ｍｏ／Ａｕ等からなることができる。
【００５７】
第１導電型窒化ガリウム系半導体層２５の第１の面２５ｂは、チャネル層１９と接合を成す。第１導電型窒化ガリウム系半導体層２５の第２の面２５ｃは、第２導電型窒化ガリウム系半導体層２７の第１の面２７ｂと接合を成す。窒化ガリウム系半導体層２９の第１の面２９ｂは、第２導電型窒化ガリウム系半導体層２７の第２の面２７ｃと接合を成す。窒化ガリウム系半導体層２９の第２の面２９ｃは、導電性基板１３の主面１３ａと接合を成す。
【００５８】
開口１６の側面１６ａでは、チャネル層１９の裏面は、第１導電型窒化ガリウム系半導体層２５の端面２５ａと接合を成す。また、チャネル層１９の裏面は、第１導電型窒化ガリウム系半導体層２５の端面２５ａ、及び第２導電型窒化ガリウム系半導体層２７の端面２７ａと接合を成す。チャネル層２３の裏面は、窒化ガリウム系半導体層２９の端面２９ａと接合を成す。ゲート電極１８は、キャリア供給層２１にショットキ接合を成す。
【００５９】
ヘテロ接合トランジスタ１１の一実施例を以下に示す。
導電性基板１３：ｎ型ＧａＮ（キャリア濃度：１×１０１９ｃｍ−３）。
チャネル層１９：アンドープＧａＮ（キャリア濃度：１×１０１５ｍ−３、厚さ：３０ｎｍ）。
キャリア供給層２１：アンドープＡｌＧａＮ（厚さ：３０ｎｍ、Al組成比０．２５）。
第１導電型窒化ガリウム系半導体層２５：ｎ型ＧａＮ（キャリア濃度：１×１０１８ｍ−３、厚さ：０．３μｍ）。
第２導電型窒化ガリウム系半導体層２７：ｐ＋型ＧａＮ（キャリア濃度：１×１０１８ｍ−３、厚さ：０．５μｍ）。
窒化ガリウム系半導体層２９：アンドープＧａＮ（キャリア濃度：１×１０１５ｍ−３、厚さ：５μｍ）。
このヘテロ接合トランジスタによれば、実用的な構造の一例が提供される。所定雰囲気中での熱処理の寄与により、キャリア供給層２１の表面の表面粗さＲｍｓ（或いは、キャリア供給層２１と該キャリア供給層２１に接合を成す上層との界面）は、ヘテロ接合トランジスタにおける開口１６の側面１６ａに係る界面の粗さより小さい。また、キャリア供給層２１の表面の表面粗さＲｍｓ（或いは、キャリア供給層２１と該キャリア供給層２１に接合を成す上層との界面）は、ヘテロ接合トランジスタにおける開口１６の側面１６ａ上のチャネル層１９に係る界面の粗さより小さい。
【００６０】
（実施例１）
エピタキシャル基板の作製。
窒化ガリウム膜をＭＯＣＶＤ法により成膜する。ガリウム原料として、トリメチルガリウムを用いる。窒素原料としては、高純度アンモニアを用いる。キャリアガスとしては、純化した水素を用いる。高純度アンモニアの純度は、９９．９９９％以上であり、純化水素の純度は９９．９９９９９５％以上である。ｎ型ドーパントとして水素ベースのシランを用い、ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウムを用いる。基板として導電性の窒化ガリウム基板を用い、この基板のサイズは２インチである。まず、摂氏１０３０度の温度及び１００Ｔｏｒｒの圧力で、アンモニアと水素雰囲気中で基板のクリーニングを行う。その後に、摂氏１０５０度に昇温した後に、２００Ｔｏｒｒの圧力、及び１５００のＶ／IIIモル比で窒化ガリウム層を成膜する。
【００６１】
窒化ガリウム基板上に、厚さ５μｍのｎ型ドリフト層、厚さ０．５μのｐ型電流ブロック層、厚さ０．２μｍのｎ型キャップ層（コンタクト層）が順に成長される。ドリフト層のＳｉ濃度は１×１０１６ｃｍ−３であり、バリア層のＭｇ濃度は１×１０１８ｃｍ−３であり、キャップ層のＳｉ濃度は１×１０１８ｃｍ−３である。この成膜により、窒化ガリウム基板上にｎｐｎ構造の半導体積層を有するエピタキシャル基板が作製される。
【００６２】
デバイス構造の作製。
このエピタキシャル基板に開口部を形成する。このためのマスクは、エピタキシャル膜表面にレジストを塗布した後にフォトリソグラフィによりレジストにパターンを形成して作製される。このマスクを用いて、エピタキシャル基板に反応性イオンエッチングにより開口部を形成して、開口を有する基板生産物をする。
【００６３】
レジストマスクの除去と基板洗浄を行った後に、ＭＯＣＶＤ装置に基板を再び導入して、図７に示された温度変更シーケンスに従って再成長を行う。図７の（ａ）部及び（ｂ）部のシーケンスでは、時刻ｔ０で基板生産物を成長炉に配置した後に、水素を流しながら、摂氏４００度まで基板温度を上昇する。時刻ｔ１で基板温度が摂氏４００度に到達する。さらに水素とアンモニアを流しながら、摂氏９５０度まで基板温度を上昇する。時刻ｔ２で基板温度が摂氏９５０度に到達する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、アンドープＧａＮ（ｉ−ＧａＮ）膜を成長する。時刻ｔ４でトリメチルガリウムの供給を停止して、この成膜を停止する。次いで、水素とアンモニアを流しながら、摂氏１０８０度まで基板温度を上昇する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、アンドープＡｌＧａＮ（ｉ−ＡｌＧａＮ）膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して、この成膜を完了する。
【００６４】
図７の（ａ）部のシーケンスでは、成膜を停止した後も引き続きアンモニア及び水素を流し続ける、時刻ｔ８で基板温度の降下を開始する。十分に基板温度が低下した後に、時刻ｔ９で成長炉から基板生産物を取り出す。
【００６５】
この基板生産物のエピタキシャル再成長表面を走査型電子顕微鏡（ＳＥＭ）で観察した。図８の（ａ）部を参照すると、ＡｌＧａＮ表面を示すＳＥＭ像が示されている。図８の（ａ）部における左上のエリアが開口の底部を示し、右下のエリアが開口外側領域（半導体積層の上面）を示し、これらの間の帯エリアが開口の斜面を示す。このＳＥＭ像は、平坦部と比較して斜面部に表面欠陥が集中していることを示している。
【００６６】
図７の（ｂ）部のシーケンスでは、成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素（Ｎ２）の供給を開始して、成長炉のチャンバにおいてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。実質的に窒素からなる雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。十分に基板温度が低下した後に、時刻ｔ９で成長炉から基板生産物を取り出す。
【００６７】
上記のチャネル層のためのｉ−ＧａＮ膜及びキャリア供給層のためのｉ−ＡｌＧａＮ膜の成膜において、斜面表面への欠陥導入をある程度抑えかつ高純度でキャリア供給層を成長するために、成長時の原料Ｖ／IIIモル比を５００〜５０００の範囲、成長温度を摂氏９００度〜１２００度の範囲、成長圧力を５０Ｔｏｒｒ〜７６０Ｔｏｒｒの範囲を用いることができる。
【００６８】
この基板生産物のエピタキシャル再成長表面を走査型電子顕微鏡（ＳＥＭ）で観察した。図８の（ｂ）部を参照すると、ＡｌＧａＮ表面を示すＳＥＭ像が示されている。図８の（ｂ）部における左上のエリアが開口の底部を示し、右下のエリアが開口外側領域（半導体積層の上面）を示し、これらの間の帯エリアが開口の斜面を示す。図８の（ａ）部及び（ｂ）部の比較によれば、成膜後に成長炉に窒素雰囲気を形成することは、開口の底部と開口の底部との間の開口の斜面（帯エリア）における表面モフォロジを改善することができ、図８の（ｂ）部に示されるように、斜面部の表面モフォロジは良好である。図８の（ｂ）部を参照すると、開口の底部、開口の底部及び開口の斜面の間で表面モフォロジに大きな差異はない。
【００６９】
チャネル層及びキャリア供給層の再成長後に、フォトリソグラフィとイオンビーム蒸着法を用いて、ソース電極及びドレイン電極をそれぞれ基板生産物の表面（エピ面）と裏面（基板裏面）に形成すると共に、ゲート電極を開口部側面に形成する。ゲート絶縁膜は厚さ10ｎｍのアルミナ(Ａｌ２Ｏ３)を用いた。
【００７０】
窒化物系半導体のための絶縁膜としては、多結晶シリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ２）、アルミニウム酸化物（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）またはハフニウム酸化物（ＨｆＯ２）等を用いることができる。これらの成膜法としては有機金属気相成長（ＭＯＣＶＤ）法、プラズマ化学的気相成長（ｐＣＶＤ）法、スパッタ法、原子層堆積（ＡＬＤ）法を用いることができる。例えば、ＡＬＤ法でアルミニウム酸化物やシリコン酸化物を成膜する場合に、原子レベルでの良好な平坦性を有する高純度な膜を低温で形成できるので、成膜の際の下地層へのダメージが低減され、これ故に、絶縁膜／半導体の接合における界面準位密度を小さくできる。
【００７１】
上記の実施例において作製されたトランジスタのゲート−ドレイン間の電流リークを測定した。図９の（ａ）部を参照すると、測定のセッティングが示されている。この接続では、ドレイン電極電位を固定すると共に、ゲート電極のバイアスを掃引してゲート−ドレイン間の電流リークを測定できる。図９の（ｂ）部を参照すると、リーク電流特性線Ｐ、Ｃが示されている。キャリア供給層の成長後の雰囲気の違いにより、ゲートリーク電流に差異が現れている。アンモニアを含まない窒素を提供できる雰囲気により開口の斜面におけるＡｌＧａＮ表面の欠陥が低減された結果、ゲート電極に係る電流リークが低減される。
【００７２】
なお、本実施例では、ゲート絶縁膜上にゲート電極を形成している。ノーマリオフ動作のトランジスタを提供するには斜面のｉ−ＡｌＧａＮ／ｉ−ＧａＮヘテロ界面の二次元電子ガスを枯渇させることが必要であり、この枯渇は、例えばＡｌＧａＮの膜厚を低減することにより実現される。また、ゲートバイアス印加によりキャリアをヘテロ界面に誘起する必要がある。i-ＡｌＧａＮ表面に直接にショットキ電極を形成したトランジスタでは、キャリアを誘起するためにショットキ接合に順方向バイアスを印加することとなり、この印加はゲート電流が発生させる。本実施例では、このゲート電流を避けて表面処理の違いによるゲート電流を正確に測定するために、i-ＡｌＧａＮ表面に直接にショットキ電極を形成したトランジスタではなくＡｌＧａＮ表面にゲート絶縁膜を形成し、この絶縁膜上にゲート電極を形成している。これ故に、本実施の形態による技術的な寄与は、ショットキゲート電極を有するトランジスタにも適用される。
【００７３】
導電性基板を用いた縦型トランジスタ構造のためのｎｐｎ半導体積層への斜面には、ｉ−ＧａＮチャネル層及びｉ−ＡｌＧａＮ電子供給層を順に再成長する。この斜面の形成では、下地の斜面は、ＲＩＥ中にＡｒイオンにより物理的に削られて形成されているに過ぎず、この物理的な処理に加えて化学的な処理を行って結晶面を表出させてはいない。これ故に、ＲＩＥにより形成された表面は原子スケールの凹凸と比べて大変荒れており、例えばＲＩＥ表面の表面粗さＲｍｓ値は２ｎｍ（５００ｎｍ平方）であり、一方、マスクで覆われてＲＩＥ処理が行われないエピ表面、例えばｃ面のエピ表面（Ａｓ ｇｒｏｗｎ面）の表面粗さＲｍｓ値は０．３ｎｍ（５００ｎｍ平方）である。これ故に、ＧａＮチャネル層の成長の際に開口の傾斜面は荒れており、これ故に、チャネル層の表面も下地の荒れを継承する。このため、ＡｌＧａＮ電子供給層は、ＧａＮチャネル層の荒れた表面に成長される。また、斜面の結晶方位がＣ面から傾斜しているので、下地表面の単位面積当たりの原子の未結合手の数が多い。これ故に、III族原子（例えば、ガリウム、アルミニウム）のマイグレーションが抑制されるので、結晶成長のモードが島状成長になる傾向にある。したがって、開口の傾斜面の成長では、島状成長に起因した表面欠陥が結晶に導入されることになる。このような表面欠陥を有するIII窒化物層の表面上にゲート電極又はゲート絶縁膜を形成するとき、界面や膜中に欠陥が導入され、該欠陥を介したゲートリークの原因となる。
【００７４】
ＧａＮ等の窒化物半導体の有機金属気相成長法によるＣ面（Ｇａ面）成長表面は、アンモニアより発生した窒素原子で表面のテラスが覆われた状態になり、この上にIII族原子（Ｇａ、Ａｌ等）が吸着して成長が進む。オフ基板であれば並列したステップにIII族原子が取り込まれ、或いはＣジャスト面では島状のステップにIII族原子が取り込まれて、成長が進行する。この成長の際に、Ｖ／III比の大きい成長では、表面を被覆するＮ原子の密度がより大きくなり、この結果、III族原子の吸着中心密度が増大する。吸着中心密度の増大により、マイグレーションは阻害される。この結果、島状成長発生に起因したモフォロジー荒れを発生する。また、ＧａＮに比してＡｌＧａＮを成長する場合には、Ｇａ原子と比較してＡｌ原子は窒素原子との結合力が強く、これ故にＡｌ原子のマイグレーション長が短い。このため、Ａｌを含むIII族窒化物の成長では、ＧａＮの成長に比べて表面欠陥が導入されやすい。
【００７５】
Ａｌを含むIII族窒化物、例えばＡｌＧａＮ成長時にＶ/IIIモル比を下げることにより、Ａｌ等のIII族原子のマイグレーションを促進することも可能ではある。Ｖ/IIIモル比を下げた成長条件は、有機金属気相成長法においてはIII族有機金属原料からの炭素不純物の混入が著しくなる。この混入はＡｌＧａＮ中に深いキャリア準位に関連した欠陥を導入し、この欠陥は、チャネル移動度の低下をさせることになる。
【００７６】
本実施の形態に係るデバイス構造の形成においては、電子供給層の成長の後における雰囲気からアンモニアを除外すると共に、この雰囲気に、好ましくは窒素のみを導入する。この雰囲気中において、成長温度以下の温度にIII族窒化物の表面をさらすことにより、成長温度付近で熱処理を行い、その後に降温を行う。アンモニアを含ます窒素を含む雰囲気中で降温を行うことで表面のＡｌＧａＮ層の分解が誘起されて、窒素と比べて蒸気圧の低いIII族原子が表面に残る。窒素雰囲気にさらされたIII族窒化物の表面はIII族原子に適度に覆われた状態になり、III族原子のマイグレーションが促進される。この結果、降温の際の熱処理においてIII族窒化物の表面は平坦化される。しかしながら、窒素のみの雰囲気に替えて水素のみの雰囲気を提供した場合、III族窒化物の表面に分解過剰が引き起こされて、エッチングに起因した表面荒れが、窒素のみ雰囲気と比較して大きくなる。
【００７７】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００７８】
以上説明したように、本実施の形態によれば、ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法が提供される。
【符号の説明】
【００７９】
１０ａ…成長炉、１１…ヘテロ接合トランジスタ、１３…導電性基板、１５…半導体積層、１６…開口、１９…チャネル層、２０…ヘテロ接合、２１…バリア層、２３…ゲート電極、２５…第１導電型窒化ガリウム系半導体層、２７…第２導電型窒化ガリウム系半導体層、２９…絶縁用の窒化ガリウム系半導体層、３１…ソース電極、３３…ドレイン電極、ＣＲ…結晶座標系、５１…III族窒化物半導体基板、５３、５３ｂ…半導体積層、５５…ドリフト層、５７…電流ブロック層、５７…コンタクト層、Ｅ…エピタキシャル基板、６３…マスク、６５…開口、６５ｄ…側面、６５ｅ…底面、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ３１、Ｒ３２、Ｒ３３…基準面、６９…チャネル層、７１…キャリア供給層、７３…ソース電極、７７…ゲート絶縁膜、７９…ゲート電極。
【技術分野】
【０００１】
本発明は、窒化物電子デバイスを作製する方法に関する。
【背景技術】
【０００２】
特許文献１には、半導体装置が記載されている。この半導体装置は、ピンチオフ特性を改善し、またはチャネル層の移動度を向上させ電気的特性の良好な半導体装置を提供する。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２８６９４１号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１の構成のトランジスタの作製では、ｎ−型ＧａＮ層、ｐ型ＧａＮ層、及びｎ＋型ＧａＮ層を導電性基板上に順にエピタキシャル成長してエピタキシャル成長積層を形成した後に、ｎ＋型ＧａＮ層からｎ−型ＧａＮ層まで至る開口部をエピタキシャル成長積層の主面にエッチングにより形成する。この開口の側面にｉ型ＧａＮ層及びｉ型ＡｌＧａＮ層を順に形成する。開口部側面上のｉ型ＧａＮ層及びｉ型ＡｌＧａＮ層上にゲート絶縁膜及びゲート電極を形成する。エッチングにより形成された開口部の側面の表面状態は、特許文献１の構成のトランジスタの作製法に起因して、エピタキシャル成長積層の主面に比べて良好でない。
【０００５】
発明者らの知見によれば、下地となるエピタキシャル成長積層に斜面を形成した後に、ヘテロ構造のためのｉ型ＧａＮ層及びｉ型ＡｌＧａＮ層を再成長している。この再成長の際に、開口部の側面では、その傾斜及び表面平坦性の影響により、再成長された半導体層に表面欠陥が生じる。このデバイス構造では、斜面上にゲート絶縁膜を形成後にゲート電極を形成する作製法、及び再成長層に直接にゲート電極を形成する作製層のいずれにおいても、この表面欠陥はゲートリーク電流の原因となる。
【０００６】
本発明は、このような事情を鑑みて為されたものであり、ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の一側面に係る発明は、窒化物電子デバイスを作製する方法である。この方法は、（ａ）基板を成長炉に配置した後に、アンモニア及びIII族元素原料を含む原料ガスを成長炉に供給することによって前記基板の主面上のチャネル層上にキャリア供給層を成長温度で成長して、基板生産物を形成する工程と、（ｂ）前記キャリア供給層の成長が完了した後に、前記成長温度以下の温度の所定雰囲気に前記基板生産物をさらす工程と、（ｃ）前記基板生産物の温度を前記所定雰囲気中で下げた後に、前記成長炉から前記基板生産物を取り出す工程と、（ｄ）前記基板生産物を取り出した後に、前記キャリア供給層上にゲート電極を形成する工程とを備える。前記チャネル層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記窒化ガリウム系半導体のｃ軸に直交する面及び前記基板の前記主面に対して傾斜した第１の基準面に沿って延在し、前記第２の部分は、前記第１の部分に対して傾斜した第２の基準面に沿って延在し、前記キャリア供給層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記第１の部分上に成長され、前記第２の部分は、前記チャネル層の前記第２の部分上に成長され、前記ゲート電極は、前記キャリア供給層の前記第１の部分上に形成され、前記第１の基準面に直交する第１の軸と前記窒化ガリウム系半導体のｃ軸との成す角度は、前記第２の基準面に直交する第２の軸と前記窒化ガリウム系半導体のｃ軸との成す角度より大きく、前記キャリア供給層の前記III族窒化物半導体のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、前記所定雰囲気は、窒素を含むと共にアンモニアを含まず、前記チャネル層は窒化ガリウム系半導体を含み、前記キャリア供給層はIII族窒化物半導体を含む。
【０００８】
この方法によれば、チャネル層の第１の部分は、その窒化ガリウム系半導体のｃ軸に直交する面及び基板の主面の両方に対して傾斜した第１の基準面に沿って延在する。また、チャネル層の第２の部分は第１の部分に対して傾斜して延在する。これ故に、チャネル層の第１及び第２の部分は互いに異なる面方位を有する。キャリア供給層の第１及び第２の部分は、それぞれ、チャネル層の第１及び第２の部分上に成長される。また、窒化ガリウム系半導体のｃ軸と第１の軸との成す角度は、窒化ガリウム系半導体のｃ軸と第２の軸との成す角度より大きいので、チャネル層及びキャリア供給層の第１の部分上への成長では、成長面における構成元素の表面マイグレーションが不活発である。このため、第１の部分上への成長におけるモードが島状成長になる傾向となる。このモードの成長では最終表面のモフォロジが荒れて、この結果、結晶表面に欠陥が導入されることになる。キャリア供給層の第１の部分上にゲート電極が形成されるとき、上記の表面欠陥は、ゲートリーク電流の原因となる。本件に係る方法では、キャリア供給層の第１の部分上にゲート電極を形成するに先だって、キャリア供給層の成長が完了した後に、所定雰囲気中で基板生産物を成長温度以下の温度にさらすプロセスを行う。このプロセスでは、所定雰囲気は、窒素を含むと共にアンモニアを含まないので、キャリア供給層の第１の部分の表面を改質して、キャリア供給層及びチャネル層の第１の部分の傾斜やその表面平坦性に起因した表面欠陥を減少できる。所定雰囲気は、キャリア供給層の表面における成長後のマイグレーションを促進して、表面平坦性を改善できる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。
【０００９】
本発明の一側面に係る作製法は、（ｅ）第１の窒化ガリウム系半導体からなるドリフト層、第２の窒化ガリウム系半導体からなる電流ブロック層、及び第３の窒化ガリウム系半導体からなるコンタクト層を前記基板の前記主面上に成長して、半導体積層を形成する工程と、（ｆ）前記半導体積層の主面に開口をドライエッチングにより形成する工程と、（ｇ）前記半導体積層の前記主面及び前記半導体積層の前記開口上に、前記チャネル層を成長する工程とを更に備えることができる。前記開口は、前記半導体積層の前記主面に対して傾斜した側面を有し、前記開口の前記側面は、前記ドリフト層の側面、前記電流ブロック層の側面、及び前記コンタクト層の側面を含み、前記チャネル層の前記第１の部分は前記開口の前記側面上に成長され、前記チャネル層の前記第２の部分は前記半導体積層の前記主面上に成長され、前記第２の窒化ガリウム系半導体の導電型は、前記第１の窒化ガリウム系半導体の導電型と異なり、前記ゲート電極は前記電流ブロック層の側面上に形成され、前記第２の窒化ガリウム系半導体の導電型は、前記第３の窒化ガリウム系半導体の導電型と異なる。
【００１０】
この作製方法によれば、チャネル層及びキャリア供給層のための結晶再成長は、下地となる開口側面の表面平坦性の影響を受ける。チャネル層及びキャリア供給層は開口側面上に成長され、この開口側面はドライエッチングにより形成される。これ故に、開口側面の表面状態のラフネスは大きい。チャネル層及びキャリア供給層の第１の部分における表面は、下地のラフネスの影響を受けている。本件に係る方法における上記のプロセスでは、所定雰囲気は、窒素を含むと共にアンモニアを含まないので、キャリア供給層の第１の部分の表面を改質して、エッチングに起因した表面ラフネスを減少させることができる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。
【００１１】
本発明の一側面に係る作製法では、前記チャネル層及び前記キャリア供給層の材料は、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ、及びＡｌＧａＮ／ＡｌＮのいずれかであることができる。この作製方法では、チャネル層及びキャリア供給層の好適な組み合わせが提供される。
【００１２】
本発明の一側面に係る作製法は、（ｈ）前記キャリア供給層の成長が完了した後に前記基板生産物の温度を前記成長温度に維持しながら、前記成長炉に前記所定雰囲気を形成する工程を更に備えることができる。前記所定雰囲気が前記成長炉に提供された後に、前記基板生産物の温度を前記成長温度からの低下を開始することができる。
【００１３】
この作製方法によれば、成長炉に所定の雰囲気を形成することによって、最表面が長時間にわたってアンモニアにさらされることを避けることができる。成長の終了後の雰囲気がアンモニアを含むとき、成長炉内で分解したアンモニアからの窒素原子は、最表面に吸着してIII族原子の表面マイグレーションを妨げる。一方、成長の終了後の雰囲気が窒素を含みアンモニアを含まないとき、窒素に比べて低い蒸気圧のIII族原子が最表面に残り、最表面には適度な密度でIII族原子が残される。
【００１４】
また、温度降下が所定の雰囲気中で行われるので、温度降下中にも表面改質の技術的寄与を得ることができる。アンモニア雰囲気に比べて、窒素雰囲気中では窒化物の分解が生じる。温度を下げることにより、所望の量を超えて最表面からIII族原子が分解することを避けることができる。
【００１５】
本発明の一側面に係る作製法では、前記基板は、導電性の自立III族窒化物基板を含むことができる。前記自立III族窒化物基板の主面は、エピ成長後の平坦性の観点から前記基板のIII族窒化物のｃ軸に対して−20度から＋20度の範囲にあることが好ましい。当該方法は、前記基板の裏面にドレイン電極を形成する工程を更に備えることができる。この作製方法もよれば、上記の角度範囲は有用なデバイスに好適である。
【００１６】
本発明の一側面に係る作製方法では、前記第１の基準面と前記第２の基準面との成す角度は5度から40度の範囲にあることが好ましい。この作製方法もよれば、上記の角度範囲は有用なデバイスに好適である。
【００１７】
本発明の一側面に係る作製法では、前記ドリフト層の前記第１の窒化ガリウム系半導体、前記電流ブロック層の前記第２の窒化ガリウム系半導体、及び前記コンタクト層の第３の窒化ガリウム系半導体は、ｎ型ＧａＮ／ｐ型ＧａＮ／ｎ＋型ＧａＮ、及びｎ型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ＋型ＧａＮのいずれかであることができる。この作製方法では、ドリフト層、電流ブロック層及びコンタクト層の好適な組み合わせが提供される。
【００１８】
本発明の一側面に係る作製法は、前記基板生産物を取り出した後に、前記半導体積層の前記主面上にソース電極を形成する工程を更に備えることができる。前記ソース電極は、前記電流ブロック層及び前記コンタクト層に電位を供給し、前記チャネル層と前記キャリア供給層とは接合を成し、前記接合には二次元電子ガス層が形成され、前記ソース電極は、前記チャネル層を流れるキャリアを供給できる。この作製方法によれば、ソース電極が電流ブロック層及びコンタクト層に電位を供給するので、電流ブロック層がチャネル層のバックゲートとして働く。
【００１９】
本発明の一側面に係る作製法では、前記ゲート電極は前記キャリア供給層の前記第１の部分に接合を成すことができる。この作製方法によれば、半導体にショットキ接合を成すゲート電極を用いてチャネルキャリアを制御するトランジスタを提供できる。
【００２０】
本発明の一側面に係る作製法は、前記キャリア供給層の前記第１の部分上に、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に、ゲート電極を形成する工程と更に備えることができる。前記ゲート電極は前記ゲート絶縁膜に接合を成す。この作製方法によれば、絶縁膜を介してチャネルキャリアを制御するゲート電極を有するトランジスタを提供できる。
【００２１】
本発明の一側面に係る作製法では、前記ゲート絶縁膜は、原子層堆積（ＡＬＤ）法で成長されることができる。この作成方法によれば、ゲート絶縁膜の堆積に際して、下地のキャリア供給層へのダメージが少なく、ゲートリークの更なる低減に寄与できる。
【００２２】
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
【発明の効果】
【００２３】
以上説明したように、本発明によれば、ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法が提供される。
【図面の簡単な説明】
【００２４】
【図１】図１は、本発明の実施の形態に係る窒化物電子デバイス、エピタキシャル基板、及び基板生産物を作製する方法における主要な工程を示す工程フロー図である。
【図２】図２は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図３】図３は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図４】図４は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図５】図５は、本発明の実施の形態に係る作製方法における工程を模式的に示す図面である。
【図６】図６は、本発明の実施の形態に係る窒化物電子デバイスを模式的に示す図面である。
【図７】図７は、再成長における温度変更シーケンスを示す図面である。
【図８】図８は、基板生産物のエピタキシャル再成長表面の走査型電子顕微鏡像を示す図面である。
【図９】図９は、実施例において作製されたトランジスタのゲート−ドレイン間の電流リークの測定を示す図面である。
【発明を実施するための形態】
【００２５】
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物電子デバイス、エピタキシャル基板、及び基板生産物を作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
【００２６】
図１は、本発明の実施の形態に係る窒化物電子デバイス、エピタキシャル基板、及び基板生産物を作製する方法における主要な工程を示す工程フロー図である。
【００２７】
工程Ｓ１０１では、窒化物電子デバイスのための基板を準備する。基板は導電性を示し、例えば六方晶系のIII族窒化物からなることができる。自立のIII族窒化物半導体基板（以下、図２の（ａ）部で示される参照番号「５１」として参照する）は、例えばＧａＮ、ＡｌＮ等からなることができる。基板５１は主面５１ａ及び裏面５１ｂを有する。好適な実施例では、このIII族窒化物半導体基板５１の主面５１ａはｃ面からなることができるが、基板のIII族窒化物のｃ軸に対して僅かなオフ、例えば−20度から＋20度の範囲のオフを有することができる。上記の角度範囲は、デバイスに有用である。図２の（ａ）部では、ｃ軸方向を示すｃ軸ベクトルＶＣが示されている。
【００２８】
工程Ｓ１０２では、III族窒化物半導体基板５１を成長炉（図２の（ａ）部では参照番号「１０ａ」として示される）に配置した後に、III族窒化物半導体基板５１の熱クリーニングを行う。熱クリーニングは、例えばアンモニア及び水素を含む雰囲気においてIII族窒化物半導体基板５１の熱処理によって行われる。熱処理は、例えば１０分間程度である。また、熱処理温度は、例えば摂氏１０３０度程度である。炉内圧力は例えば１００Ｔｏｒｒである。
【００２９】
工程Ｓ１０３では、図２の（ａ）部に示されるように、基板５１の主面５１ａに半導体積層５３を成長して、エピタキシャル基板Ｅを形成する。半導体積層５３の形成では、第１導電型窒化ガリウム系半導体からなるドリフト層５５、第２導電型窒化ガリウム系半導体からなる電流ブロック層５７、及び第１導電型窒化ガリウム系半導体のためのコンタクト層５９を基板５１の主面５１ａ上に順に成長する。この成長は、例えば有機金属気相成長法で行われる。ドリフト層５５は、例えば厚さ５μｍのアンドープＧａＮからなり、電流ブロック層５７は例えば厚さ０．５μｍのＭｇドープｐ型ＧａＮからなり、及びコンタクト層５９は例えば厚さ０．２μｍのＳｉドープｎ＋型ＧａＮからなる。半導体積層５３における接合６１ａ、６１ｂの各々も、基板５１の主面５１ａの面方位と同じ面方位を示す。このとき、半導体積層５３の厚さは５．７μｍである。
【００３０】
工程Ｓ１０４では、エピタキシャル基板Ｅを成長炉１０ａから取り出す。この後に、工程Ｓ１０５では、半導体積層５３に開口を形成する。まず、図２の（ｂ）部に示されるように、工程Ｓ１０５−１では、フォトリソグラフィで半導体積層５３の表面５３ａにマスク６３を形成する。マスク６３は、例えばレジスト又はシリコン酸化膜からなることができる。マスク６３は、半導体積層５３に形成される開口の形状及び位置を規定する開口６３ａを有する。フォトリソグラフィ法でマスク６３を形成した後に、工程Ｓ１０５−２では、図３の（ａ）部に示されるエッチング装置１０ｂにエピタキシャル基板Ｅを配置する。この装置１０ｂ及びマスク６３を用いて半導体積層５３のドライエッチングを行う。このドライエッチングは、例えば反応性イオンエッチング（ＲＩＥ）であることができる。エッチャントとして塩素ガスを使用できる。マスク６３を用いたエッチングにより、半導体積層５３に開口６５が形成される。開口形成の結果として、開口６５を含む半導体積層５３ｂが形成される。
【００３１】
開口６５は、表面５３ａのコンタクト層５９からドリフト層に到達する。開口６５は側面６５ｄ及び底面６５ｅによって規定される。開口６５の側面６５ｄには、ドリフト層５５の側面５５ａ及び上面５５ｂ、電流ブロック層５７の側面５７ａ、及びコンタクト層５９の側面５９ａが現れている。開口６５の底面６５ｅには、ドリフト層５５の上面５５ｂが現れている。
【００３２】
工程Ｓ１０５−３では、図３の（ｂ）部に示されるように、マスク６３が除去される。この結果、基板生産物ＳＰ１が形成される。基板生産物ＳＰ１では、開口６５は、第１〜第３部分６５ａ、６５ｂ、６５ｃを有する。第１の部分６５ａでは、ドリフト層５５の上面５５ｂ（底面６５ｅ）が露出している。第２の部分６５ｂ及び第３の部分６５ｃでは、開口６５の側面６５ｄが、ドリフト層５５の上面５５ｂから半導体積層５３ｂの表面５３ａまで傾斜して延在する。
【００３３】
図３の（ｂ）部では、単一の開口６５が描かれているけれども、基板５１には多数の開口が配列されている。これ故に、半導体積層５３ｂは、開口６３の形状に応じて、メサ形状、或いは凹部（例えば溝）を含む形状を成す。側面６５ｄは、基板５１の主面５１ａに対して傾斜しており、また半導体積層５３ｂの表面５３ａに対して傾斜している。側面６５ｄの具体的な傾斜角は、エッチングにより制御されることができる。
【００３４】
側面６５ｄの一方は、全体としては、基準面Ｒ１１に沿って延在しており、側面６５ｄの他方は、全体としては、基準面Ｒ１２に沿って延在している。これらの基準面Ｒ１１、Ｒ１２はIII族窒化物基板５１のｃ軸の方向を示す基準軸Ｃｘ及び基板５１の主面５１ａに対して傾斜している。基準面Ｒ１１、Ｒ１２の法線はｃ軸に対して傾斜しており、半導体積層５３ｂの主面５３ａは基準面Ｒ１３に沿って延在している。基準面Ｒ１１、Ｒ１２の法線とｃ軸との成す角度は、基準面Ｒ１３の法線とｃ軸との成す角度より大きい。好適な実施例では、半導体積層５３ｂの主面５３ａは基板５１の主面５１ａと実質的に平行であることができる。基準面Ｒ１１、Ｒ１２（つまり、側面６５ｄ）と基準面Ｒ１３（主面６３ａ、５１ａ）との成す角度は例えば5度から40度の範囲にあることができる。
【００３５】
必要な場合には、チャネル層及びキャリア供給層の成長に先立って基板生産物ＳＰ１の前処理（例えば、洗浄）を行った後に、工程Ｓ１０６において基板生産物ＳＰ１を成長炉１０ａに配置する。
【００３６】
工程Ｓ１０７では、アンモニア及びIII族元素原料を含む原料ガスＧ１を成長炉１０ａに供給して、図４の（ａ）部に示されるように、半導体積層５３ｂの主面５３ａ、開口６５の側面６５ｄ及び底面６５ｅ上に、チャネル層６９を成長温度ＴＧ１で成長する。チャネル層６９は窒化ガリウム系半導体からなる。チャネル層６８は、第１の部分６９ａ、第２の部分６９ｂ及び第３の部分６９ｃを含む。第１の部分６９ａは、開口６５の側面６５ｄ上に成長され、基準面Ｒ２１に沿って延在する。基準面Ｒ２１は、チャネル層６９の窒化ガリウム系半導体のｃ軸に直交する面及び基板５１の主面５１ａに対して傾斜する。第２の部分６９ｂは、半導体積層５３ｂの主面５３ａ上に成長され、ｃ軸に直交する基準面Ｒ２２に沿って延在する。第１の部分６９ａは、基準面Ｒ２２に対して傾斜する。第３の部分６９ｃは、開口６５の底面６５ｅ上に成長され、基準面Ｒ２３に沿って延在する。第１の部分６９ａは、基準面Ｒ２３に対して傾斜する。好適な実施例では、基準面Ｒ２３は基準面Ｒ２２と実質的に平行であり、また基準面Ｒ２３及び基準面Ｒ２２は基板５１の主面５１ａに平行である。
【００３７】
工程Ｓ１０８では、アンモニア及びIII族元素原料を含む原料ガスＧ２を成長炉１０ａに供給して、図４の（ｂ）部に示されるように、半導体積層５３ｂの主面５３ａ、開口６５の側面６５ｄ及び底面６５ｅ上に、キャリア供給層７１を成長温度ＴＧ２で成長する。キャリア供給層７１はチャネル層６９とヘテロ接合７０を形成する。キャリア供給層７１はIII族窒化物半導体からなる。キャリア供給層７１は、第１の部分７１ａ、第２の部分７１ｂ及び第３の部分７１ｃを含む。第１の部分７１ａは、開口６５の側面６５ｄ上に成長され、基準面Ｒ３１に沿って延在する。基準面Ｒ３１は、キャリア供給層７１の窒化ガリウム系半導体のｃ軸（基板５１のｃ軸と同じ方向を向く）に直交する面及び基板５１の主面５１ａに対して傾斜する。第２の部分７１ｂは、半導体積層５３ｂの主面５３ａ上に成長され、基準面Ｒ３２に沿って延在する。第１の部分７１ａは、基準面Ｒ３２に対して傾斜する。第３の部分７１ｃは、開口６５の底面６５ｅ上に成長され、基準面Ｒ３３に沿って延在する。第１の部分７１ａは、基準面Ｒ３３に対して傾斜する。本実施例では、基準面Ｒ３３は基準面Ｒ３２と実質的に平行であり、また基準面Ｒ３３及び基準面Ｒ３２は基板５１の主面５１ａに平行である。キャリア供給層７１のIII族窒化物半導体のバンドギャップは、チャネル層６９の窒化ガリウム系半導体のバンドギャップより大きい。
【００３８】
基準面Ｒ３１に直交する第１の軸とキャリア供給層７１の窒化ガリウム系半導体のｃ軸との成す第１の角度は、基準面Ｒ３２に直交する第２の軸とキャリア供給層７１の窒化ガリウム系半導体のｃ軸との成す第２の角度より大きい。基板５１の主面５１ａがｃ面及びｃ面から僅かなオフ角を有するとき、第２の角度はゼロ及び微少な角度である。第１の角度は、開口６５の側面６５ｄの傾斜に対応しており、第２の角度より大きな角度であり、これ故に、第１の部分６９ａ、７１ａの傾斜は大きい。
【００３９】
工程Ｓ１０９では、キャリア供給層７１の成長が完了した後に、図５の（ａ）部に示されるように、キャリア供給層７１の成長温度ＴＧ２以下の温度の所定雰囲気Ｇ３にキャリア供給層７１の表面７１ａをさらす。所定雰囲気は、窒素（Ｎ２）を含むと共にアンモニアを含まない。
【００４０】
また、キャリア供給層７１の成長が完了した後に、基板生産物ＳＰ２の温度を成長温度ＴＧ２に維持しながら、成長炉１０ａに所定雰囲気を形成することが好ましい。所定雰囲気が成長炉１０ａに提供された後に、基板生産物ＳＰ２の温度を成長温度ＴＧ２からの低下を開始することができる。この作製方法によれば、成長炉１０に所定雰囲気を形成することによって、基板生産物ＳＰ２の最表面が長時間にわたってアンモニアにさらされることを避けることができる。結晶成長の終了後の雰囲気がアンモニアを含むとき、成長炉１０ａ内で分解したアンモニアからの窒素原子は、基板生産物ＳＰ２の最表面に吸着してIII族原子の表面マイグレーションを妨げる。一方、結晶成長の終了後の雰囲気が窒素を含みアンモニアを含まないとき、窒素に比べて低い蒸気圧のIII族原子が最表面に残り、最表面には適度な密度でIII族原子が残される。
【００４１】
また、温度降下が所定雰囲気中で行われるので、成長温度ＴＧ２の期間だけでなく温度降下中にも表面改質の技術的寄与を得ることができる。アンモニア雰囲気に比べて、窒素雰囲気中では窒化物の分解が活発に生じる。温度が下がることにより、所望の量を超えて最表面からIII族原子が分解することを避けることができる。
【００４２】
基板生産物ＳＰ２の温度を下げて基板生産物ＳＰ１を取り出した後に、工程Ｓ１１０では、図５の（ｂ）部に示されるように、成長炉１０ａから基板生産物ＳＰ２を取り出す。工程Ｓ１１１ａ又は工程Ｓ１１１ｂの電極形成工程では、キャリア供給層７１上にゲート電極を形成する。より具体的には、電極形成工程では、半導体積層５３ｂの半導体層５７、５９に接触を成すソース電極７３の形成、基板５１の裏面５１ｂに接触を成すドレイン電極７５の形成、ゲート絶縁膜７７の形成、及びゲート絶縁膜７７に接触を成すゲート電極７９の形成を行う。
【００４３】
例えば、ゲート絶縁膜７７は、原子層堆積（ＡＬＤ）法で成長されることができる。この作成方法によれば、ゲート絶縁膜７７の堆積に際して、下地のキャリア供給層へのダメージが少なく、ゲートリークの更なる低減に寄与できる。
【００４４】
半導体積層５３ｂの主面５３ａ上にソース電極を形成することができる。このソース電極７３は、電流ブロック層５７及びコンタクト層５９に電位を供給する。チャネル層６９とキャリア供給層７１とは接合７０を成し、接合７０には二次元キャリアガス層が形成される。ソース電極７３は、チャネル層６９を流れるキャリアを供給し、キャリアは二次元キャリアガス層を介してドリフト層５５に流れる。この作製方法によれば、ソース電極７３が電流ブロック層５７及びコンタクト層５９に電位を供給するので、電流ブロック層５７がチャネル層６９に対してバックゲートとして働く。
【００４５】
この方法によれば、図４の（ａ）部に示されるように、チャネル層６９の第１の部分６９ａは、その窒化ガリウム系半導体のｃ軸に直交する面及び基板５１の主面５１ａに対して傾斜した基準面Ｒ２１に沿って延在する。これ故に、チャネル層６９の第１及び第２の部分６９ａ、６９ｂは互いに異なる面方位を有する。キャリア供給層７１の第１及び第２の部分７１ａ、７１ｂは、それぞれ、チャネル層６９の第１及び第２の部分６９ａ、６９ｂ上に成長される。開口６９の側面６９ｄが傾斜するので、チャネル層６及びキャリア供給層７１の第１の部分６９ａ、７１ａ上への成長では、成長面における構成元素の表面マイグレーションが第２の部分６９ｂ、７１ｂ上への成長に比べて不活発である。このため、第１の部分６９ａ、７１ａ上への成長におけるモードが島状成長になる傾向となる。このモードの成長では結晶表面に欠陥が形成されて、最終表面のモフォロジが荒れることになる。傾斜した第１の部分７１ａ上にゲート電極７９が形成されるとき、上記の表面欠陥はゲートリーク電流の原因となる。この方法では、キャリア供給層７１の第１の部分７１ａ上にゲート電極７９を形成するに先だって、キャリア供給層７１の成長が完了した後に、実質的に窒素からなる所定雰囲気中で基板生産物ＳＰ２を成長温度ＴＧ２以下の温度にさらすプロセスを行う。このプロセスでは、所定雰囲気は、窒素（Ｎ２）を含むと共にアンモニアを含まないので、キャリア供給層７１の第１の部分７１ａの表面を改質して、キャリア供給層７１及びチャネル層６９の第１の部分７１ａ、６９ａの傾斜やその表面平坦性に起因した表面欠陥を減少させることができる。所定雰囲気は、キャリア供給層７１の表面７１ａにおける成長後のマイグレーションを促進して、表面平坦性を改善できる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。
【００４６】
また、この作製方法によれば、チャネル層６９及びキャリア供給層７１のための結晶再成長は、下地となる開口側面６５ｄの表面平坦性の影響を受ける。チャネル層６９及びキャリア供給層７１は開口側面６５ｄ上に成長され、この開口側面６５ｄはドライエッチングにより形成される。これ故に、開口側面６５ｄの表面状態のラフネスは大きい。チャネル層６９及びキャリア供給層７１の第１の部分６９ａ、７１ａにおける表面は、下地のラフネスの影響を受けている。上記のプロセスでは、所定雰囲気は、窒素（Ｎ２）を含むと共にアンモニアを含まないので、キャリア供給層７１の第１の部分７１ａの表面を改質して、エッチングに起因した表面ラフネスもまた減少させることができる。したがって、表面欠陥に起因するゲートリーク電流を低減できる。チャネル層６９からキャリア供給層７１までの一連の成長を続けて成長することにより清浄なヘテロ接合を形成すると共に、所定雰囲気におけるキャリア供給層の表面の平坦性を改善できる。加えて、本実施形態によれば、電流コラプスを低減できる。
【００４７】
本実施の形態では、キャリア供給層７１の第１の部分７１ａ上にゲート絶縁膜７７を形成した後に、このゲート絶縁膜７７上にゲート電極７９を形成することができる。ゲート電極７９はゲート絶縁膜７７に接合を成す。この作製方法によれば、絶縁膜７７を介してチャネルキャリアを制御するゲート電極７９を有するトランジスタを提供できる。
【００４８】
或いは、ゲート絶縁膜７７を形成することなく、キャリア供給層７１の第１の部分７１ａに接合を成すゲート電極を形成することができる。この作製方法によれば、半導体にショットキ接合を成すゲート電極を用いてチャネルキャリアを制御するトランジスタを提供できる。
【００４９】
チャネル層６９及びキャリア供給層７１の材料は、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ、及びＡｌＧａＮ／ＡｌＮのいずれかであることができる。これらは、チャネル層６９及びキャリア供給層７１の好適な組み合わせを提供できる。
【００５０】
ドリフト層５５の窒化ガリウム系半導体、電流ブロック層５７の窒化ガリウム系半導体、及びコンタクト層５９の窒化ガリウム系半導体は、ｎ型ＧａＮ／ｐ型ＧａＮ／ｎ＋型ＧａＮ、及びｎ型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ＋型ＧａＮのいずれかであることができる。これらは、ドリフト層５５、電流ブロック層５７及びコンタクト層５９の好適な組み合わせを提供できる。
【００５１】
図６は、本実施の形態に係る窒化物電子デバイスの構造を示す図面である。窒化物電子デバイスの一例として、ヘテロ接合トランジスタ１１を説明する。ヘテロ接合トランジスタ１１は、導電性基板１３と、半導体積層１５と、ドリフト層１７と、チャネル層１９と、キャリア供給層２１と、ゲート電極２３とを備える。導電性基板１３は、III族窒化物の主面１３ａを有すると共に、III族窒化物の裏面１３ｂを有する。III族窒化物主面１３ａは好ましくはｃ面であり、良好な結晶成長のために僅かなオフ角を有することができる。半導体積層１５は、導電性基板１３の主面１３ａの方向に凹む開口１６を有する。開口１６は、半導体積層１５に形成されたメサ、凹部又は溝により規定される。チャネル層１９は、窒化ガリウム系半導体からなり、また半導体積層１５の開口１６内に設けられる。キャリア供給層２１は、III族窒化物半導体からなり、また半導体積層１５の開口１６内に設けられると共に開口１６内のチャネル層１９上に延在する。ゲート電極２３はキャリア供給層２１上に設けられ、開口１６内においてキャリア供給層２１はチャネル層１９とゲート電極２３との間に位置する。チャネル層１９とキャリア供給層２１とはヘテロ接合２０を成す。ゲート電極２３はヘテロ接合２０に沿った二次元電子ガスの生成を制御する。
【００５２】
半導体積層１５は、第１導電型窒化ガリウム系半導体層２５、第２導電型窒化ガリウム系半導体層２７、及び窒化ガリウム系半導体層２９を含む。第１導電型窒化ガリウム系半導体層２５は、例えばｎ導電性を有し、また基板１３の主面１３ａ上に設けられる。第２導電型窒化ガリウム系半導体層２７は、例えばｐ導電性を有し、また導電性基板１３の主面１３ａと第１導電型窒化ガリウム系半導体層２５との間に設けられる。窒化ガリウム系半導体層２９は、例えばｎ導電性を有し、また基板１３の主面１３ａ上に設けられる。第２導電型窒化ガリウム系半導体層２７の側面とゲート電極２３との間をキャリア供給層２１及びチャネル層１９が延在する。
【００５３】
第１導電型窒化ガリウム系半導体層２５は、半導体積層１５の開口１６の側面１６ａに位置する端面２５ａを有する。第２導電型窒化ガリウム系半導体層２７は、半導体積層１５の開口１６の側面１６ａに位置する端面２７ａを有する。窒化ガリウム系半導体層２９は、半導体積層１５の開口１６の側面１６ａに位置する端面２９ａを有する。チャネル層１９は、第１導電型窒化ガリウム系半導体層２５の端面２５ａ、第２導電型窒化ガリウム系半導体層２７の端面２７ａ及び第１導電型窒化ガリウム系半導体層２９の端面２９ａ及び上面２９ｂ上に設けられる。ドリフト層１７は、絶縁のための窒化ガリウム系半導体層２９の端面２９ａ上に設けられ、また主面１３ａ上に設けられる。
【００５４】
図６に示されるように、本実施例では開口１６の底面１６ｂはほぼｃ面（ｃ軸に直交する面）に沿って設けられている。図６においては、結晶座標系ＣＲが示され、基準軸Ｃｘはｃ軸の方向を示している。ｍ面は結晶座標系ＣＲのｍ軸に直交する面であり、ａ面は結晶座標系ＣＲのａ軸に直交する面である。開口１６の側面１６ａは、III族窒化物半導体のａ面に対して傾斜し、II族窒化物半導体のｍ面に対して傾斜すると共に前記III族窒化物半導体のｃ面に対して傾斜している。本実施例では、開口１６の側面１６ａは、ｍ軸又はａ軸の方向に延在する。
【００５５】
ヘテロ接合トランジスタ１１は、第１導電型窒化ガリウム系半導体層２５に接続されたソース電極３１を更に備えることができる。ソース電極３１は第２導電型窒化ガリウム系半導体層２７に電位を供給することができる。ソース電極３１が第１導電型窒化ガリウム系半導体層２５だけでなく第２導電型窒化ガリウム系半導体層２７にも電位を供給するとき、第２導電型窒化ガリウム系半導体層２７の電位はソース電極３１を用いて印加されて、これがバックバイアスとなる。これは、ヘテロ接合トランジスタ１１のノーマリオフ動作に好適である。
【００５６】
ヘテロ接合トランジスタ１１では、導電性基板１３の裏面１３ｂに設けられたドレイン電極３３を更に備えることができる。ドレイン電極３３が導電性基板１３の裏面１３ｂに設けられるので、ドレイン電極３３をゲート電極２３から隔てることができる。これ故に、高耐圧の実現に有効である。ドレイン電極３３は例えばＮｉ／Ａｌからなることができ、ソース電極３１は例えばＴｉ／Ａｌからなることができる。ゲート電極２３は、例えばＮｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ？Ａｕ、Ｍｏ／Ａｕ等からなることができる。
【００５７】
第１導電型窒化ガリウム系半導体層２５の第１の面２５ｂは、チャネル層１９と接合を成す。第１導電型窒化ガリウム系半導体層２５の第２の面２５ｃは、第２導電型窒化ガリウム系半導体層２７の第１の面２７ｂと接合を成す。窒化ガリウム系半導体層２９の第１の面２９ｂは、第２導電型窒化ガリウム系半導体層２７の第２の面２７ｃと接合を成す。窒化ガリウム系半導体層２９の第２の面２９ｃは、導電性基板１３の主面１３ａと接合を成す。
【００５８】
開口１６の側面１６ａでは、チャネル層１９の裏面は、第１導電型窒化ガリウム系半導体層２５の端面２５ａと接合を成す。また、チャネル層１９の裏面は、第１導電型窒化ガリウム系半導体層２５の端面２５ａ、及び第２導電型窒化ガリウム系半導体層２７の端面２７ａと接合を成す。チャネル層２３の裏面は、窒化ガリウム系半導体層２９の端面２９ａと接合を成す。ゲート電極１８は、キャリア供給層２１にショットキ接合を成す。
【００５９】
ヘテロ接合トランジスタ１１の一実施例を以下に示す。
導電性基板１３：ｎ型ＧａＮ（キャリア濃度：１×１０１９ｃｍ−３）。
チャネル層１９：アンドープＧａＮ（キャリア濃度：１×１０１５ｍ−３、厚さ：３０ｎｍ）。
キャリア供給層２１：アンドープＡｌＧａＮ（厚さ：３０ｎｍ、Al組成比０．２５）。
第１導電型窒化ガリウム系半導体層２５：ｎ型ＧａＮ（キャリア濃度：１×１０１８ｍ−３、厚さ：０．３μｍ）。
第２導電型窒化ガリウム系半導体層２７：ｐ＋型ＧａＮ（キャリア濃度：１×１０１８ｍ−３、厚さ：０．５μｍ）。
窒化ガリウム系半導体層２９：アンドープＧａＮ（キャリア濃度：１×１０１５ｍ−３、厚さ：５μｍ）。
このヘテロ接合トランジスタによれば、実用的な構造の一例が提供される。所定雰囲気中での熱処理の寄与により、キャリア供給層２１の表面の表面粗さＲｍｓ（或いは、キャリア供給層２１と該キャリア供給層２１に接合を成す上層との界面）は、ヘテロ接合トランジスタにおける開口１６の側面１６ａに係る界面の粗さより小さい。また、キャリア供給層２１の表面の表面粗さＲｍｓ（或いは、キャリア供給層２１と該キャリア供給層２１に接合を成す上層との界面）は、ヘテロ接合トランジスタにおける開口１６の側面１６ａ上のチャネル層１９に係る界面の粗さより小さい。
【００６０】
（実施例１）
エピタキシャル基板の作製。
窒化ガリウム膜をＭＯＣＶＤ法により成膜する。ガリウム原料として、トリメチルガリウムを用いる。窒素原料としては、高純度アンモニアを用いる。キャリアガスとしては、純化した水素を用いる。高純度アンモニアの純度は、９９．９９９％以上であり、純化水素の純度は９９．９９９９９５％以上である。ｎ型ドーパントとして水素ベースのシランを用い、ｐ型ドーパントとしてビスシクロペンタジエニルマグネシウムを用いる。基板として導電性の窒化ガリウム基板を用い、この基板のサイズは２インチである。まず、摂氏１０３０度の温度及び１００Ｔｏｒｒの圧力で、アンモニアと水素雰囲気中で基板のクリーニングを行う。その後に、摂氏１０５０度に昇温した後に、２００Ｔｏｒｒの圧力、及び１５００のＶ／IIIモル比で窒化ガリウム層を成膜する。
【００６１】
窒化ガリウム基板上に、厚さ５μｍのｎ型ドリフト層、厚さ０．５μのｐ型電流ブロック層、厚さ０．２μｍのｎ型キャップ層（コンタクト層）が順に成長される。ドリフト層のＳｉ濃度は１×１０１６ｃｍ−３であり、バリア層のＭｇ濃度は１×１０１８ｃｍ−３であり、キャップ層のＳｉ濃度は１×１０１８ｃｍ−３である。この成膜により、窒化ガリウム基板上にｎｐｎ構造の半導体積層を有するエピタキシャル基板が作製される。
【００６２】
デバイス構造の作製。
このエピタキシャル基板に開口部を形成する。このためのマスクは、エピタキシャル膜表面にレジストを塗布した後にフォトリソグラフィによりレジストにパターンを形成して作製される。このマスクを用いて、エピタキシャル基板に反応性イオンエッチングにより開口部を形成して、開口を有する基板生産物をする。
【００６３】
レジストマスクの除去と基板洗浄を行った後に、ＭＯＣＶＤ装置に基板を再び導入して、図７に示された温度変更シーケンスに従って再成長を行う。図７の（ａ）部及び（ｂ）部のシーケンスでは、時刻ｔ０で基板生産物を成長炉に配置した後に、水素を流しながら、摂氏４００度まで基板温度を上昇する。時刻ｔ１で基板温度が摂氏４００度に到達する。さらに水素とアンモニアを流しながら、摂氏９５０度まで基板温度を上昇する。時刻ｔ２で基板温度が摂氏９５０度に到達する。基板温度が十分に安定した時刻ｔ３でトリメチルガリウム及びアンモニアを成長炉に供給して、アンドープＧａＮ（ｉ−ＧａＮ）膜を成長する。時刻ｔ４でトリメチルガリウムの供給を停止して、この成膜を停止する。次いで、水素とアンモニアを流しながら、摂氏１０８０度まで基板温度を上昇する。時刻ｔ５で基板温度が摂氏１０８０度に到達する。基板温度が十分に安定した時刻ｔ６でトリメチルガリウム、トリメチルアルミニウム及びアンモニアを成長炉に供給して、アンドープＡｌＧａＮ（ｉ−ＡｌＧａＮ）膜を成長する。時刻ｔ７でトリメチルガリウム及びトリメチルアルミニウムの供給を停止して、この成膜を完了する。
【００６４】
図７の（ａ）部のシーケンスでは、成膜を停止した後も引き続きアンモニア及び水素を流し続ける、時刻ｔ８で基板温度の降下を開始する。十分に基板温度が低下した後に、時刻ｔ９で成長炉から基板生産物を取り出す。
【００６５】
この基板生産物のエピタキシャル再成長表面を走査型電子顕微鏡（ＳＥＭ）で観察した。図８の（ａ）部を参照すると、ＡｌＧａＮ表面を示すＳＥＭ像が示されている。図８の（ａ）部における左上のエリアが開口の底部を示し、右下のエリアが開口外側領域（半導体積層の上面）を示し、これらの間の帯エリアが開口の斜面を示す。このＳＥＭ像は、平坦部と比較して斜面部に表面欠陥が集中していることを示している。
【００６６】
図７の（ｂ）部のシーケンスでは、成膜を停止した後に、速やかに、成長炉へアンモニア及び水素の供給を停止すると共に窒素（Ｎ２）の供給を開始して、成長炉のチャンバにおいてアンモニア及び水素の雰囲気を窒素の雰囲気に変更する。実質的に窒素からなる雰囲気が形成された後に、時刻ｔ８で基板温度の降下を開始する。十分に基板温度が低下した後に、時刻ｔ９で成長炉から基板生産物を取り出す。
【００６７】
上記のチャネル層のためのｉ−ＧａＮ膜及びキャリア供給層のためのｉ−ＡｌＧａＮ膜の成膜において、斜面表面への欠陥導入をある程度抑えかつ高純度でキャリア供給層を成長するために、成長時の原料Ｖ／IIIモル比を５００〜５０００の範囲、成長温度を摂氏９００度〜１２００度の範囲、成長圧力を５０Ｔｏｒｒ〜７６０Ｔｏｒｒの範囲を用いることができる。
【００６８】
この基板生産物のエピタキシャル再成長表面を走査型電子顕微鏡（ＳＥＭ）で観察した。図８の（ｂ）部を参照すると、ＡｌＧａＮ表面を示すＳＥＭ像が示されている。図８の（ｂ）部における左上のエリアが開口の底部を示し、右下のエリアが開口外側領域（半導体積層の上面）を示し、これらの間の帯エリアが開口の斜面を示す。図８の（ａ）部及び（ｂ）部の比較によれば、成膜後に成長炉に窒素雰囲気を形成することは、開口の底部と開口の底部との間の開口の斜面（帯エリア）における表面モフォロジを改善することができ、図８の（ｂ）部に示されるように、斜面部の表面モフォロジは良好である。図８の（ｂ）部を参照すると、開口の底部、開口の底部及び開口の斜面の間で表面モフォロジに大きな差異はない。
【００６９】
チャネル層及びキャリア供給層の再成長後に、フォトリソグラフィとイオンビーム蒸着法を用いて、ソース電極及びドレイン電極をそれぞれ基板生産物の表面（エピ面）と裏面（基板裏面）に形成すると共に、ゲート電極を開口部側面に形成する。ゲート絶縁膜は厚さ10ｎｍのアルミナ(Ａｌ２Ｏ３)を用いた。
【００７０】
窒化物系半導体のための絶縁膜としては、多結晶シリコン窒化物（例えばＳｉＮ）、シリコン酸化物（例えばＳｉＯ２）、アルミニウム酸化物（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）またはハフニウム酸化物（ＨｆＯ２）等を用いることができる。これらの成膜法としては有機金属気相成長（ＭＯＣＶＤ）法、プラズマ化学的気相成長（ｐＣＶＤ）法、スパッタ法、原子層堆積（ＡＬＤ）法を用いることができる。例えば、ＡＬＤ法でアルミニウム酸化物やシリコン酸化物を成膜する場合に、原子レベルでの良好な平坦性を有する高純度な膜を低温で形成できるので、成膜の際の下地層へのダメージが低減され、これ故に、絶縁膜／半導体の接合における界面準位密度を小さくできる。
【００７１】
上記の実施例において作製されたトランジスタのゲート−ドレイン間の電流リークを測定した。図９の（ａ）部を参照すると、測定のセッティングが示されている。この接続では、ドレイン電極電位を固定すると共に、ゲート電極のバイアスを掃引してゲート−ドレイン間の電流リークを測定できる。図９の（ｂ）部を参照すると、リーク電流特性線Ｐ、Ｃが示されている。キャリア供給層の成長後の雰囲気の違いにより、ゲートリーク電流に差異が現れている。アンモニアを含まない窒素を提供できる雰囲気により開口の斜面におけるＡｌＧａＮ表面の欠陥が低減された結果、ゲート電極に係る電流リークが低減される。
【００７２】
なお、本実施例では、ゲート絶縁膜上にゲート電極を形成している。ノーマリオフ動作のトランジスタを提供するには斜面のｉ−ＡｌＧａＮ／ｉ−ＧａＮヘテロ界面の二次元電子ガスを枯渇させることが必要であり、この枯渇は、例えばＡｌＧａＮの膜厚を低減することにより実現される。また、ゲートバイアス印加によりキャリアをヘテロ界面に誘起する必要がある。i-ＡｌＧａＮ表面に直接にショットキ電極を形成したトランジスタでは、キャリアを誘起するためにショットキ接合に順方向バイアスを印加することとなり、この印加はゲート電流が発生させる。本実施例では、このゲート電流を避けて表面処理の違いによるゲート電流を正確に測定するために、i-ＡｌＧａＮ表面に直接にショットキ電極を形成したトランジスタではなくＡｌＧａＮ表面にゲート絶縁膜を形成し、この絶縁膜上にゲート電極を形成している。これ故に、本実施の形態による技術的な寄与は、ショットキゲート電極を有するトランジスタにも適用される。
【００７３】
導電性基板を用いた縦型トランジスタ構造のためのｎｐｎ半導体積層への斜面には、ｉ−ＧａＮチャネル層及びｉ−ＡｌＧａＮ電子供給層を順に再成長する。この斜面の形成では、下地の斜面は、ＲＩＥ中にＡｒイオンにより物理的に削られて形成されているに過ぎず、この物理的な処理に加えて化学的な処理を行って結晶面を表出させてはいない。これ故に、ＲＩＥにより形成された表面は原子スケールの凹凸と比べて大変荒れており、例えばＲＩＥ表面の表面粗さＲｍｓ値は２ｎｍ（５００ｎｍ平方）であり、一方、マスクで覆われてＲＩＥ処理が行われないエピ表面、例えばｃ面のエピ表面（Ａｓ ｇｒｏｗｎ面）の表面粗さＲｍｓ値は０．３ｎｍ（５００ｎｍ平方）である。これ故に、ＧａＮチャネル層の成長の際に開口の傾斜面は荒れており、これ故に、チャネル層の表面も下地の荒れを継承する。このため、ＡｌＧａＮ電子供給層は、ＧａＮチャネル層の荒れた表面に成長される。また、斜面の結晶方位がＣ面から傾斜しているので、下地表面の単位面積当たりの原子の未結合手の数が多い。これ故に、III族原子（例えば、ガリウム、アルミニウム）のマイグレーションが抑制されるので、結晶成長のモードが島状成長になる傾向にある。したがって、開口の傾斜面の成長では、島状成長に起因した表面欠陥が結晶に導入されることになる。このような表面欠陥を有するIII窒化物層の表面上にゲート電極又はゲート絶縁膜を形成するとき、界面や膜中に欠陥が導入され、該欠陥を介したゲートリークの原因となる。
【００７４】
ＧａＮ等の窒化物半導体の有機金属気相成長法によるＣ面（Ｇａ面）成長表面は、アンモニアより発生した窒素原子で表面のテラスが覆われた状態になり、この上にIII族原子（Ｇａ、Ａｌ等）が吸着して成長が進む。オフ基板であれば並列したステップにIII族原子が取り込まれ、或いはＣジャスト面では島状のステップにIII族原子が取り込まれて、成長が進行する。この成長の際に、Ｖ／III比の大きい成長では、表面を被覆するＮ原子の密度がより大きくなり、この結果、III族原子の吸着中心密度が増大する。吸着中心密度の増大により、マイグレーションは阻害される。この結果、島状成長発生に起因したモフォロジー荒れを発生する。また、ＧａＮに比してＡｌＧａＮを成長する場合には、Ｇａ原子と比較してＡｌ原子は窒素原子との結合力が強く、これ故にＡｌ原子のマイグレーション長が短い。このため、Ａｌを含むIII族窒化物の成長では、ＧａＮの成長に比べて表面欠陥が導入されやすい。
【００７５】
Ａｌを含むIII族窒化物、例えばＡｌＧａＮ成長時にＶ/IIIモル比を下げることにより、Ａｌ等のIII族原子のマイグレーションを促進することも可能ではある。Ｖ/IIIモル比を下げた成長条件は、有機金属気相成長法においてはIII族有機金属原料からの炭素不純物の混入が著しくなる。この混入はＡｌＧａＮ中に深いキャリア準位に関連した欠陥を導入し、この欠陥は、チャネル移動度の低下をさせることになる。
【００７６】
本実施の形態に係るデバイス構造の形成においては、電子供給層の成長の後における雰囲気からアンモニアを除外すると共に、この雰囲気に、好ましくは窒素のみを導入する。この雰囲気中において、成長温度以下の温度にIII族窒化物の表面をさらすことにより、成長温度付近で熱処理を行い、その後に降温を行う。アンモニアを含ます窒素を含む雰囲気中で降温を行うことで表面のＡｌＧａＮ層の分解が誘起されて、窒素と比べて蒸気圧の低いIII族原子が表面に残る。窒素雰囲気にさらされたIII族窒化物の表面はIII族原子に適度に覆われた状態になり、III族原子のマイグレーションが促進される。この結果、降温の際の熱処理においてIII族窒化物の表面は平坦化される。しかしながら、窒素のみの雰囲気に替えて水素のみの雰囲気を提供した場合、III族窒化物の表面に分解過剰が引き起こされて、エッチングに起因した表面荒れが、窒素のみ雰囲気と比較して大きくなる。
【００７７】
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
【産業上の利用可能性】
【００７８】
以上説明したように、本実施の形態によれば、ゲートリーク電流を低減できる、窒化物電子デバイスを作製する方法が提供される。
【符号の説明】
【００７９】
１０ａ…成長炉、１１…ヘテロ接合トランジスタ、１３…導電性基板、１５…半導体積層、１６…開口、１９…チャネル層、２０…ヘテロ接合、２１…バリア層、２３…ゲート電極、２５…第１導電型窒化ガリウム系半導体層、２７…第２導電型窒化ガリウム系半導体層、２９…絶縁用の窒化ガリウム系半導体層、３１…ソース電極、３３…ドレイン電極、ＣＲ…結晶座標系、５１…III族窒化物半導体基板、５３、５３ｂ…半導体積層、５５…ドリフト層、５７…電流ブロック層、５７…コンタクト層、Ｅ…エピタキシャル基板、６３…マスク、６５…開口、６５ｄ…側面、６５ｅ…底面、Ｒ１１、Ｒ１２、Ｒ１３、Ｒ３１、Ｒ３２、Ｒ３３…基準面、６９…チャネル層、７１…キャリア供給層、７３…ソース電極、７７…ゲート絶縁膜、７９…ゲート電極。
【特許請求の範囲】
【請求項１】
窒化物電子デバイスを作製する方法であって、
基板を成長炉に配置した後に、アンモニア及びIII族元素原料を含む原料ガスを成長炉に供給することによって前記基板の主面上のチャネル層上にキャリア供給層を成長温度で成長して、基板生産物を形成する工程と、
前記キャリア供給層の成長が完了した後に、前記成長温度以下の温度の所定雰囲気に前記基板生産物をさらす工程と、
前記基板生産物の温度を前記所定雰囲気中で下げた後に、前記成長炉から前記基板生産物を取り出す工程と、
前記基板生産物を取り出した後に、前記キャリア供給層上にゲート電極を形成する工程と、
を備え、
前記チャネル層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記窒化ガリウム系半導体のｃ軸に直交する面及び前記基板の前記主面に対して傾斜した第１の基準面に沿って延在し、前記第２の部分は、前記第１の部分に対して傾斜した第２の基準面に沿って延在し、
前記キャリア供給層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記第１の部分上に成長され、前記第２の部分は、前記チャネル層の前記第２の部分上に成長され、
前記ゲート電極は、前記キャリア供給層の前記第１の部分上に形成され、
前記第１の基準面に直交する第１の軸と前記窒化ガリウム系半導体のｃ軸との成す角度は、前記第２の基準面に直交する第２の軸と前記窒化ガリウム系半導体のｃ軸との成す角度より大きく、
前記キャリア供給層の前記III族窒化物半導体のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、
前記所定雰囲気は、窒素を含むと共にアンモニアを含まず、
前記チャネル層は窒化ガリウム系半導体を含み、
前記キャリア供給層はIII族窒化物半導体を含むことを特徴とする、窒化物電子デバイスを作製する方法。
【請求項２】
第１の窒化ガリウム系半導体からなるドリフト層、第２の窒化ガリウム系半導体からなる電流ブロック層、及び第３の窒化ガリウム系半導体からなるコンタクト層を前記基板の前記主面上に成長して、半導体積層を形成する工程と、
前記半導体積層の主面に開口をドライエッチングにより形成する工程と、
前記半導体積層の前記主面及び前記半導体積層の前記開口の表面上に、前記チャネル層を成長する工程と、
を更に備え、
前記開口は、前記半導体積層の前記主面に対して傾斜した側面を有し、
前記開口の前記側面は、前記ドリフト層の側面、前記電流ブロック層の側面、及び前記コンタクト層の側面を含み、
前記チャネル層の前記第１の部分は前記開口の前記側面上に成長され、
前記チャネル層の前記第２の部分は前記半導体積層の前記主面上に成長され、
前記ゲート電極は前記電流ブロック層の前記側面上に形成され、
前記第２の窒化ガリウム系半導体の導電型は、前記第１の窒化ガリウム系半導体の導電型と異なり、
前記第２の窒化ガリウム系半導体の導電型は、前記第３の窒化ガリウム系半導体の導電型と異なることを特徴とする請求項１に記載された、窒化物電子デバイスを作製する方法。
【請求項３】
前記チャネル層及び前記キャリア供給層の材料は、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ、及びＡｌＧａＮ／ＡｌＮのいずれかであることを特徴とする請求項１又は請求項２に記載された、窒化物電子デバイスを作製する方法。
【請求項４】
前記キャリア供給層の成長が完了した後に前記基板生産物の温度を前記成長温度に維持しながら、前記成長炉に前記所定雰囲気を形成する工程を更に備え、
前記所定雰囲気が前記成長炉に提供された後に、前記基板生産物の温度を前記成長温度からの低下を開始することを特徴とする請求項１〜請求項３のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項５】
前記基板は導電性の自立III族窒化物基板からなり、
前記自立III族窒化物基板の主面は、前記基板のIII族窒化物のｃ軸に対して−20度から＋20度の範囲にあり、
当該方法は、前記基板の裏面にドレイン電極を形成する工程を更に備えることを特徴とする請求項１〜請求項４のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項６】
前記第１の基準面と前記第２の基準面との成す角度は5度から40度の範囲にあることを特徴とする請求項１〜請求項５のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項７】
前記ドリフト層の前記第１の窒化ガリウム系半導体、前記電流ブロック層の前記第２の窒化ガリウム系半導体、及び前記コンタクト層の第３の窒化ガリウム系半導体は、ｎ型ＧａＮ／ｐ型ＧａＮ／ｎ＋型ＧａＮ、及びｎ型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ＋型ＧａＮのいずれかであることを特徴とする請求項２に記載された、窒化物電子デバイスを作製する方法。
【請求項８】
前記基板生産物を取り出した後に、前記半導体積層の前記主面上にソース電極を形成する工程を更に備え、
前記ソース電極は、前記電流ブロック層及び前記コンタクト層に電位を供給し、
前記チャネル層と前記キャリア供給層とは接合を成し、
前記接合には二次元電子ガス層が形成され、
前記ソース電極は、前記チャネル層を流れるキャリアを供給することを特徴とする請求項２又は請求項７に記載された、窒化物電子デバイスを作製する方法。
【請求項９】
前記ゲート電極は前記キャリア供給層の前記第１の部分に接合を成すことを特徴とする請求項１〜請求項８のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項１０】
前記キャリア供給層の前記第１の部分上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を更に備え、
前記ゲート電極は前記ゲート絶縁膜に接合を成すことを特徴とする請求項１〜請求項８のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項１１】
前記ゲート絶縁膜は、原子層堆積（ＡＬＤ）法で成長されることを特徴とする請求項１０に記載された、窒化物電子デバイスを作製する方法。
【請求項１】
窒化物電子デバイスを作製する方法であって、
基板を成長炉に配置した後に、アンモニア及びIII族元素原料を含む原料ガスを成長炉に供給することによって前記基板の主面上のチャネル層上にキャリア供給層を成長温度で成長して、基板生産物を形成する工程と、
前記キャリア供給層の成長が完了した後に、前記成長温度以下の温度の所定雰囲気に前記基板生産物をさらす工程と、
前記基板生産物の温度を前記所定雰囲気中で下げた後に、前記成長炉から前記基板生産物を取り出す工程と、
前記基板生産物を取り出した後に、前記キャリア供給層上にゲート電極を形成する工程と、
を備え、
前記チャネル層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記窒化ガリウム系半導体のｃ軸に直交する面及び前記基板の前記主面に対して傾斜した第１の基準面に沿って延在し、前記第２の部分は、前記第１の部分に対して傾斜した第２の基準面に沿って延在し、
前記キャリア供給層は、第１の部分及び第２の部分を含み、前記第１の部分は、前記チャネル層の前記第１の部分上に成長され、前記第２の部分は、前記チャネル層の前記第２の部分上に成長され、
前記ゲート電極は、前記キャリア供給層の前記第１の部分上に形成され、
前記第１の基準面に直交する第１の軸と前記窒化ガリウム系半導体のｃ軸との成す角度は、前記第２の基準面に直交する第２の軸と前記窒化ガリウム系半導体のｃ軸との成す角度より大きく、
前記キャリア供給層の前記III族窒化物半導体のバンドギャップは、前記チャネル層の前記窒化ガリウム系半導体のバンドギャップより大きく、
前記所定雰囲気は、窒素を含むと共にアンモニアを含まず、
前記チャネル層は窒化ガリウム系半導体を含み、
前記キャリア供給層はIII族窒化物半導体を含むことを特徴とする、窒化物電子デバイスを作製する方法。
【請求項２】
第１の窒化ガリウム系半導体からなるドリフト層、第２の窒化ガリウム系半導体からなる電流ブロック層、及び第３の窒化ガリウム系半導体からなるコンタクト層を前記基板の前記主面上に成長して、半導体積層を形成する工程と、
前記半導体積層の主面に開口をドライエッチングにより形成する工程と、
前記半導体積層の前記主面及び前記半導体積層の前記開口の表面上に、前記チャネル層を成長する工程と、
を更に備え、
前記開口は、前記半導体積層の前記主面に対して傾斜した側面を有し、
前記開口の前記側面は、前記ドリフト層の側面、前記電流ブロック層の側面、及び前記コンタクト層の側面を含み、
前記チャネル層の前記第１の部分は前記開口の前記側面上に成長され、
前記チャネル層の前記第２の部分は前記半導体積層の前記主面上に成長され、
前記ゲート電極は前記電流ブロック層の前記側面上に形成され、
前記第２の窒化ガリウム系半導体の導電型は、前記第１の窒化ガリウム系半導体の導電型と異なり、
前記第２の窒化ガリウム系半導体の導電型は、前記第３の窒化ガリウム系半導体の導電型と異なることを特徴とする請求項１に記載された、窒化物電子デバイスを作製する方法。
【請求項３】
前記チャネル層及び前記キャリア供給層の材料は、ＩｎＧａＮ／ＡｌＧａＮ、ＧａＮ／ＡｌＧａＮ、及びＡｌＧａＮ／ＡｌＮのいずれかであることを特徴とする請求項１又は請求項２に記載された、窒化物電子デバイスを作製する方法。
【請求項４】
前記キャリア供給層の成長が完了した後に前記基板生産物の温度を前記成長温度に維持しながら、前記成長炉に前記所定雰囲気を形成する工程を更に備え、
前記所定雰囲気が前記成長炉に提供された後に、前記基板生産物の温度を前記成長温度からの低下を開始することを特徴とする請求項１〜請求項３のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項５】
前記基板は導電性の自立III族窒化物基板からなり、
前記自立III族窒化物基板の主面は、前記基板のIII族窒化物のｃ軸に対して−20度から＋20度の範囲にあり、
当該方法は、前記基板の裏面にドレイン電極を形成する工程を更に備えることを特徴とする請求項１〜請求項４のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項６】
前記第１の基準面と前記第２の基準面との成す角度は5度から40度の範囲にあることを特徴とする請求項１〜請求項５のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項７】
前記ドリフト層の前記第１の窒化ガリウム系半導体、前記電流ブロック層の前記第２の窒化ガリウム系半導体、及び前記コンタクト層の第３の窒化ガリウム系半導体は、ｎ型ＧａＮ／ｐ型ＧａＮ／ｎ＋型ＧａＮ、及びｎ型ＧａＮ／ｐ型ＡｌＧａＮ／ｎ＋型ＧａＮのいずれかであることを特徴とする請求項２に記載された、窒化物電子デバイスを作製する方法。
【請求項８】
前記基板生産物を取り出した後に、前記半導体積層の前記主面上にソース電極を形成する工程を更に備え、
前記ソース電極は、前記電流ブロック層及び前記コンタクト層に電位を供給し、
前記チャネル層と前記キャリア供給層とは接合を成し、
前記接合には二次元電子ガス層が形成され、
前記ソース電極は、前記チャネル層を流れるキャリアを供給することを特徴とする請求項２又は請求項７に記載された、窒化物電子デバイスを作製する方法。
【請求項９】
前記ゲート電極は前記キャリア供給層の前記第１の部分に接合を成すことを特徴とする請求項１〜請求項８のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項１０】
前記キャリア供給層の前記第１の部分上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を更に備え、
前記ゲート電極は前記ゲート絶縁膜に接合を成すことを特徴とする請求項１〜請求項８のいずれか一項に記載された、窒化物電子デバイスを作製する方法。
【請求項１１】
前記ゲート絶縁膜は、原子層堆積（ＡＬＤ）法で成長されることを特徴とする請求項１０に記載された、窒化物電子デバイスを作製する方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１１−１８１７４５（Ｐ２０１１−１８１７４５Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４５４５７（Ｐ２０１０−４５４５７）
【出願日】平成２２年３月２日（２０１０．３．２）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年３月２日（２０１０．３．２）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]