【課題】 従来、例えば、ゲート絶縁膜としてＳiＯ₂を使用したＭＯＳＦＥＴは、その絶縁耐圧によってゲート絶縁膜に誘起できる電荷量が制限され、低い駆動電圧で大きな電流を制御することが困難であった。
【解決手段】 制御電圧が印加されるゲート電極３と、該制御電圧によって導通状態が制御されるソース電極４およびドレイン電極５とを有する固体電子装置であって、前記ソース電極および前記ドレイン電極間にチャネルを生成するチャネル層１と、前記ゲート電極および前記チャネル層の間に設けられ、等価的な比誘電率が大きい誘電体材料で構成されたゲート絶縁膜２と、を備えるように構成する。 （もっと読む）

【課題】有機電界効果トランジスタの製造方法において、有機半導体層にダメージを与えることなく、かつ通常のリソグラフィプロセスを行わずに、有機半導体層のパターニングを行うことができる有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタを提供する。
【解決手段】基板１上にゲート電極２を形成し、その上にゲート絶縁膜３を形成し、このゲート絶縁膜３上に形成された少なくともソース・ドレイン電極８，９間を含む部位に有機半導体層１０を積層する有機電界効果トランジスタの製造方法において、前記有機半導体層１０に照射光を部分的に遮るマスクを介して直接光照射を行うことにより、二次元的な有機半導体層のパターン形成を行う。 （もっと読む）

【課題】 センサアレイに配置された各フォトセンサの形成領域に設けられる不透明層の面積を縮小して、センサアレイの開口率を向上させることができる素子構造を有するフォトセンサ及びその製造方法を提供する。
【解決手段】 ダブルゲート型フォトセンサＰＳａの平面構造は、単一の半導体層１１Ｗに２箇所の入射有効領域が設定されるように、該半導体層１１Ｗのｘ方向の両端部にドレイン電極１２Ｌ、１２Ｒ、及び、ソース電極１３が形成され、該ドレイン電極１２Ｌ、１２Ｒ及びソース電極１３の各々に対して一体的に、ｙ方向に延在するドレインラインＬdl、Ｌdr及びソースラインＬｓが個別に形成された構成を有し、少なくともドレイン電極１２Ｌ、１２Ｒ及びソース電極１３の平面形状のｙ方向の両端部と、半導体層１１Ｗのｙ方向の両端部が、相互に平面的な位置が整合するように配置されている。 （もっと読む）

【課題】 画素電極と対向電極との電気的問題を改善することができ，表示領域の暗点を防止することができる有機電界発光表示装置及びその製造方法を提供する。
【解決手段】 本発明による有機電界発光表示装置は，基板上に形成される薄膜トランジスタと，上記薄膜トランジスタ上に形成され，ビアホール２４５を有する絶縁膜と，上記絶縁膜上に形成され，上記ビアホールを介して上記薄膜トランジスタのドレイン電極に連結される画素電極と，上記画素電極上に形成される発光層と，上記発光層上に形成され，少なくとも上記ビアホールの上部領域を露出させる対向電極２６５パターンと，を備える。 （もっと読む）

【課題】電流の状態に関する情報を提供する能力を有するように配置されたＩＩＩ族窒化物ベースの電力半導体装置を提供することである。
【解決手段】本発明の電力半導体装置は、ＩＩＩ族窒化物ヘテロ接合領域と、該ＩＩＩ族窒化物ヘテロ接合領域及び第１給電パッドに電気的に接続される第１電力電極と、前記ＩＩＩ族窒化物ヘテロ接合領域及び第２給電パッドに電気的に接続される前記第１電力電極に対向して離隔される第２電力電極と、前記ＩＩＩ族窒化物ヘテロ接合領域及び第３給電パッドに電気的に接続される前記第１電力電極に対向して離隔される第３電力電極と、を有する電力半導体装置。 （もっと読む）

【課題】 トランジスタとしての特性が良好であり、更に経時劣化が抑えられた有機薄膜トランジスタ材料、それを用いた有機薄膜トランジスタ、電界効果トランジスタ及びスイッチング素子を提供すること。
【解決手段】 下記一般式（１）で表される化合物を含有することを特徴とする有機薄膜トランジスタ材料。
一般式（１） Ｒ¹−（Ｚ）_n−Ｒ²
（式中、Ｒ¹は芳香族炭化水素基または芳香族複素環基を表し、Ｒ²は１価の置換基を表す。但し、Ｒ¹、Ｒ²が同一となることはない。Ｚは共役系部位を持つ部分構造を表し、ｎは１〜５の整数を表す。） （もっと読む）

【課題】略規則性をもって配列されたチャネル形成領域構成微粒子と有機半導体分子との結合を有するチャネル形成領域を備えた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ソース／ドレイン電極１４、チャネル形成領域１５、ゲート絶縁層１３及びゲート電極１２を備え、少なくとも、ソース／ドレイン電極１４間に位置する支持体１１の部分とチャネル形成領域１５との間には、下地層３０が形成され、下地層３０は電気的絶縁材料から成る下地層構成微粒子３１が略規則性をもって配列されて成り、チャネル形成領域１５は、導体又は半導体から成るチャネル形成領域構成微粒子２１と、該チャネル形成領域構成微粒子２１と結合した有機半導体分子２２とによって構成された導電路２０を有し、下地層３０の微粒子配列状態に基づき、チャネル形成領域構成微粒子２１が略規則性をもって配列されている。 （もっと読む）

【課題】 微粒子とこの微粒子に結合した有機半導体分子とによって導電路が形成され、その導電性が電界によって制御されるように構成された半導体装置及びその製造方法であって、微粒子のコロイド溶液を形成する際に、微粒子同士の凝集を防止するために微粒子に結合させた保護膜分子を、置換する必要のない半導体装置及びその製造方法を提供すること。
【解決手段】 金などの導体又は半導体からなる微粒子９に結合した保護膜分子１１と、その微粒子９に隣接した微粒子９に結合した他の保護膜分子１１との間に結合を形成させ、この結果生成する有機半導体分子１２によって、隣接する微粒子９を連結する。この方法によれば、有機半導体分子１２内の導電路が微粒子９内の導電路によって連結され、有機半導体分子１２内の移動度を最大限に利用することができる、三次元ネットワーク型の導電路を、保護膜分子を置換する方法によらず、得ることができる。 （もっと読む）

【課題】 犠牲スペーサを利用して歪みチャネル電界効果トランジスタを製造するための構造体及び方法
【解決手段】 ゲート積層体（２９）と、ゲート積層体（２９）の側壁上に配置される１対の第１のスペーサ（３２）と、ゲート積層体（２９）の両側に配置され、それから第１の間隔を置かれる１対の半導体合金領域（３９）とを含む電界効果トランジスタ（ＦＥＴ）（１０）が提供される。ＦＥＴ（１０）のソース及びドレイン領域（２４）は少なくとも部分的に半導体合金領域（３９）内に配置され、１対の第１のスペーサ（３２）の対応するスペーサによってゲート積層体（２９）から、第１の間隔とは異なり得る第２の間隔を置かれる。ＦＥＴ（１０）はまた、第１のスペーサ（３２）の上に配置される第２のスペーサ（３４）と、少なくとも部分的に半導体合金領域（３９）の上に重なるシリサイド領域（４０）とを含むことができるが、ここでシリサイド領域（４０）は第１及び第２のスペーサ（３２、３４）によってゲート積層体（２９）から間隔を置かれる。 （もっと読む）

【課題】 ソース・ドレインの界面形状とショットキー障壁高さ、電極比抵抗を同時に制御可能なショットキートランジスタを提供する。
【解決手段】 チャネル領域を構成する半導体領域１１２と、半導体領域１１２上にゲート絶縁膜１１３を介して形成されたゲート電極１１４と、ゲート電極１１４に対応して半導体領域１１２の両側に形成されたソース・ドレイン電極とを備えたＭＩＳ型電界効果トランジスタにおいて、ソース・ドレイン電極は、半導体領域１１２を挟んで形成され、且つキャリアがトンネル可能な厚さに形成されたトンネル絶縁膜１１６と、トンネル絶縁膜に接して形成された第１の金属層１１７と、第１の金属層１１７に接して形成され、第１の金属層１１７よりも小さい比抵抗を持つ第２の金属層１１８と、をチャネル長方向に積層してなる。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、少ないフォトマスク数で、しきい値のずれが生じにくく、高速動作が可能なＴＦＴを有する表示装置の作製方法を提供する。
【解決手段】 本発明は、非晶質半導体膜に触媒元素を添加し加熱して結晶性半導体膜を形成し、該結晶性半導体膜から触媒元素を除いた後、トップゲート型プラナー構造の薄膜トランジスタを作製する。また本発明は、表示装置の構成物を選択的に形成する液滴吐出法を用いることで、工程の簡略化と、材料のロスの軽減を達成する。 （もっと読む）

【課題】有機半導体層の構成分子の配向を密にできる高性能な有機電界効果半導体装置及びその製造方法を提供すること。
【解決手段】有機電界効果半導体装置１は、基体上２に形成された第１電極３及び第２電極５と、これらの電極間に形成された有機半導体層７と、この有機半導体層７に絶縁膜８を介して電界を印加する第３電極９とを備え、基体２は外部刺激により伸縮する材質からなり、この基体２の収縮状態で有機半導体層７の有機半導体分子４が密に、望ましくは接触し合って配向されている。これにより、第１電極及び第2電極間のキャリア移動度を大きくすることができ、オン電流値及びオン・オフ比の特性が向上する。 （もっと読む）

【課題】 金属ゲート電極、金属ソース領域および金属ドレイン領域を備え、電流駆動能力を高めた電界効果型トランジスタおよびその製造方法を提供することである。
【解決手段】 ソース領域２６、ドレイン領域２８、およびゲート電極３１ｎ、３１ｐをシリサイド等の金属材料により構成し、ｎチャネルＭＩＳＦＥＴ２４ｎでは、ゲート電極３１ｎの仕事関数Ｗｇとソース領域２６の仕事関数Ｗｓとの関係がＷｇ＜Ｗｓであり、ｐチャネルＭＩＳＦＥＴ２４ｎでは、ゲート電極３１ｐの仕事関数Ｗｇとソース領域２６の仕事関数Ｗｓとの関係がＷｇ＞Ｗｓであるように金属材料を選択する。
【効果】 ソース領域２６とチャネル領域２９との界面のバリア高さが低下し、チャネル領域２９のキャリア濃度が向上し電流駆動能力が向上する。 （もっと読む）

【課題】配線の電気抵抗を低減した半導体装置を提供する。
【解決手段】絶縁表面を有する基板上に形成された薄膜トランジスタと、基板上に形成された第１の配線と、薄膜トランジスタの多結晶珪素膜からなる活性層と、ゲイト絶縁膜と、ゲイト電極、及び第１の配線上に形成された第１の絶縁膜と、第１の絶縁膜上に形成され、第１の絶縁膜に設けられた複数のコンタクトホールを介して第１の配線と電気的に接続している第２の配線と、薄膜トランジスタ及び第２の配線上に形成された第２の絶縁膜と、第２の絶縁膜上に形成され、第２の絶縁膜に設けられたコンタクトホールを介して薄膜トランジスタに電気的に接続された画素電極と、基板と対向して配置された対向基板とを有する。 （もっと読む）

【課題】 パワー半導体デバイスを、通常OFF（エンハンスメントモード）デバイスとしたり、かなり低い閾値電圧を有する通常ON（空乏モード）デバイスとする。
【解決手段】 III属窒化物のパワー半導体デバイスに、段形状のヘテロ接合部を設ける。 （もっと読む）

【課題】 触媒材料をパターニングすることなく、従って基板上の他の部分にダメージを与えたり、当該触媒材料が汚染されたりすることなく、容易且つ確実に基板上の任意の形状・面積の所定領域にＣＮＴを成長させる。
【解決手段】 シリコン基板１上の所望部位にＴｉ膜２をパターン形成し、Ｔｉ膜２を覆うように基板１上にＣｏ膜３を形成する。そして、熱ＣＶＤ法により６００℃程度でＣｏ膜３表面のうち、下部にＴｉ膜２の形成された部位のみにＣＮＴ４を形成する。ＣＮＴ４の長さはＴｉ膜２の厚みを調節することにより制御できる。 （もっと読む）

【課題】本発明は、非晶質シリコーン層の界面に結晶化を誘導する第１金属の濃度を非常に低くでき、第１金属の濃度及び金属触媒層の厚さについて、均一で安定的な制御が可能な薄膜トランジスタ製造方法を提供する。
【解決手段】本発明は第１金属と第１金属より原子量が大きい金属とが所定の組成比を有するように形成されたスパッタリング用ターゲットを利用して非晶質シリコーン層及びキャッピング層が形成された基板上に金属触媒層を形成し、基板を熱処理して非晶質シリコーン層を多結晶シリコーン層に結晶化する。 （もっと読む）

【課題】 高温処理が可能であり、製造工程が簡略化された薄膜トランジスタの製造方法及び前記製造方法により製造された薄膜トランジスタを提供する。
【解決手段】 薄膜トランジスタ（ＴＦＴ）の少なくとも一つの要素を中間転写媒体上にパターニングする工程、該パターニングされた少なくとも一つの要素を、長尺支持体上に転写する工程を有する薄膜トランジスタの製造方法において、
前記パターニングされた少なくとも一つの要素に、加熱処理を行う工程を有することを特徴とする薄膜トランジスタの製造方法。 （もっと読む）

【課題】 基板上に薄膜からなる集積回路を形成し、基板から剥離する際、集積回路に亀裂（クラックとも呼ぶ）が生じることがあった。
【解決手段】 本発明は、エッチングの進行方向を一方向に固定し、エッチングの進行に合わせて被剥離層の反りを一方向にすることで亀裂の発生を抑えるというものである。例えば、基板上に設けた剥離層をパターニングして、下地絶縁層を形成し、基板と下地絶縁層とが接する部分で固定させれば、基板と下地絶縁層とが接する部分はエッチングされないことを利用してエッチングの進行を制御することができる。 （もっと読む）

【課題】電子デバイスを構成する有機分子分解を抑制する。
【解決手段】電子デバイスは、有機分子３０５を構成要素とする電子デバイスであって、有機分子３０５の外周部は撥水性である。電子デバイスの構成としては、例えば、集積回路基板３００の上にゲート絶縁膜３０２が形成され、該ゲート絶縁膜３０２の上に、ゲート電極３０１の上側部分を介して対向するようにソース電極３０３及びドレイン電極３０４が形成されていると共に、ソース電極３０３とドレイン電極３０４とを接続するように有機分子３０５が設けられている。 （もっと読む）