例示的な一実施形態には半導体デバイスが含まれる。当該半導体デバイスは、亜鉛−ガリウム、カドミウム−ガリウム、カドミウム−インジウムを含む金属酸化物のうちの１つ又は複数を含んで成るチャネルを具備し得る。 （もっと読む）

半導体デバイスは、第１の二元酸化物及び第２の二元酸化物を含むチャネルを備えることができ、第２の二元酸化物はＣｄＯ、ＳｒＯ、ＣａＯ又はＭｇＯから選択される。 （もっと読む）

少なくとも１種のポリピロールおよび少なくとも１種のコロイド形成性高分子酸の水性分散液を含む組成物が、このような組成物の製造方法で得られる。新規な組成物は、有機発光ダイオードディスプレイなどの有機電子デバイス、メモリ記憶装置、電磁遮蔽、エレクトロクロミックディスプレイ、薄膜トランジスタ、電界効果抵抗デバイスをはじめとする電子デバイスにおいて有用である。
（もっと読む）

ゲート電極（１２、６０）と、ソース電極（２０、６２）と、ドレイン電極（２２、６４）と、誘電体材料（１６、７０）と、ソース電極（２０、６２）とドレイン電極（２２、６４）との間に配置されるチャネル領域（１８、８０）とを有するトランジスタ（１０、４０、４２、４４、４６）。チャネル領域（１８、８０）が、不純物がドープされている部分（８２）を含み、これにより、チャネル領域（１８、８０）の残りの部分に対して、その部分（８２）内の固定電荷密度が変えられる。
（もっと読む）

フィン（２０５）を形成するステップと、このフィン（２０５）の一端上にソース領域（２１０）、このフィン（２０５）の他端上にドレイン領域（２１５）を形成するステップとを含む、フィン電界効果トランジスタを形成する方法である。この方法は、フィン（２０５）上に、第１パターンで、第１半導体材料のダミーゲート（５０５）を形成するステップと、このダミーゲート（５０５）の周りに絶縁層（６０５）を形成するステップをさらに含んでいる。この方法はまた、第１パターンに対応する絶縁層（６０５）中にトレンチ（７０５）を残すように、第１半導体材料を除去するステップと、トレンチ（７０５）内に露出したフィン（２０５）の部分を細型化するするステップと、トレンチ（７０５）内に金属ゲート（１００５）を形成するステップと、を含んでいる。
（もっと読む）

下記一般式で表される部分構造を持つ化合物を含有することを特徴とする有機半導体材料、それを用いた有機トランジスタ及び電界効果トランジスタ、及び該有機トランジスタまたは該電界効果トランジスタを用いるスイッチング素子。



（式中、Ｂはチアゾール環をもつユニットを表し、Ａ^１，Ａ^２はそれぞれ独立にアルキルを置換基として持つユニットを表し、Ａ^３は二価の連結基を表し、ｎ^ｂは１〜２０の整数を表し、ｎ^１、ｎ^２はそれぞれ独立に０〜２０の整数を表し、ｎ^３は０〜１０の整数を表す。） （もっと読む）

例示的実施形態はＦｉｎＦＥＴチャネル構造の形成法に関する。当該方法において、絶縁層（１３０）上に化合物半導体層（１４０）を提供し、化合物半導体層（１４０）上にトレンチ（１４２）を提供し、かつ、化合物半導体層（１４０）上およびトレンチ（１４２）内に歪み半導体層（１４４）を提供する。該方法において、さらに、化合物半導体層（１４０）上から歪み半導体層（１４４）を除去し、その結果、トレンチ（１４２）内に歪み半導体層（１４４）を残し、化合物半導体層（１４０）を除去して、歪み半導体層（１４４）を残し、かつ、フィン形のチャネル領域（１５２）を形成する。
（もっと読む）

トランジスタのチャネル長を規定する長さＬによって分離される電子注入電極及び正孔注入電極と接触する有機半導体層を備え、発光元の有機半導体層の領域は、電子注入電極及び正孔注入電極の両方からＬ／１０より離れている両極性発光トランジスタ。
（もっと読む）

電子親和力がＥＡ_{ｓｅｍｉｃｏｎｄ}である有機半導体層と、前記半導体層と界面を形成する有機ゲート誘電体層とを備えるｎ−チャネルまたは両極性の電界効果トランジスタであって、前記ゲート誘電体層中のトラッピング基のバルク濃度が１０^１８ｃｍ^−３未満であり、この場合、トラッピング基は（ｉ）ＥＡ_{ｓｅｍｉｃｏｎｄ}以上の電子親和力ＥＡ_ｘおよび／または（ｉｉ）（ＥＡ_{ｓｅｍｉｃｏｎｄ}−２ｅＶ）以上の反応性電子親和力ＥＡ_ｒｘｎを持つ基であることを特徴とする、ｎ−チャネルまたは両極性の電界効果トランジスタである。
（もっと読む）

熱可塑性半導体材料を含む層及び、該層に接合する金属微粒子を含む層を形成して、押圧後加熱するか押圧と加熱を同時に行い、半導体層、ソース電極、ドレイン電極とする有機薄膜トランジスタの製造方法、および、支持体シート上に、ゲートバスライン及びソースバスラインを介して連結された複数の有機薄膜トランジスタが形成され、該薄膜トランジスタのソース電極及びドレイン電極が、当該電極を構成する金属相の少なくとも１部が熱可塑性半導体材料を含む半導体層に混入して、該半導体層に接合することを特徴とする有機薄膜トランジスタシート。 （もっと読む）

基板上のフィン領域、ソース領域、およびドレイン領域をパターン化するステップと、フィン領域中にフィン（３１０）を形成するステップと、フィン領域中にマスク（３２０）を形成するステップと、を含む、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）（２００）を形成する方法である。この方法は、ＭＯＳＦＥＴのチャネル領域（３３０）を露出するように、マスク（３２０）をエッチングするステップと、チャネル領域（３３０）中のフィン（３１０）の幅を薄くするようにフィン（３１０）をエッチングするステップと、フィン（３１０）上にゲートを形成するステップと、ゲート、ソース領域およびドレイン領域に対するコンタクトを形成するステップと、をさらに含む。
（もっと読む）

本発明の薄膜トランジスタは、半導体層（１４）と、前記半導体層に相互に対向するように分離して設けられたソース領域（１５）とドレーン領域（１６）とを有する薄膜トランジスタ（１００）であって、前記半導体層はπ共役系有機半導体分子を主成分として有し、前記π共役系有機半導体分子が、π軌道が実質的に対向するように配向され、かつ主鎖の分子軸が前記半導体層に形成されるチャネルにおける電界の方向に対して傾斜して配向されている。 （もっと読む）

半導体製造プロセスは、基板上にシリコンフィンを形成することを含む。フィンの主面上にはゲート誘電体が形成される。フィンの少なくとも２つの面の上にゲート電極が形成される。次いで、ゲート電極の側壁に近接して誘電体スペーサが選択的に形成されて、誘電体スペーサが該側壁に限定されることによって、主フィン面の大部分が露出したままとされる。その後、主フィン面上にシリサイドが形成される。一実施形態では、ゲート電極の形成は、フィンおよび基板の上にポリシリコンを堆積し、ポリシリコンの上にキャッピング層を堆積し、キャッピング層の上にフォトレジストをパターニングし、パターニングしたフォトレジストが適所に配された状態でキャッピング層およびポリシリコンをエッチングすることを含む。エッチングによりポリシリコンの幅はキャッピング層の幅よりも小さくなり、ポリシリコンの側壁に隣接するキャッピング層の下に空隙ができ、ここに限定スペーサを形成することができる。
（もっと読む）

電界効果トランジスタは、ソース電極と、ドレイン電極と、ゲート電極と、無機半導体の結晶または多結晶の層と、誘電体層とを含む。無機半導体の層は、物理的にソース電極からドレイン電極まで延びる活性チャネル部分を有する。無機半導体は、層内の結合力が共有結合および／またはイオン結合である２次元の層の積み重ねを有する。互いに隣接する層のそれぞれが、共有結合およびイオン結合の力よりかなり弱い力によって互いに結合される。誘電体層は、ゲート電極と無機半導体材料の層の間に介在する。ゲート電極は、無機半導体の層の活性チャネル部分の導電率を制御するように構成される。

（もっと読む）

半導体（１０）はトランジスタのような能動素子を有し、この能動素子はキャパシタ（７５，７７，７９）のような受動素子の直下に位置し、能動素子及び受動素子はビアまたは導電領域（５２）及び配線（６８，９９）によって接続される。ビアまたは導電領域（５２）はトランジスタの拡散領域またはソース領域（２２）の底面にコンタクトし、更にキャパシタ電極の内の第１電極（７５）にコンタクトする。横方向に位置する縦型ビア（３２，５４，６８）及び配線（９９）はキャパシタ電極の内の第２電極（７９）にコンタクトする。金属配線または導電材料（６８）は電源プレーンとして使用することができ、この電源プレーンは、電源プレーンをトランジスタに隣接させるのではなくトランジスタの下に位置するように用いることによって回路面積を節約するように作用する。
（もっと読む）

この発明は、ケイ化物（５）などの第一の層とそれに隣接する層との間に、不活性化した境界面（６ａ，６ｂ）を製作する方法に関する。この方法の間には、Ｓ、Ｓｅ、Ｔｅなどの不活性化元素を、この層構造の中に組み入れるとともに、温度処理の間に、少なくとも第一の層の隣接層との境界面において濃縮させる。こうすることによって、ショットキー障壁を低下させるとともに、遷移域の仕事関数を調節すことに成功した。例えば、ソース接点とドレイン接点の両方又は一方のショットキー障壁が低い又はそれどころか負であるショットキー障壁ＭＯＳＦＥＴとスピントランジスターの素子を開示している。
（もっと読む）

金属ソース電極と、金属ドレイン電極と、金属ゲート電極と、堆積させた半導体材料内のチャネルとを有するトランジスタデバイスであって、金属ゲート電極、金属ソース電極の第１の金属部分、および金属ドレイン電極の第１の金属部分を含む第１の層と、金属ソース電極の第２の金属部分、金属ドレイン電極の第２の金属部分、堆積させた半導体材料、および半導体材料と金属ゲート電極との間にある誘電体材料を含む第２の層と、基板を含む第３の層とを含み、第１の層、第２の層および第３の層は、第２の層が第１の層と第３の層との間に配置されるような順序で構成されているトランジスタデバイス。
（もっと読む）

個別ゲート構造（７０１，７０３）を備えたトランジスタを形成する方法。これらのゲート構造はそれぞれ、半導体構造（１０５）の複数の側壁に隣接する。本方法は、ゲート材料層（２０３）を含む少なくとも一つの共形な層を、チャネル領域を含む半導体基板の上に堆積させることを含む。平坦層（４０３）がウェハの上に形成される。平坦層は、基板上の所定の位置において少なくとも一つの共形な層の頂部表面よりも低い位置に頂部表面を有する。少なくとも一つの共形な層をエッチングすることにより、半導体構造の上のゲート材料は除去される。
（もっと読む）

【課題】 配線構造と他の電極間のショートを防ぐ。
【解決手段】 ＳｉＯ_２により構成されたゲート絶縁膜１２およびその上に積層され、ＳｉＮにより構成された層間絶縁膜１３に、緩衝フッ酸を用いたエッチングによりコンタクトホールを形成する。このコンタクトホールに、高融点金属により構成された第１の保護金属層１７０と、高融点金属よりも抵抗の低い金属により構成された配線層１７２と、および高融点金属により構成され、ゲート絶縁膜１２よりも厚く形成された第２の保護金属層１７４とがこの順で積層された電極５３を形成する。 （もっと読む）