【課題】 性能が強化されたｆｉｎＦＥＴ構造体、及び、ｆｉｎＦＥＴ構造体を製造する方法を提供すること。
【解決手段】 半導体構造体及びその製造方法が、基板の上に配置された半導体フィンを含む。半導体フィンの上にゲート電極が配置される。ゲート電極は、半導体フィンのより近くに配置された第１の領域における第１の応力と、該半導体フィンからより遠くに配置された第２の領域における、第１の応力とは異なる第２の応力とを有する。基板内の台座の上に半導体フィンを位置合わせすることもできる。半導体デバイス性能を強化するために、半導体構造体が、望ましい応力条件下でアニールされる。 （もっと読む）

【課題】複数のフィンＦＥＴデバイスを含む半導体構造を形成する方法を提供すること。
【解決手段】具体的には本発明は、複数のフィンＦＥＴデバイスを含む半導体構造を形成する方法であって、長方形のパターンを形成して相対的に細いフィンを画定する際に、これを横切るマスクを、化学的酸化物除去（ＣＯＲ）プロセスとともに使用する方法を提供する。この方法はさらに、シリコンを含む選択的な材料の使用によって隣接するフィンどうしを合併させるステップを含む。本発明はさらに、本発明の方法を利用して形成された半導体構造に関する。 （もっと読む）

【課題】高温で安定であり、抵抗等の特性が改善され、信頼性が高い多層ゲート電極及びこれを備える半導体素子、ならびに多層ゲート電極の製造方法及び半導体素子の製造方法を提供する。
【解決手段】多層ゲート電極は、ゲート絶縁膜上に形成され導電型不純物がドープされた多結晶半導体膜と、前記多結晶半導体膜上に形成されタングステン（Ｗ１−ｘ）及び非タングステン金属（Ｍｘ、ｘ＝０．０１〜０．５５）を含むオーミックコンタクト膜と、前記オーミックコンタクト膜の上に形成された金属バリヤ膜と、前記金属バリヤ膜の上に形成された高融点金属膜と、を備える。 （もっと読む）

蓄積電荷シンク（ＡＣＳ）を用いてＭＯＳＦＥＴの線形性を改善する方法及び装置が開示される。この方法及び装置は、ＳＯＩ型ＭＯＳＦＥＴ内の蓄積電荷を除去、低減あるいはその他の方法で制御し、それによりＦＥＴ性能の改善をもたらす。典型的な一実施形態において、少なくとも１つのＳＯＩ型ＭＯＳＦＥＴを有する回路は、蓄積電荷レジームで動作するように構成される。ＳＯＩ型ＭＯＳＦＥＴのボディに動作可能に結合されたＡＣＳが、該ＦＥＴが蓄積電荷レジームで動作するときの蓄積電荷を排除、除去あるいはその他の方法で制御し、それによりＳＯＩ型ＭＯＳＦＥＴのオフ状態での寄生ソース−ドレイン間容量の非線形性を低減させる。ＳＯＩ型ＭＯＳＦＥＴを用いて実現されるＲＦスイッチング回路において、ＳＯＩ型ＭＯＳＦＥＴが蓄積電荷レジームで動作するときの蓄積電荷を除去あるいはその他の方法で制御することによって、高調波歪み及び相互変調歪みが低減される。
（もっと読む）

【課題】 完全空乏型ＳＯＩデバイス構造を有するパワーマネージメント半導体装置やアナログ半導体装置において、ＥＳＤ保護素子がＥＳＤ破壊強度を充分に確保しつつ内部素子のＥＳＤ保護を可能とし、かつ面積縮小も可能にＥＳＤ保護回路を提供することを目的とする。
【解決手段】 半導体薄膜層上に形成される完全空乏型ＳＯＩＣＭＯＳの内部素子、特にＮＭＯＳの出力端子にはＥＳＤ保護素子としてＳＯＩ半導体薄膜層に形成されたＮＭＯＳ保護トランジスタを用い、内部素子の入力保護には半導体支持基板上に形成されるＮＭＯＳ保護トランジスタを用いることで、ＥＳＤ破壊強度を確保しつつＥＳＤノイズを先に吸収し、ＥＳＤノイズに弱い半導体薄膜上の内部素子の入出力保護を可能とし、かつ保護回路の面積の縮小も可能にする構造とした。 （もっと読む）

【課題】 本発明は、素子面積の増大を招くこと無しに、静電放電によるサージ印加時の熱破壊に対する耐性を向上させた半導体装置および半導体集積回路を提供するものである。
【解決手段】 本発明の半導体装置は、接地線が接続された半導体基板と、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された抵抗ゲート部と、ゲート絶縁膜および抵抗ゲート部をゲート長方向に挟み、導体物からなるゲート側壁と、ゲート側壁の一方に接触する半導体基板表面に形成され、接地線が接続されたソース領域と、ゲート側壁の他方に接触する半導体基板表面に形成され、信号線もしくは電源線が接続されたドレイン領域と、を備えることを特徴とする。 （もっと読む）

【課題】 ＲＴＡによるアニール法は、微細化に限界がある。ＲＴＡによるアニール法は、加熱時間が数秒で、半導体基板全体が高温に加熱されるために不純物が半導体基板の深部へ拡散する恐れがあるため、今後のさらなる微細化に対応することが困難である。
【解決手段】レーザ光を非線形光学素子に通すことなく基本波のままとし、高強度、且つ、繰り返し周波数の高いパルスのレーザ光を不純物拡散層に照射してレーザアニールを行って不純物を電気的に活性化させることを特徴とする。本発明により、シリコン基板表面の薄い層を局所的に溶かして活性化することができる。また、一度のレーザ走査で活性化される領域の幅を拡大することができるため、格段に生産性を向上させることができる。 （もっと読む）

【課題】 界面抵抗Ｒｃが小さいＳｃｈｏｔｔｋｙ−Ｓ／Ｄ構造を含むＭＯＳトランジスタを提供すること。
【解決手段】 チャネル型が第１導電型であるＭＯＳトランジスタは、第１および第２のチャネル領域ＣＨを含む第１導電型半導体領域１と、第１および第２のチャネル領域ＣＨ上に設けられたゲート絶縁膜２と、ゲート絶縁膜２上に設けられたゲート電極３と、第１および第２のチャネル領域ＣＨを挟むように設けられ、かつ、第１導電型半導体領域１とショットキー接合する、互いに離間した第１および第２のソース／ドレイン領域４を備えている。 （もっと読む）

【課題】シリコン・オン・インシュレータ技術を使用して形成した放射線検出器を提供すること。
【解決手段】この放射線検出器は、絶縁基板上に形成され、ＰＮＰＮ構造を有するシリコン層と、このＰＮＰＮ構造上に形成され、ＰＮゲートを有するゲート層とを備える。放射線検出器内の入射放射線に応答してのみ、ラッチアップが生じる。第２の態様は、シリコン・オン・インシュレータＰＮＰＮダイオード構造を備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、放射線検出器である。第３の態様は、絶縁基板上に形成されたシリコン層を備えており、このシリコン層が、ＰＮＰＮ構造とＰＮＰＮ構造の上に形成されたゲート層とを備え、このゲート層がＰＮゲートを備えており、放射線検出器内で入射放射線に応答してのみラッチアップが生じる、シリコン・オン・インシュレータ放射線検出器である。 （もっと読む）

個別ゲート構造（７０１，７０３）を備えたトランジスタを形成する方法。これらのゲート構造はそれぞれ、半導体構造（１０５）の複数の側壁に隣接する。本方法は、ゲート材料層（２０３）を含む少なくとも一つの共形な層を、チャネル領域を含む半導体基板の上に堆積させることを含む。平坦層（４０３）がウェハの上に形成される。平坦層は、基板上の所定の位置において少なくとも一つの共形な層の頂部表面よりも低い位置に頂部表面を有する。少なくとも一つの共形な層をエッチングすることにより、半導体構造の上のゲート材料は除去される。
（もっと読む）