【課題】 新規なチオフェン環型有機半導体材料を開発し、作製直後のキャリア移動度が高く、キャリア移動度の経時劣化が少ない、有機半導体膜、ならびに、有機薄膜トランジスタを提供し、且つ、有機半導体膜の製造方法、有機薄膜トランジスタの製造方法を提供する。
【解決手段】 下記一般式（１）で表される化合物を含有することを特徴とする有機半導体材料。
【化１】
（もっと読む）

プレーナ型であることが好ましいトランジスタ（１４２）とキャパシタ（１４４）とを有する集積回路構造（１４０）が開示されている。キャパシタ（４４）の下部電極は、トランジスタ（１４２）のチャネル領域と共に、１つのＳＯＩ基板に配置されている。回路構造（１４０）は、簡単に製造でき、優れた電子特性を有している。
（もっと読む）

【課題】 高電圧駆動のＭＩＳトランジスタを有する半導体装置であって、耐圧の向上と、微細化の向上が図られた半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体層１０と、
前記半導体層１０の上方に設けられたゲート絶縁層２０と、
前記ゲート絶縁層２０の上方に設けられたゲート電極２２と、
前記半導体層１０に設けられたソース領域またはドレイン領域となる不純物領域２８ａ，ｂと、
前記ゲート電極２２と電気的に接続されたフィールドプレート電極４４と、
前記フィールドプレート電極４４を覆う絶縁層と、を含み、
前記絶縁層は、比誘電率が異なる領域を有し、比誘電率が高い領域は、前記導電層の一の端部に接している。 （もっと読む）

【課題】 高耐圧、低耐圧トランジスタを同一基板に備える半導体装置の、高耐圧トランジスタ領域の面積の削減を図る装置及び方法の提供。
【解決手段】 支持基板１０ａ上の絶縁層１０ｂ上に形成された第１半導体層１０ｃと、前記第１半導体層１０ｃ内に形成された第１高耐圧トランジスタ１００Ｐと、前記絶縁層上に形成された第２半導体層内に形成された第２高耐圧トランジスタ１００Ｎと、第１半導体層と第２半導体層との間に設けられた絶縁層１０ｂに到達する深さを有する第１素子分離領域１１０ａと、前記絶縁層１０ｂ上に形成された第３半導体層内の第１低耐圧トランジスタ２００Ｎと、前記第３半導体層内に形成された第２低耐圧トランジスタ２００Ｐと、前記第３半導体層内に形成され、かつ、前記第１低耐圧トランジスタ２００Ｎと前記第２低耐圧トランジスタ２００Ｐとの間に設けられた、前記絶縁層１０ｂに到達しない深さを有する第２素子分離領域とを含む。 （もっと読む）

【課題】 本発明は、消費電力の増大を抑えつつ、より効率的に短チャネル効果を抑制することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板２０上に絶縁膜３０を介して形成された凸型形状を有する半導体層４０と、半導体層４０の４つの側面における対向する一組の両側面に、ゲート絶縁膜５０A及び５０Bを介して形成されたゲート電極７０と、半導体層４０の４つの側面のうち、ゲート電極７０が形成されていない両側面に形成されたソース領域及びドレイン領域とを備え、半導体層４０中に形成されるチャネル領域１００A及び１００Bの一部１１０A及び１１０Bは、ゲート電極７０と電気的に接続されていることを特徴とする。 （もっと読む）

【課題】 高いドレイン・ソース間耐圧を確保しつつ、低いオン抵抗を実現できる半導体装置及びその製造方法を提供する。
【解決手段】 支持基板１と、支持基板１上に埋込酸化膜２を介して形成され、Ｐ^-型活性領域３ａを有する半導体層３と、ゲート酸化膜１７及びＬＯＣＯＳ酸化膜５ａの一部を介して半導体層１０３上に形成されたゲート電極１６ａとを備え、Ｐ^-型活性領域３ａは、Ｎ⁺型ソース領域１１と、Ｐ型ボディー領域１２と、Ｐ⁺型バックゲートコンタクト領域１４と、Ｎ型ドレインオフセット領域１９と、Ｎ⁺型ドレインコンタクト領域２０と、Ｎ型ドレインオフセット領域１９とＰ型ボディー領域１２との間の局所的な領域に形成されたＮ型ドレインバッファ領域１８とを有し、Ｎ型ドレインバッファ領域１８はＬＯＣＯＳ酸化膜５ａのソース側の端部と接し、Ｎ型ドレインオフセット領域１９よりも浅い。 （もっと読む）

【課題】 高い開口率を得ながら十分な保持容量（Ｃｓ）を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。
【解決手段】 ゲート電極１０６と異なる層に走査線１０２を形成し、容量配線１０７が信号線１０９と平行になるよう配置する。各画素はそれぞれ独立した容量配線１０７に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。 （もっと読む）

【課題】本発明は、低コストで大量生産が可能である半導体装置及びその作製方法を提供する。また、非常に膜厚の薄い集積回路を用いた半導体装置、及びその作製方法を提供する。更には、低消費電力である半導体装置及びその作製方法を提供する。
【解決手段】本発明は、絶縁表面上に半導体不揮発性記憶素子トランジスタを有し、メモリトランジスタのフローティングゲート電極が、複数の導電性粒子又は半導体粒子で形成されていることを特徴とする半導体装置である。 （もっと読む）

【課題】本発明の目的は、容易なプロセスで素子が作製でき、かつ高いトランジスタ特性を示す有機半導体を用いた有機薄膜トランジスタを提供することである。
【解決手段】有機半導体層を有するトランジスタにおいて、前記有機半導体層が、下記一般式（１）で表されるガリウム錯体を含有することを特徴とする有機トランジスタ。
一般式[１]
（Ｌ¹）ｎＧａ（Ｌ²）ｍ
（式中Ｌ¹は、それぞれ独立に、下記一般式［２］で示される配位子を表し、
Ｌ²は、ハロゲン原子、−ＯＲ¹（Ｒ¹は水素原子などである。）または−Ｏ−Ｇａ−（Ｌ¹）ｎで示される配位子を表し、
ｎは２もしくは３を表し、ｎが２の場合ｍは１、ｎが３の場合ｍは０を表す。）
一般式［２］
【化１】


［式中、環Ａ¹およびＡ²は、置換基を有してよい互いに縮合した環構造を表す。］ （もっと読む）

【課題】 チャネルに応力が印加されるMOSトランジスタの特性のばらつきを防ぐことができる半導体装置とその製造方法を提供すること、及び、MOSトランジスタのチャネルにおけるキャリア分布を直接測定することができる半導体装置の評価方法を提供すること。
【解決手段】 シリコン（半導体）基板１０と、シリコン基板１０の上に順に形成されたゲート絶縁膜１３及びゲート電極１４ｃと、ゲート電極１４ｃの横のシリコン基板１０のリセス（穴）１０ａ、１０ｂに形成されたソース/ドレイン材料層１８ａ、１８ｂと、を有し、リセス１０ａ、１０ｂのゲート電極１４ｃ寄りの側面１０ｃ、１０ｄが、シリコン基板１０の少なくとも一つの結晶面で構成されることを特徴とする半導体装置による。 （もっと読む）

【課題】消去電圧などの動作電圧について低電圧化が可能であり、低コスト化が可能である半導体不揮発性記憶装置の製造方法を提供する。
【解決手段】電荷蓄積層を有するメモリトランジスタが接続された半導体不揮発性記憶装置の製造方法であって、ガラスあるいはプラスチックからなる絶縁性基板上にチャネル形成領域を有する半導体層を形成する工程と、前記半導体層の上層に電荷蓄積層を形成する工程と、前記電荷蓄積層の上方にコントロールゲートを形成する工程と、前記チャネル形成領域に接続するソース・ドレイン領域を形成する工程とを有し、前記メモリトランジスタとなる薄膜トランジスタを形成する。 （もっと読む）

【課題】ある種の有機半導体化合物を調製する新規方法に関し、より少ない反応工程でより高い全収率が得られる小分子チオフェン化合物の製造方法を提供する。
【解決手段】反応媒体、カップリング剤、及び前駆体を含有する反応混合物を、カップリング温度に曝し、一工程合成で所望の小分子チオフェン化合物を優先的に形成することを含む方法であって、前駆体は：(i)任意の二価結合、及び第2の環位置及び第5の環位置のいずれか又は両方で結合されていれる複数のチオフェン単位からなる方法。 （もっと読む）

【課題】小分子チオフェン化合物を備える装置の提供。
【解決手段】多くの電極と接触している半導体層を備える電子装置であって、半導体層は複数のチオフェン単位からなる小分子チオフェン化合物を含み、各チオフェン単位は構造(A)を表す。
（もっと読む）

【課題】ｐ型トランジスタの動作速度を高め、ｎ型トランジスタとの動作速度の均衡がとれた半導体装置の製造方法を提供する。
【解決手段】ｐ−ＭＯＳ領域３０ａのソース／ドレイン領域にＳｉＧｅ膜からなる圧縮応力印加部２０を形成し、その後にｐ−ＭＯＳ領域３０ａおよびｎ−ＭＯＳ領域３０ｂに不純物注入を行い、浅い接合領域２２ａ、２２ｂおよび深い接合領域２３ａ、２３ｂを形成する。ＳｉＧｅ膜を形成する際の加熱により浅い接合領域２２ａ、２２ｂの不純物がゲート絶縁膜１５の直下に拡散することを防止し、短チャネル効果を防止すると共に、ｐ−ＭＯＳトランジスタ１３ａのチャネル領域の正孔移動度を高め、ｎ−ＭＯＳトランジスタ１３ｂの動作速度との均衡により、相補型の半導体装置１０の総合的な動作速度を高める。 （もっと読む）

【課題】 短チャンネル効果を抑制することのできる半導体装置およびその製造方法を提供する。
【解決手段】 本発明にかかる半導体装置は、絶縁層と、前記絶縁層の上方に形成された半導体層と、前記半導体層の上方に形成されたゲート絶縁層と、前記ゲート絶縁層の上方に形成されたゲート電極と、前記半導体層に形成されたソース領域と、前記半導体層に形成されたドレイン領域と、を含み、前記ソース領域の下端は、前記絶縁層と隣接し、前記ドレイン領域の下端は、前記絶縁層と隣接しない。 （もっと読む）

【課題】 電気光学装置において、他の不具合を発生させずに光リーク電流の発生を抑制し、高品位な表示を可能とする。
【解決手段】 基板上に、チャネル領域を有する半導体層を含んで構成された薄膜トランジスタと、薄膜トランジスタにより駆動される表示用電極と、半導体層の上層側及び下層側の少なくとも一方に積層された層間絶縁膜と、該層間絶縁膜の半導体層側とは反対側に積層された、チャネル領域を遮光するための遮光膜とを備えている。層間絶縁膜における半導体層とは反対側の表面には、チャネル領域のうち少なくともチャネル領域の縁部を遮光可能な領域において、半導体層に向かって局所的に窪んだ凹部が形成されている。遮光膜は、少なくとも凹部内に形成されている。 （もっと読む）

【課題】 完全空乏型ＭＩＳＦＥＴでは、単結晶ＳＯＩ層が数十ｎｍ程度と薄くなると、不純物濃度によるしきい値電圧Ｖｔｈの制御には原理的に限界があり、相補型ＭＩＳＦＥＴにおいてｐ型とｎ型の双方の所期のＶｔｈを同時に実現することは困難であった。
【解決手段】ＭＩＳＦＥＴのゲート絶縁膜を金属酸化物４と酸窒化膜３の積層とし、ゲート電極５はソース・ドレイン６と同じ導電型の多結晶Ｓｉ半導体膜を用いて形成する。ゲート絶縁膜と半導体膜のゲート電極に発生するフラットバンド電圧のシフトにより、エンハンスメントの所期のＶｔｈが同時に達成される。不純物濃度によりＶｔｈを制御する場合に較べ、１つのＭＩＳＦＥＴに対する不純物の個数の統計的なゆらぎによるＶｔｈのばらつきを低減できるため、Ｖｔｈ、電源電圧ともに低く設定することが可能となる。 （もっと読む）

【課題】チャネル形成領域を構成する材料として、一層優れた特性を有する有機化合物結晶を用いた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、有機化合物結晶から成るチャネル形成領域を備えており、該有機化合物結晶は、カルコゲン原子を構成要素として含むπ電子共役系分子から成り、π電子共役系分子におけるカルコゲン原子と、該π電子共役系分子に隣接するπ電子共役系分子におけるカルコゲン原子との間の距離が短く、該有機化合物結晶は、π電子共役系分子同士が相互に２次元的若しくは３次元的に連結された周期構造を有する。 （もっと読む）

本発明は、特に、ＳＯＩ技術およびサリサイド技術により、ダブルゲート・トランジスタ（１０）として生成される、電界効果トランジスタ（１０）に関する。トランジスタ（１０）は、５ボルトよりも高いまたは９ボルトよりもさらに高いターンオン電圧に適し、非常に小さなチップ表面のみを必要とする。トランジスタ（１０）は基板領域（１４）を有する。基板領域（１４）は、２つの電極領域（１６、１８）と、２つの電気的に絶縁性の絶縁層（１００、１０２）であって、基板領域（１４）の対向する面に配置され、制御領域（２０、２２）に隣接する、絶縁層と、少なくとも１つの電気的に絶縁性の領域（１２、１１０）と、導電性の接続領域（２８）、または、１つの電極領域（１６）と該基板領域（１４）との間の導電性の接続領域の部分（２３０）とに囲まれる。
（もっと読む）

【課題】剥離用物質を注入して半導体層を薄膜化すると共に、半導体デバイス部に対する剥離用物質による悪影響を排除する。
【解決手段】半導体装置Ｓの製造方法は、半導体層２０の表面に絶縁層であるゲート酸化膜４を形成する絶縁層形成工程と、半導体層２０に対し、半導体層における上記剥離用物質の移動を抑止するためのホウ素イオンを注入し、該半導体層２０に拡散抑止層３５を形成する拡散抑止層形成工程と、拡散抑止層３５のホウ素を加熱して活性化させる活性化工程と、半導体層２０に水素イオンを注入し、半導体層２０の領域のうち拡散抑止層３５を介してゲート酸化膜４と反対側の領域に剥離層３６を形成する剥離層形成工程と、半導体層２０のゲート酸化膜４側にガラス基板１８を貼り合わせる貼り合わせ工程と、半導体層２０を熱処理することにより、半導体層２０を剥離層３６に沿って分割する分割工程とを備えている。 （もっと読む）