【課題】有機ＥＬ表示装置形成の際の写真製版工程を削減した表示装置を提供すること。
【解決手段】本発明の一態様に係る表示装置は、絶縁性基板１上に形成されたソース表域３ａ／ドレイン領域３ｂを有する多結晶シリコン膜３と、ソース領域３ａ／ドレイン領域３ｂ上に接するように形成された第一メタル膜４ａと、第一メタル膜４ａ上に形成されたゲート絶縁膜５と、ゲート絶縁膜５上に形成されたゲート電極６ａと、ゲート電極６ａ上に形成された層間絶縁膜７と、層間絶縁膜７を被覆するパッシベーション膜８と、パッシベーション８膜の上に形成され、層間絶縁膜７、パッシベーション膜８及びゲート絶縁膜５に貫通して設けられたコンタクトホール９を介して多結晶シリコン膜３と接続された信号配線とを備える。 （もっと読む）

【課題】接合の際に高温の熱処理を行うことなく、密着性のよいＳＯＩ基板を作製する方法を提案する。また、ＳＯＩ基板を用いた半導体装置及びその作製方法を提案する。
【解決手段】イオン注入層が形成された５０μｍ以下の単結晶シリコン基板を作製し、表面に絶縁層を有する基板を作製し、単結晶シリコン基板又は絶縁層の少なくとも一方の表面をプラズマ雰囲気若しくはイオン雰囲気に晒して単結晶シリコン基板又は絶縁層の表面を活性化し、単結晶シリコン基板と基板とを、絶縁層を介して貼り合わせることにより作製されるＳＯＩ基板及び半導体装置。なお、絶縁層として、シラン系ガスを用いて化学気相成長法により成層された酸化珪素層を用いることができる。また、絶縁層として、シラン系ガスを用いて化学気相成長法により成層された酸化珪素層と窒素含有絶縁層との積層膜を用いてもよい。 （もっと読む）

【課題】ＳＯＩ基板の作製において、貼り合わせる面に段差がある場合には、貼り合わせた際に、その段差により反対側の基板が撓み、接触面積が小さくなってしまい、所望の形状のＳＯＩ層が得られない場合がある。ＳＯＩ基板の貼り合わせる面に段差がある場合でも所望の形状のＳＯＩ基板を得ることを目的とする。
【解決手段】貼り合わせる面の段差の間に、所定の間隔でダミーパターン３０２を形成することにより、貼り合わせる基板の撓みが少なくなり、基板同士の密着性が確保され、所望のＳＯＩ層が得られるものである。 （もっと読む）

【課題】低コストで効率的なプロセスで、トップ導体とボトム導体との間に電気的接続をもたらす誘電ポリマー薄膜における自己整合ビアを形成する方法の提供。
【解決手段】このプロセスは、第１のパターン化された導電層上に導電ポスト２０５を印刷し、次にパターン化されていない誘電層２０７を堆積させ、次に第２のパターン化された導電層を堆積させることによりなし得る。ビア２０８は、誘電体を堆積した後、第２の導電層を堆積する前に、ポストをフラッシュアニールする間に形成される。このプロセスでは、ポスト材料は閃光によってアニールされ、その結果、ポスト上部の誘電体を除去するエネルギーが放出される。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】半導体基板を分割し、かつ当該半導体基板から分離した半導体層をガラス基板など耐熱温度が低い基板に接合させることで、ＳＯＩ基板を作製する。また、分離後の半導体基板の再生処理を行う。
【解決手段】ガラス基板などのベース基板に、単結晶半導体層を接合するために、接合層に、有機シランを原材料としてＣＶＤ法で成膜した酸化シリコン膜を用いる。ガラス基板等の耐熱温度が７００℃以下の基板であっても接合部の結合力が強固なＳＯＩ基板を形成することができる。また、半導体層が分離された単結晶半導体基板にレーザ光を照射して、当該半導体層の分離面を平坦化することで、再利用を可能とする。 （もっと読む）

【課題】 多結晶半導体を用いたボトムゲート型のＴＦＴ素子の抵抗性リーク電流を小さくする。
【解決手段】 絶縁基板の表面に、ゲート電極、ゲート絶縁膜、半導体層、ソース電極およびドレイン電極がこの順番で積層されており、かつ、前記半導体層が多結晶半導体でなる能動層と、前記能動層と前記ソース電極との間、および前記能動層と前記ドレイン電極との間のそれぞれに介在するコンタクト層からなるＴＦＴ素子を有し、前記ソース電極および前記ドレイン電極は、それぞれ、前記能動層の前記ゲート絶縁膜との界面の裏面に対向する第１の面と、前記能動層のエッチング端面に対向する第２の面とを有する半導体装置であって、前記コンタクト層は、前記ソース電極および前記ドレイン電極の前記第１の面と前記能動層との間と、前記ソース電極および前記ドレイン電極の前記第２の面と前記能動層との間とのすべての領域に介在している半導体装置。 （もっと読む）

【課題】動作速度および信号差を維持したまま、セルサイズを縮小しかつ電極間の短絡を防止することができる半導体記憶装置を提供する。
【解決手段】半導体記憶装置は、第１の方向に延在する半導体層３１と、半導体層内に設けられたソース層Ｓ、ドレイン層Ｄ、および、ボディＢと、第１の方向に延在するビット線ＢＬと、ボディの第１の側面ＳＦ１に第１のゲート絶縁膜ＧＤ１を介して設けられた第１のゲート電極ＧＥ１と、第１の方向へ延在し、第１のゲート電極の底部に接続され、第１のゲート電極と同一材料で一体形成された第１のゲート線ＧＬ１と、第１の側面の反対側にあるボディの第２の側面ＳＦ２に設けられ第２のゲート絶縁膜ＧＤ２を介して設けられた第２のゲート電極ＧＥ２と、第１の方向に対して交差する第２の方向へ延在し、第２のゲート電極の上部に接続され、第２のゲート電極と同一材料で一体形成された第２のゲート線ＷＬとを備える。 （もっと読む）

【課題】 コンタクトホールのレイアウト面積を縮小して、周辺回路の集積化が可能な薄膜トランジスタ、この薄膜トランジスタが搭載された表示装置、およびその製造方法を提供すること。
【解決手段】 本発明の一態様に係る薄膜トランジスタは、ゲート電極と、チャネル領域を挟むソース領域およびドレイン領域を有する半導体層と、前記ソース領域およびドレイン領域に対して、チャネル幅方向に亘って接するように形成された導電薄膜と、前記導電薄膜上であって、前記ゲート電極とチャネル長方向において対向するように形成されたコンタクトホールを介して、ソース・ドレイン領域と接続される電極を備え、前記導電薄膜のチャネル長方向の寸法を、前記コンタクトホール形成領域近傍に対して、前記コンタクトホール形成領域非近傍の少なくとも一部を小さくした。 （もっと読む）

【課題】フォト工程の低減を図った表示装置の製造方法。
【解決手段】第１導電型ＴＦＴと第２導電型ＴＦＴの各形成領域に、半導体層、第１絶縁膜、ゲート電極が形成され、前記半導体層のチャネル領域の各外側に第１導電型不純物領域が形成されている基板上に第２絶縁膜を形成し、前記第１導電型ＴＦＴの形成領域において当該ゲート電極を露出させることなく、前記第２導電型ＴＦＴの形成領域において当該ゲート電極のうち半導体層と交差する各辺の一部を露出させるようにして、ドレインおよびソースの各電極の接続用のコンタクトホールを形成し、多層導電層によって、前記第１導電型ＴＦＴの形成領域における前記各コンタクトホール、前記第２導電型ＴＦＴの形成領域において前記各コンタクトホールのゲート電極の一部を被うようにして、ドレインおよびソースの各電極を形成し、第２導電型不純物をドープして、半導体層に第２導電型不純物領域を形成する。 （もっと読む）

【課題】有機絶縁膜にコンタクトホールを形成して導電層と電極層とを接続させる半導体装置において、有機絶縁膜に起因する品質または性能の低下が生じにくい半導体装置を得る。
【解決手段】導電層２，５と、導電層２，５の上に設けられる有機絶縁膜２０と、有機絶縁膜２０の上に設けられる第１の電極層２１と、導電層２，５上の有機絶縁膜２０及び第１の電極層２１を貫通して形成されるコンタクトホール２３，２４と、第１の電極層２１の上に設けられ、かつコンタクトホール２３，２４を通り、導電層２，５と接続するように設けられる第２の電極層２２とを備えることを特徴としている。 （もっと読む）

【課題】単結晶半導体層及びガラス基板の形状の変形及び膜剥がれなどの不良を防ぎ、高信頼性及び高性能な半導体素子、及び集積回路を歩留まり良く作製することを目的とする。
【解決手段】ガラス基板に低温の加熱処理により接合した単結晶半導体層を形成する工程において、単結晶半導体層を接合するガラス基板を接合剥離工程の前に、接合剥離工程における加熱処理の加熱温度よりも高い温度で加熱しておく。単結晶半導体層は、ガラス基板との接合工程において、ガラス基板の歪み点近傍、具体的には歪み点±５０℃の範囲における温度で加熱する。従って、ガラス基板は、歪み点近傍、具体的には歪み点±５０℃の範囲における温度より高い温度で加熱処理を行っておく。 （もっと読む）

【課題】所望の膜厚のシリコン層を有するＳＯＩ基板を得ることを目的の一とする。また、ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる単結晶半導体層を備えた半導体基板を得ることを目的の一とする。
【解決手段】不活性ガスイオン又はハロゲンイオン又はＨ_３^＋イオンから選ばれた一のイオンを照射することにより形成された脆化層を劈開面として半導体基板をベース基板から分離することで、所望の厚さのシリコン層を有するＳＯＩ基板を得ることができる。また、絶縁表面を有する基板若しくは絶縁基板に、単結晶半導体層を接合するに際し、接合を形成する面の一方若しくは双方に、好ましくは有機シランを原材料として成膜した酸化シリコン膜を用いることで、ガラス基板等の耐熱温度が７００℃以下の基板であっても接合部の接着力が強固な単結晶半導体層を有する半導体基板を得ることができる （もっと読む）

【課題】カラーフィルタと半導体回路とを形成した基板の位置合わせを不要にし、かつ安定的な動作を示す半導体回路及び表示装置を提供する。
【解決手段】実質的に透明な基材上に形成されたカラーフィルタ層上にソース電極、ドレイン電極、ゲート絶縁膜、ゲート電極、及び金属酸化物からなる半導体活性層を備えた実質的に透明な薄膜トランジスタと、実質的に透明な薄膜トランジスタと電気的接点を有する実質的に透明な導電材料によって形成された配線と、からなる実質的に透明な半導体回路を設けた画像表示装置において、半導体活性層の膜厚が１０ｎｍ以上３５ｎｍ以下であることを特徴とする画像表示装置。 （もっと読む）

【課題】ガラス基板やプラスチックなど可撓性を有する基板を用いた場合にも、実用に耐えうるＳＯＩ層を備えたＳＯＩ基板を歩留まり高く作製する方法を提供することを目的の一とする。また、そのようなＳＯＩ基板を用いた薄型の半導体装置を歩留まり高く作製することを提供することを目的とする。
【解決手段】可撓性を有し且つ絶縁表面を有する基板に、単結晶半導体基板を接合し、単結晶半導体基板を剥離してＳＯＩ基板を作製するに際し、接合面の一方若しくは双方を活性化した後、可撓性を有し且つ絶縁表面を有する基板と、単結晶半導体基板とを圧着する。 （もっと読む）

【課題】複数の層にそれぞれ異なるパターンを与えること。
【解決手段】パターニング方法が、第１の層と第２の層とを有した多層構造のうちの前記第１の層に、浅い部分と深い部分とを有した凹パターンが与えられるように、少なくとも２つの異なる高さの部分を有したエンボスツールを用いて前記第１の層にエンボス処理を施す工程（ａ）と、前記深い部分の底部で、前記第２の層の下地表面が露出するように、前記第１の層を介して前記第２の層をエッチングする工程（ｂ）と、前記浅い部分の底部で前記第２の層の表面が露出するように、前記第１の層をエッチングする工程（ｃ）と、を包含している。 （もっと読む）

【課題】薄膜トランジスタのソース電極に接続されたパッド部と画素電極とのスルーホールを介した電気的接続の信頼性を図った表示装置の提供。
【解決手段】基板上に、少なくとも、半導体層、薄膜トランジスタのソース電極に接続されたパッド部、絶縁膜、画素電極が順次積層され、
前記画素電極は前記絶縁膜に形成されたスルーホールを通して前記パッド部に電気的に接続され、
前記パッド部は、前記スルーホールの前記パッド部側の開口端の周囲の一部を交差させて形成される切り欠きあるいは孔を備え、
前記パッド部の下層の半導体層は、前記パッド部の切り欠きあるいは孔の形成領域および前記パッド部の外方へはみ出して形成され、
前記スルーホールの前記絶縁膜の表面における開口端の周囲に、前記パッド部に形成された切り欠きあるいは孔による凹陥部が反映された段差が形成されている。 （もっと読む）

【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうるＳＯＩ層を備えたＳＯＩ基板を提供する。また、そのようなＳＯＩ基板を用いた半導体装置を提供する。
【解決手段】絶縁表面を有する基板若しくは絶縁基板に、単結晶半導体層を接合するに際し、接合を形成する面の一方若しくは双方に、有機シランを原材料として成膜した酸化シリコン膜を用いる。本構成によれば、ガラス基板等の耐熱温度が７００℃以下の基板を用い、強固に接合したＳＯＩ層を得ることができる。すなわち、一辺が１メートルを超える大面積基板上に単結晶半導体層を形成することができる。 （もっと読む）

【課題】コンタクトホール形成時のエッチングの制御を容易に行う半導体装置を作製する技術を提案する。
【解決手段】少なくとも絶縁表面上に形成された半導体層と、半導体層上に形成された第１の絶縁層と、第１の絶縁層上に形成されたゲート電極と、ゲート電極上に形成された第２の絶縁層と、を有し、少なくとも半導体層及び第２の絶縁層に開口部が形成されて絶縁表面が部分的に露出されており、開口部を介して第２の絶縁層上に形成された導電層と、を有する。なお、ここで導電層は半導体層に形成された開口の側面において半導体層と電気的に接続している。 （もっと読む）

【課題】ソース電極又はドレイン電極の膜厚のばらつき又は断線を防止した半導体装置を容易に作製する方法を提案する。
【解決手段】絶縁基板上に形成された半導体層と、半導体層上に形成された第１の絶縁層と、第１の絶縁層上に形成されたゲート電極と、ゲート電極上に形成された第２の絶縁層と、を有し、少なくとも第１の絶縁層、及び第２の絶縁層に形成された半導体層に達する開口部と、前記開口部において前記第２の絶縁層の側面に形成された段差と、を有する。 （もっと読む）