説明

Fターム[5F110NN03]の内容

薄膜トランジスタ (412,022) | その他の構成要素 (47,691) | 保護膜(パッシベーション膜) (34,477) | 層間絶縁膜 (8,935) | 複数層 (3,316)

Fターム[5F110NN03]に分類される特許

2,121 - 2,140 / 3,316


【課題】本発明は、結晶化誘導金属を利用した多結晶シリコン層において、多結晶シリコン層でチャネル領域が形成される領域に残存する結晶化誘導金属を除去する多結晶シリコン層の製造方法と製造方法を利用した多結晶シリコン層で半導体層を形成することにより、漏れ電流が顕著に減少された薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置を提供する。
【解決手段】本発明は基板上に非晶質シリコン層を形成し、非晶質シリコン層を結晶化誘導金属を利用して多結晶シリコン層に結晶化し、多結晶シリコン上部または下部の一定領域と接する金属層または金属シリサイド層パターンを形成し、基板を熱処理して多結晶シリコン層でチャネル領域が形成される領域に存在する結晶化誘導金属を金属層または金属シリサイド層パターンが形成された領域に対応する多結晶シリコン層内の領域にゲッタリングすることを特徴とする。 (もっと読む)


【課題】セルフヒーティングによる誤動作を低減し、より安定した動作を確保することができる信頼性の高い半導体装置を提供する。
【解決手段】半導体素子が有する半導体膜と基板の間に、冷媒を流すための空洞を有する。該空洞は、凹部を有する絶縁膜を半導体膜と基板の間に設けることで形成される。そして該絶縁膜は、空洞内へ冷媒を導入するための開口部と、空洞内から冷媒を排出するための開口部とを少なくとも有する。一方の開口部から導入された冷媒は、空洞内を流れ、他方の開口部から排出される。 (もっと読む)


それぞれ固有応力が異なる誘電ライナ(230、240)をパターニングした後に、窒化シリコンなどの付加的誘電材料(260)を形成することによって、Pチャネルトランジスタ(220B)のパフォーマンスを実質的に低下させずにNチャネルトランジスタ(220A)のパフォーマンスを著しく向上させることができる。
(もっと読む)


【課題】駆動用トランジスタとスイッチ用トランジスタとの間での繋ぎ込みをより確実にすると共に歩留まりも向上させ、表示装置の応答性を高めることが可能な表示装置及びその製造方法を提供すること。
【解決手段】画素電極を含む有機EL発光デバイスと、第1及び第2のトランジスタとで構成される表示装置において、第1のトランジスタのソース電極及びドレイン電極は、第2のトランジスタのゲート電極と同一平面上に形成されてなることで解決できる。 (もっと読む)


【課題】比較的低温にて不純物イオンの活性化を図ることによって製造される液晶表示装置を提供する。
【解決手段】シリコン酸化膜12の形成されたガラス基板2が、ガラス基板2の裏側の面を下にしてステージ55a上に直接載置される。載置されたガラス基板2に対して、光学系により表側の面からレーザ光としてNd:YAGレーザの第2高調波がガラス基板2の面に対して斜めに照射される。照射されたレーザ光の一部は、ポリシリコン膜6aを透過してガラス基板2の裏面にて反射され、その一部はポリシリコン膜6aに照射される。一方、レーザ光の残りの成分は、ガラス基板2を透過してステージ55aの鏡面にて反射され、その一部はポリシリコン膜6aに照射される。 (もっと読む)


【課題】電界効果型トランジスタのリーク電流を低減し、寿命の向上を図るための簡便な修復方法を提供することを課題とする。また、作製コストの増加を抑え、消費電力が小さく、且つ信頼性の高い半導体装置を提供することを課題とする。
【解決手段】ソース電極又はドレイン電極の一方と、ゲート電極との間に、電気的な衝撃を加える。または、ソース電極又はドレイン電極の一方と、ソース電極又はドレイン電極の他方との間に、電気的な衝撃を加える。これにより、リークパスを絶縁化し、リーク電流を低減することができる。なお、上記の電気的な衝撃は、静電気等の電気パルスであっても良いし、直流電圧、交流電圧、直流電流、交流電流等であっても良い。 (もっと読む)


【課題】基板上に形成された複数の半導体素子を備えた半導体装置において、半導体素子の基板側に配置された遮光層の電位を安定化させて半導体素子の特性のばらつきを抑制する。
【解決手段】半導体装置は、光透過性を有する基板101と、基板101に支持された複数の半導体素子125と、基板101と複数の半導体素子125との間に配置された導電性を有する複数の島状の遮光層103と、基板101と複数の半導体素子125との間に配置された透光性を有する導電膜102とを備え、複数の島状の遮光層103は、複数の半導体素子125の少なくとも2つの半導体素子と関連付けられており、かつ、導電膜102に電気的に接続されている。 (もっと読む)


【課題】接合の際に高温の熱処理を行うことなく、密着性のよいSOI基板を作製する方法を提案する。また、SOI基板を用いた半導体装置およびその作製方法を提案する。
【解決手段】内部に脆化層が形成され、かつ表面に第1の絶縁膜が形成された単結晶シリコン基板でなる第1の基板を用意し、第2の基板表面に第2の絶縁膜を形成し、第1の絶縁膜または第2の絶縁膜の少なくとも一方の表面をプラズマ雰囲気もしくはイオン雰囲気にさらして第1の絶縁膜または第2の絶縁膜の表面を活性化し、第1の基板と第2の基板とを、第1の絶縁膜および第2の絶縁膜を介して貼り合わせ、第1の基板の脆化層の界面において、単結晶シリコン膜を分断して、第2の基板上に第1の絶縁膜および第2の絶縁膜を介して薄膜の単結晶シリコン膜を形成する。 (もっと読む)


【課題】より単純なプロセスで、従来よりも接合容量を低減し、低消費電力化を実現することが出来る半導体装置及びその作製方法を提供する。
【解決手段】ベース基板に開口部を有する絶縁膜を形成し、該絶縁膜を間に挟んでボンド基板の一部をベース基板に転置することで、ベース基板との間において空洞を有する半導体膜をベース基板上に形成する。そして該半導体膜を用い、トランジスタなどの半導体素子を有する半導体装置を形成する。該トランジスタは、活性層として用いる半導体膜とベース基板との間に空洞を有する。上記空洞は単数であっても良いし、複数であっても良い。 (もっと読む)


【課題】拡散層領域を細く形成する場合でも、拡散層領域の縮みによるコンタクト抵抗の増大を抑えることを可能とした半導体装置の製造方法を提供する。
【解決手段】素子分離領域によって分離された拡散層領域5を形成する際に、2重露光技術を用いて拡散層領域5を2段階に分けて形成する。これにより、拡散層領域5を細く形成する場合でも、拡散層領域5の長手方向の両端における縮みを抑制することができ、拡散層領域5の長手方向における両端と、コンタクトホール12に埋め込まれたコンタクトプラグ13との接続面積を確保しながら、コンタクト抵抗の上昇を抑えることが可能である。 (もっと読む)


【課題】 nチャネル導電型電界効果トランジスタ及びpチャネル導電型電界効果トランジスタの電流駆動能力の向上を図る。
【解決手段】 半導体基板の一主面の第1の領域にチャネル形成領域が構成されたnチャネル導電型電界効果トランジスタと、前記半導体基板の一主面の第1の領域と異なる第2の領域にチャネル形成領域が構成されたpチャネル導電型電界効果トランジスタとを有する半導体装置であって、前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力と、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力とが、各々で異なっている。前記nチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力は引っ張り応力であり、前記pチャネル導電型電界効果トランジスタのチャネル形成領域に発生する内部応力は圧縮応力である。 (もっと読む)


【課題】ガラス基板など耐熱温度が低い基板を用いた場合であっても接合強度を高めることができる半導体基板の製造方法を提供する。
【解決手段】ハロゲンを含む酸化性雰囲気であって支持基板の歪み点以上の温度で熱処理を行うことにより半導体基板の表面に絶縁膜で被覆する。また半導体基板に分離層を形成する。支持基板には、支持基板の歪み点以下の温度でブロッキング層を形成する。その後、半導体基板と支持基板とを酸化シリコン膜を挟んで重ね合わせた状態で支持基板の歪み点以下の温度で加熱処理を行って、分離層で半導体基板の一部を分離させることにより、支持基板上に単結晶半導体層を設ける。 (もっと読む)


【課題】単結晶半導体層及びガラス基板の形状の変形及び膜剥がれなどの不良を防ぎ、高信頼性及び高性能な半導体素子、及び集積回路を歩留まり良く作製することを目的とする。
【解決手段】ガラス基板に低温の加熱処理により接合した単結晶半導体層を形成する工程において、単結晶半導体層を接合するガラス基板を接合剥離工程の前に、接合剥離工程における加熱処理の加熱温度よりも高い温度で加熱しておく。単結晶半導体層は、ガラス基板との接合工程において、ガラス基板の歪み点近傍、具体的には歪み点±50℃の範囲における温度で加熱する。従って、ガラス基板は、歪み点近傍、具体的には歪み点±50℃の範囲における温度より高い温度で加熱処理を行っておく。 (もっと読む)


【課題】より単純なプロセスで、従来よりも接合容量を低減し、低消費電力化を実現することが出来る半導体装置及びその作製方法を提供する。
【解決手段】ベース基板と、ベース基板上に形成された半導体膜と、半導体膜上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された電極とを有し、半導体膜は、ゲート絶縁膜を間に挟んで電極と重なるチャネル形成領域を有し、半導体膜が有する凹部とベース基板の間に空洞が形成されており、チャネル形成領域は、凹部において空洞に接している。 (もっと読む)


【課題】プラズマプロセス中における半導体素子の損傷のないSOI基板を用いる半導体装置を提供する。
【解決手段】半導体装置は、埋め込み酸化膜によって支持基板から絶縁分離されるとともに、埋め込み酸化膜にまで達する厚さを有するフィールド酸化膜によって、第1および第2の領域を含む複数の領域に分離された活性層を有するSOI基板の、第1の領域に形成された不純物拡散領域をドレイン領域とするMOSトランジスタと、第1の配線層とを有する。ここで、第1の配線層が、不純物拡散領域に、直接か、または、第1の配線層より下層の配線層の配線を介して接続された、少なくとも1つの配線を有し、活性層の第2の領域に形成されたダミー不純物拡散領域が、不純物拡散領域に、第1の配線層の配線もしくは第1の配線層より下層の配線層の配線を介して接続されている。 (もっと読む)


ソース電極およびドレイン電極、ならびにゲート電極を有する半導体素子Aと、ソース電極およびドレイン電極、ならびに前記半導体素子Aのソース電極またはドレイン電極に接続されているゲート電極を有する半導体素子Bと、前記半導体素子Bのドレイン電極に接続されている画素電極を有する有機EL素子と、を含む、有機ELデバイスであって、前記半導体素子Aのソース電極およびドレイン電極、ならびに前記半導体素子Bのゲート電極は、同一平面上に配置されている、有機ELデバイス。
(もっと読む)


【課題】クロック信号の生成を制御することにより低消費電力の半導体装置及びその駆動方法を提供することを課題とする。
【解決手段】外部と信号の送受信を制御する送受信制御回路と、受信信号に含まれるエッジを検出し、且つリングオシレータの動作を制御するリングオシレータ制御回路と、リングオシレータの動作に基づいてクロック信号を生成するクロック生成回路と、クロック信号により動作を行うロジック回路とを設け、外部と信号の送受信を行う期間において、リングオシレータ制御回路が受信信号に含まれるエッジを検出した場合に、リングオシレータの動作を開始させてクロック生成回路からクロック信号を出力させ、送受信制御回路から外部への応答信号の送信が終了することにより、リングオシレータの動作を停止させてクロック生成回路からのクロック信号の出力を停止させる。 (もっと読む)


【課題】光電変換素子を配線基板等に実装するときに、その固着強度を向上させ、接触不良や剥離等の問題を解決することを課題とする。
【解決手段】第1の基板上に、光電変換層と、光電変換層の出力電流を増幅する、少なくとも2つの薄膜トランジスタからなる増幅回路と、前記光電変換層及び前記増幅回路に電気的に接続され、高電位電源を与える第1の電極及び低電位電源を与える第2の電極と、前記第1の基板の最上層に、導電材料と合金を形成する固着層とを有し、第2の基板上に、第3の電極と第4の電極と、前記第1の電極と前記第3の電極、並びに、前記第2の電極と前記第4の電極を固着する前記導電材料とを有する半導体装置に関する。 (もっと読む)


【課題】電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置を提供する。
【解決手段】層を異ならせて互いに交差する二層以上の導電層を備える電子装置、薄膜トランジスタ構造体及びそれを備える平板ディスプレイ装置において、導電層のうち少なくとも何れか一層は、長手方向に沿って幅を異ならせる幅変動部を備え、幅変動部を備える導電層240と隣接する導電層のうち、少なくとも何れか一つには、これら導電層同士が交差しないその一つの導電層の非交差部に静電気を誘発させる電荷を集中させるためのダミー部241が備えられることを特徴とする。 (もっと読む)


【課題】ガラス基板など耐熱温度が低い基板を用いた場合にも、実用に耐えうる結晶半導体層を備えたSOI基板を提供することを目的とする。
【解決手段】単結晶又は多結晶半導体基板の表面からある深さの領域に分離層を形成し、該分離層上の半導体層を支持基板と接合させて剥離する際に第1の熱処理を行う。その後、半導体層が接合された支持基板に対して第2の熱処理を行う。第1の熱処理と第2の熱処理は異なる温度で行うことが好ましい。この場合、第1の熱処理の温度に対し第2の熱処理は、その温度よりも高い温度であって半導体層を接合する基板の歪み点温度を超えない温度で行うことが好ましい。或いは、同じ温度であっても第2の熱処理の処理時間を長くしても良い。 (もっと読む)


2,121 - 2,140 / 3,316