【課題】低温での熱処理を適用した場合でも十分に低い電気抵抗率を示すと共に、直接接続された透明画素電極とのコンタクト抵抗が十分に低減され、かつ耐食性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、該Ａｌ合金膜は、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつＡｌ合金膜中のＣｏ量とＧｅ量が下記式（１）を満たすことを特徴とする表示装置用Ａｌ合金膜。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（１）
（式（１）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す） （もっと読む）

【課題】薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
【解決手段】半導体集積回路を覆う導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。 （もっと読む）

【課題】薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
【解決手段】半導体集積回路を挟むように覆う一対の導電性遮蔽体により、半導体集積回路の静電気放電による静電気破壊（回路の誤動作や半導体素子の損傷）を防止する。また半導体集積回路を挟持する一対の絶縁体によって、薄型化及び小型化を達成しながら耐性を有する信頼性の高い半導体装置を提供することができる。また、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することができる。 （もっと読む）

【課題】動作性能及び信頼性を大幅に向上することができる半導体装置を提供することを課題とする。
【解決手段】シリコン基板上に設けられた酸化シリコン膜と、単結晶シリコン基板の一部よりなりＴＦＴの活性層となる島状シリコン層を熱酸化して得られ、酸化シリコン膜に貼り合わせ界面にて貼り合わせて設けられた酸化シリコン膜と、活性層を熱酸化して設けられた他の面の酸化シリコン膜とにより取り囲まれた活性層と、活性層上に設けられたゲート電極と、を有する半導体装置を提供する。 （もっと読む）

【課題】生産性及びトランジスタ特性が向上するＴＦＴの製造方法及びＴＦＴを提供すること。
【解決手段】本発明にかかるＴＦＴの製造方法では、レーザー光１０を非晶質半導体膜に対して照射し、ゲート電極２によって反射させて再度非晶質半導体膜に照射する。これにより、ゲート絶縁膜３との界面部の非晶質半導体膜を結晶性を有する微結晶半導体膜４に変換する。そして、不純物濃度がゲート電極２とは反対側からゲート電極２側に向かって連続的に単調減少するように、微結晶半導体膜４に対して不純物元素１１を注入する。 （もっと読む）

【課題】電気的特性が良好な薄膜トランジスタを提供することを課題とする。
【解決手段】ゲート電極層と、ゲート電極層を覆って設けられたゲート絶縁層と、ゲート電極層と少なくとも一部が重畳し、離間して設けられた、ソース領域及びドレイン領域を形成する一対の不純物半導体層と、ゲート絶縁層上に、チャネル長方向の一部に設けられた微結晶半導体層と、ゲート絶縁層上に少なくとも前記微結晶半導体層を覆って設けられた半導体層と、半導体層と前記一対の不純物半導体層の間に設けられた非晶質半導体層と、を有する薄膜トランジスタとし、半導体層にはシリコンの配位数を減らし、ダングリングボンドを生成する不純物元素を存在せしめる。 （もっと読む）

【課題】表示デバイスに用いられる薄膜トランジスタ基板の配線構造において、アルミニウム合金薄膜と透明画素電極を直接コンタクトさせることができるとともに、低電気抵抗率と耐熱性を両立し、薄膜トランジスタの製造プロセス中に用いられるアミン系剥離液やアルカリ性現像液に対する腐食性を改善できるアルミニウム合金膜を開発し、それを備えた表示デバイスを提供する。
【解決手段】アルミニウム合金薄膜と透明電極との直接コンタクトを可能にするために、Ａｌマトリクス中に、所定の元素を添加するとともに、３００℃以下の低温プロセスにおいても透明電極との安定コンタクトを実現し、耐食性を改善するために、アルミニウム中でＮｉ、Ａｇ、Ｚｎ、Ｃｏとの間に金属間化合物を形成・析出する元素を添加する。これらの金属間化合物のサイズが最大径１５０ｎｍ以下となっているアルミニウム合金薄膜を備えた表示デバイスが提供される。 （もっと読む）

【課題】高誘電率ゲート誘電膜を用いるｐチャネルFETをゲート先作りプロセスにより形成すると閾値が大きくなる。
【解決手段】High-Kゲート誘電膜104の側面と接触するようにHigh-K誘電膜102を形成した後、酸素雰囲気中でアニールする。 （もっと読む）

【要 約】
【課題】酸素含有量が均一なバリア膜を形成する。
【解決手段】本発明のターゲット１１１は酸素と銅とを含有している。当該ターゲット１１１をスパッタリングして形成されるバリア膜２５は、原子組成がターゲット１１１と略等しくなるので、バリア膜２５中の酸素含有量を厳密に制御することが可能であり、しかも、バリア膜２５中の酸素の面内分布が均一になる。酸素と銅を含有するバリア膜２５はシリコン層やガラス基板への密着性が高い上に、シリコン層へ銅が拡散しないから、薄膜トランジスタ２０の、ガラス基板やシリコン層に密着する電極に適している。 （もっと読む）

【課題】特定の有機化合物と高分子材料を含む組成物およびインクを用いることで、耐熱性、大気安定性、基板濡れ性に優れた、電界効果トランジスタ用の材料、および製造法を提供すること。
【解決手段】下記一般式（１）で表される部分構造を有する有機半導体材料および高分子材料を含む組成物およびインク。


（式中、ＸはＳ、Ｓｅ、またはＴｅを表す。） （もっと読む）

【課題】薄膜トランジスタのオフ電流を低減させ、オン電流を向上させ、電気特性のばらつきを低減させる。
【解決手段】薄膜トランジスタのチャネル形成領域を形成する半導体層の構成として、ゲート絶縁層側に複数の結晶領域を含む第１の半導体層を配置し、ソース領域およびドレイン領域側に非晶質構造を有する第２の半導体層を配置し、第１の半導体層と第２の半導体層との間にキャリアの流れを遮断しない厚さで絶縁層を配置する。第１の半導体層はゲート絶縁層と接する面に設けられる。第２の半導体層は、第１の半導体層がゲート絶縁層と接する面とは反対側に設けられる。 （もっと読む）

【課題】膜の剥がれの度合いを低減することで、半導体装置の防水性を向上させ且つ信頼性を高めることを課題とする。
【解決手段】基板上に、第１の無機絶縁層、半導体素子層、第２の無機絶縁層、有機絶縁層、及び第３の無機絶縁層が順次積層して設け、第２の無機絶縁層は、半導体素子層に設けられた開口部で第１の無機絶縁層と接して設け、第３の無機絶縁層は、有機絶縁層に設けられた開口部で第２の無機絶縁層と接して設け、第２の無機絶縁層及び第３の無機絶縁層が接する面において、第２の無機絶縁層に、複数の凹凸または開口部を設ける。また、第２の無機絶縁層に設けられた複数の凹凸または開口部と重畳する領域の第３の無機絶縁層の表面に複数の凹凸を設ける。 （もっと読む）

【課題】半導体素子又は半導体装置の閾値電圧を補正し、かつ製造の途中で該半導体素子又は半導体装置の良否を判別することによって、完成品の歩留まりを向上させ、製造コストの低減を実現する方法を提供する。
【解決手段】少なくとも半導体を構成要素として有する半導体素子又は半導体装置の製造方法であって、前記半導体素子又は半導体装置を製造する途中に、前記半導体に該半導体の吸収端波長より長波長の光を照射して、該半導体素子又は半導体装置の閾値電圧を変化させる工程と、前記光の照射後又は照射中に該半導体素子又は半導体装置の閾値電圧を調べ、該閾値電圧があらかじめ決められた範囲内にあるかどうかを判別する工程と、を有することを特徴とする。 （もっと読む）

【課題】迷光を発生させることなく、隣接するデータ線間の干渉を防止することのできる反射型電気光学装置および投射型表示装置を提供すること。
【解決手段】反射型電気光学装置１００において、素子基板１０では、Ｘ方向で隣接するデータ線６ａに挟まれた領域にＹ方向に延在する透光性導電膜からなるシールド線７ａが形成されているため、Ｘ方向で隣接するデータ線６ａ同士の間に寄生する容量が極めて小さい。素子基板１０において、基板１０ｄは透光性基板であり、シールド線７ａは透光性導電膜からなるため、対向基板２０側から入射した光が画素電極９ａで挟まれた隙間領域９ｓで漏れて素子基板１０側に入射した際、かかる光はシールド線７ａを透過した後、基板１０ｄを透過する。従って、シールド線７ａでの反射に起因する迷光の発生を防止することができる。 （もっと読む）

【課題】オン電流が高くオフ電流が低い薄膜トランジスタを提供する。
【解決手段】絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層に接し、非晶質構造の中に複数の結晶領域を含みチャネル形成領域を構成する半導体層と、ソース領域及びドレイン領域を形成する一導電型を付与する不純物半導体層と、該半導体層と該一導電型を付与する不純物半導体層との間の非晶質半導体により構成されるバッファ層とを有し、前記結晶化領域は、前記ゲート絶縁層と前記半導体層との界面から離れた位置から、前記半導体層が堆積される方向に向けて、前記一導電型を付与する不純物半導体層に達しない領域内において略放射状に成長した逆錐形状の構造を有する薄膜トランジスタとする。 （もっと読む）

【課題】良好な結晶性を有し、Ｓ値において高性能な半導体素子を提供する。
【解決手段】脆化層を有する単結晶半導体基板と、ベース基板とを絶縁層を介して貼り合わせ、熱処理によって、脆化層を境として単結晶半導体基板を分離して、ベース基板上に単結晶半導体層を固定し、単結晶半導体層にレーザ光を照射し、単結晶半導体層を部分溶融状態として再単結晶化し、結晶欠陥を修復する。次いで、ｎ型トランジスタとなる島状単結晶半導体層にフォトマスクを用いてチャネルドープし、次いで該フォトマスクを用いて島状単結晶半導体層をエッチバックし、ｐ型トランジスタとなる島状単結晶半導体層の膜厚より薄くなるようにする。 （もっと読む）

【課題】 厚いＣＥＳＬ膜を用いてもＣＥＳＬ膜やその上の層間絶縁膜に生じるボイドを回避し、高い駆動電流と高い信頼性を実現する。
【解決手段】 半導体基板１０上にゲート絶縁膜１２を介してゲート電極１３を形成し、ゲート電極１３を挟んで基板の表面部にソース／ドレイン領域１８を形成してなるＭＯＳＦＥＴを有する半導体装置であって、ゲート部のゲート長方向の側部に形成された側壁絶縁膜１７と、ソース／ドレイン領域１８上に形成された合金層１９と、側壁絶縁膜１７の側部に設けられ、ゲート長方向の断面で見た基板表面と成すテーパ角度が側壁絶縁膜１７よりも小さいテーパ調整用絶縁膜２１と、ゲート部、側壁絶縁膜１７及びテーパ調整用絶縁膜２１を覆うように形成された、チャネルに歪みを与えるための応力付与用絶縁膜２２と、応力付与用絶縁膜２２上に形成された層間絶縁膜２５とを備えた。 （もっと読む）

【課題】本発明は、たとえばメモリセルの数が増大し、ワード線の長さが長くなったとしても、動作速度の高速化を図ることができる、半導体記憶装置を提供することを目的とする。
【解決手段】本発明に係る半導体記憶装置は、ＳＲＡＭセル１０１とワード線ドライバー１０２とを備えている。さらに、ＳＲＡＭセル１０１において、第一のコンタクト４５，４６を介して、アクセストランジスタＱ５，Ｑ６の第一のボディー領域およびドライバートランジスタの第二のボディー領域と、アクセストランジスタＱ５，Ｑ６のゲート電極とを電気的に接続する。さらに、第二のコンタクト１４８，１８０を介して、ＰＭＯＳトランジスタＱ５１の第三のボディー領域と、ＰＭＯＳトランジスタＱ５１のゲート電極とを電気的に接続する。 （もっと読む）

【課題】遮光膜を有する半導体素子と高速駆動が可能な半導体素子とを同一基板上に容易に混載することができる半導体装置、表示装置及び集積回路を提供する。
【解決手段】基板と、上記基板上に並設された第一半導体素子及び第二半導体素子とを備える半導体装置であって、上記第一半導体素子は、第一半導体膜と、上記第一半導体膜よりも上記基板側に配置された遮光膜とを有し、上記第二半導体素子は、第二半導体膜と、上記第二半導体膜よりも上記基板側に配置された第一ゲート電極とを有し、上記半導体装置は、上記遮光膜及び上記第一半導体膜の間に介在し、かつ上記第一ゲート電極及び上記第二半導体膜の間に介在しない第一絶縁膜と、上記遮光膜及び上記第一半導体膜の間に介在し、かつ上記第一ゲート電極及び上記第二半導体膜の間に介在する第二絶縁膜とを有する半導体装置である。 （もっと読む）

【課題】電気的ストレスによる閾値電圧変化の小さいコプラナー構造の薄膜トランジスタ及びその製造方法を提供する。
【解決手段】基板の上に、ゲート電極と、ゲート絶縁層と、ソース電極とドレイン電極とチャネル領域とからなる酸化物半導体層と、チャネル保護層と、層間絶縁層と、を少なくとも有する薄膜トランジスタであって、前記チャネル保護層は１層以上で形成され、そのうち前記酸化物半導体層と接する層は酸素を含む絶縁体からなり、該チャネル保護層の端部の膜厚が該チャネル保護層の中央部の膜厚と比べ薄く、かつ、前記層間絶縁層は水素を含有しており、該層間絶縁層と直接接している該酸化物半導体層の領域がソース及びドレイン電極をなしていることを特徴とする。 （もっと読む）