【課題】高い信頼性と動作性能とを兼ね備えた半導体装置を作製する。
【解決手段】薄膜トランジスタの半導体層は、チャネル形成領域１１４と、第１の不純物領域１１２，１１３と、第２の不純物領域１１５，１１６と、第３の不純物領域１１７，１１８とを有する。前記第１の不純物領域は、前記第２の不純物領域及び前記第３の不純物領域よりも濃度が高く、前記第２の不純物領域は前記第１の不純物領域と前記第３の不純物領域との間に設けられ、前記第３の不純物領域は前記第１の不純物領域よりも前記チャネル形成領域に近く設けられる。前記ゲート電極１０８は前記チャネル形成領域及び前記第２の不純物領域と重なり、前記第２の不純物領域に含まれる不純物の濃度は、前記チャネル形成領域から前記第１の不純物領域に向かって増加している。 （もっと読む）

基板（１０）上に形成された第１及び第２の自立型半導体本体（４０Ｎ、４０Ｐ）を有するＭＯＳデバイスである。第１の自立型半導体本体（４０Ｎ又は４０Ｐ）の第１の部分は、第２の自立型半導体本体（４０Ｐ又は４０Ｎ）の第１の部分に対して非直交かつ非平行な向きに配置される。第１及び第２の自立型半導体本体（４０Ｎ、４０Ｐ）のこれらの部分は、それぞれ第１及び第２の結晶配向を有する。第１のゲート電極（６０）は、第１の自立型半導体本体（４０Ｎ又は４０Ｐ）の第１の部分の少なくとも一部と非直角に交差し、第２のゲート電極（６０）は、第２の自立型半導体本体（４０Ｐ又は４０Ｎ）の第１の部分の少なくとも一部と非直角に交差する。
（もっと読む）

【課題】安定な動作が可能な半導体記憶装置を提供する。
【解決手段】本発明に係る半導体記憶装置は、FBC１と、NFET２及びPFET３を有する周辺回路４とをSOI基板５上に、絶縁層６で分離して形成したものである。SOI基板５は、Ｎ基板７上に形成されるＮ拡散層８と、Ｎ拡散層８の一部に形成されるＰ拡散層９と、Ｎ拡散層８及びＰ拡散層９の上面に形成される薄膜状の埋め込み酸化膜１０とを有する。PFET３の下方にＮ拡散層１４を、NFET２の下方にＰ拡散層１２を配置するため、NFET２やPFET３のバックチャネルを確実にオフでき、埋め込み酸化膜１０が薄いPD-SOI上にFBC１を配置する場合にも周辺回路４を安定に動作させることができる。 （もっと読む）

【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 アモルファスシリコンからなる半導体薄膜４２を有する光電気変換型の薄膜トランジスタ３は、ポリシリコンからなる半導体薄膜２５、２６を有する駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２よりも上層側に設けられている。これにより、半導体薄膜４２を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極に接続される導電体層３５、３６とを接続するための上層接続配線４９、５２、５５、５８は、トップゲート電極８を覆う層間絶縁膜４０上に設けられている。 （もっと読む）

【課題】 アモルファスシリコン薄膜トランジスタとポリシリコン薄膜トランジスタとを備えた薄膜トランジスタパネルにおいて、より一層の小型化を図る。
【解決手段】 アモルファスシリコンからなる半導体薄膜４１を有する光電気変換型の薄膜トランジスタ３は、ポリシリコンからなる半導体薄膜２５、２６を有する駆動回路用のＣＭＯＳ薄膜トランジスタ２１、２２よりも上層側に設けられている。これにより、半導体薄膜４１を半導体薄膜２５、２６と同一の層上に設ける場合と比較して、より一層の小型化を図ることができる。この場合、薄膜トランジスタ３のボトムゲート電極９、ソース・ドレイン電極１０及びトップゲート電極８と薄膜トランジスタ２１、２２のソース・ドレイン電極を含む導電体層３５、３６とを接続する接続配線の一部である上層接続配線４８、５１、５４は、トップゲート電極８が設けられたトップゲート絶縁膜３９上に設けられている。 （もっと読む）

【課題】特性の優れた薄膜トランジスタ（ＴＦＴ）およびＴＦＴを有する半導体集積回路を提供する。
【解決手段】周辺回路およびアクティブマトリクス回路を含む半導体装置において、前記周辺回路および前記アクティブマトリクス回路は、第１の絶縁膜を介して半導体層の下に設けられた第１のゲイト電極および第２の絶縁膜を介して前記半導体層の上に設けられた第２のゲイト電極を含む複数の薄膜トランジスタを含み、前記周辺回路の薄膜トランジスタの半導体層に結晶性半導体が用いられ、前記アクティブマトリクス回路の半導体層に非晶質半導体が用いられたことを特徴とする。 （もっと読む）

【課題】 平板ディスプレイ装置を提供する。
【解決手段】 基板と、基板の上部に備えられた第１ゲート電極と、第１ゲート電極と絶縁される第１電極と、第１ゲート電極と絶縁され、第１電極を同一平面で取り囲む第２電極と、第１ゲート電極と絶縁され、第１電極及び第２電極に接する半導体層と、第１電極及び第２電極のうち何れか一つの電極に電気的に連結された画素電極を備えるディスプレイ素子と、を備えることを特徴とする平板ディスプレイ装置である。 （もっと読む）

【課題】 導体層の表面の平坦性を向上させることを可能としつつ、絶縁層および半導体層の双方の膜厚がそれぞれ異なるようにする。
【解決手段】 溝Ｍ２を介してエッチングガスまたはエッチング液を第１単結晶半導体層１２ａ〜１２ｃに接触させることにより、第１単結晶半導体層１２ａ〜１２ｃをエッチング除去し、第２単結晶半導体層１３ａ、１３ｂが消失するまで、半導体基板１１、第２単結晶半導体層１３ａ〜１３ｃおよび支持体１６の熱酸化を行うことにより、第２単結晶半導体層１３ｃ下に絶縁層１８を形成する。 （もっと読む）

【課題】駆動能力の向上と、光リークの防止とを両立することが容易であり、画像品質を向上する。
【解決手段】表示部１２の画素をスイッチング制御する画素トランジスタ１６のチャネル領域を、多結晶の半導体により形成し、単結晶の半導体の場合よりも光感度を低くして、光リークを抑制する。そして、表示部１２を駆動する駆動部１３の駆動トランジスタ１８のチャネル領域を単結晶の半導体により形成し、多結晶の半導体の場合よりキャリア移動度を高くして、駆動能力を向上する。 （もっと読む）

【課題】液晶表示装置に関し、僅かな開口率低下で点欠陥を完全な正常点にリペアすることが可能な液晶表示装置、並びに、このような液晶表示装置のリペア方法及び駆動方法を提供する。
【解決手段】行方向及び列方向に隣接するようにマトリクス状に配置された複数の画素部と、行方向に並ぶ画素部に接続された複数の第１のバスラインと、列方向に並ぶ画素部に接続された複数の第２のバスラインと、行方向に並ぶ画素部に接続され、独立して時間的に変動する電圧を印加可能な複数の第３のバスラインとを有し、各画素部は、画素電極と、画素電極と第２のバスラインとの接続を第１のバスラインにより制御する第１のスイッチング素子と、一方の電極が第２のバスラインに接続され、他方の電極が画素電極に絶縁膜を介して重畳するように配置され、前記一方の電極と前記他方の電極との接続を第３のバスラインにより制御する第２のスイッチング素子とをそれぞれ有する。 （もっと読む）

共平面型薄膜トランジスタ、ＴＦＴ（22）及びその製造方法において、追加の絶縁層がソースコンタクト（30）及びドレインコンタクト（32）上に設けられ、当該追加の絶縁層の第１領域（34）がソースコンタクト（30）と実質的に同一領域を占有し、当該追加の絶縁層の第２領域（36）がドレインコンタクト（32）と実質的に同一領域を占有するように形が定められる。これにより、ゲート（62）−ソース容量、及びゲート（62）−ドレイン容量が低減される。一部の構成では、このことが追加のマスク又は形を定める工程なくして実現され得る。
（もっと読む）

【課題】 駆動用ＴＦＴの活性層の大きさを変更せずに、同じ駆動電圧を加えた状態でもホワイトバランスを合わせられるフラットパネルディスプレイを提供する。また、各副画素に最適の電流を供給することによって適正な輝度を実現し、寿命が長いフラットパネルディスプレイを提供する。
【解決手段】 自発光素子を具備する複数の副画素を含む画素と、前記副画素の各々に備えられた、少なくともチャンネル領域を有する半導体活性層を具備し、前記自発光素子に電流を供給するために前記自発光素子に接続されてなる、駆動用薄膜トランジスタ（２０ｒ、２０ｇ、２０ｂ）とを含むフラットパネルディスプレイであって、前記半導体活性層のチャンネル領域が、少なくとも２つの前記副画素に関して相異なる方向に配置されてなることを特徴とするフラットパネルディスプレイである。 （もっと読む）