【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少なくとも一部の回路を、上下をゲート電極で挟んだ酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部及び駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】駆動回路が薄膜トランジスタからなり、かつ、生産性に優れる薄膜トランジスタアレイ基板を提供すること。
【解決手段】本発明に係る薄膜トランジスタアレイ基板は、透明絶縁基板と、前記透明絶縁基板上に形成された画素スイッチング用の薄膜トランジスタ及び駆動回路用の薄膜トランジスタと、を備えた薄膜トランジスタアレイ基板であって、前記駆動回路用の薄膜トランジスタは、前記透明絶縁基板上に形成された非晶質シリコン膜と、前記非晶質シリコン膜上に形成された微結晶シリコン膜と、前記微結晶シリコン膜上において、第１のチャネル領域を介して対向して形成された第１のソース電極及び第１のドレイン電極と、前記第１のソース電極及び第１のドレイン電極を覆う保護絶縁膜と、前記保護絶縁膜を介して、前記第１のチャネル領域と対向して形成された上部ゲート電極と、を備えるものである。 （もっと読む）

【課題】従来よりも簡単な構造でマルチ画素構造を実現する。
【解決手段】画素１０は第１副画素１０ａと第２副画素１０ｂとを有する。第１副画素に対応して設けられた第１ＴＦＴ１６Ａと、第２副画素に対応して設けられた第２ＴＦＴ１６Ｂは、共通のゲートバスラインおよび共通のソースバスラインに接続されている。第１ＴＦＴ１６Ａのオン電流は第２ＴＦＴ１６Ｂのオン電流よりも大きい。 （もっと読む）

【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有するＩＣチップをボンディング等により実装することが困難となり、製造コストが増大するという問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少なくとも一部の回路を、上下をゲート電極で挟んだ酸化物半導体を用いた薄膜トランジスタで構成する。同一基板上に画素部及び駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】動作の安定した積層半導体装置を提供する。
【解決手段】単結晶シリコンのベース部と、ベース部の上の絶縁層と、絶縁層の上の単結晶シリコン層と、単結晶シリコン層に形成され絶縁層に達する分離溝構造と、分離溝構造で囲まれた単結晶シリコン層のボディ領域と、ボディ領域に形成されるトランジスタと、少なくともベース部および絶縁層を貫通し、ボディ領域に電気的に結合する貫通結合部とを有する第１半導体装置と、貫通結合部に接する外部接続部を有する第２半導体装置と、を備え、第２半導体装置は、貫通結合部を介して第１半導体装置のボディ領域の電位を制御する。 （もっと読む）

【課題】ゲート電極のミスアライメントに起因してトランジスタのオン電流が変動することを抑制する。
【解決手段】この半導体装置は、第１トランジスタ２００、第２トランジスタ３００、第１配線４１０、第２配線４２０、及び第１ゲート電極１２０を備えている。第１ゲート電極１２０は、第１トランジスタ２００及び第２トランジスタ３００のゲート電極であって、第１チャネル領域２２５上及び第２チャネル領域３２５上を直線状に延伸している。そして、第１トランジスタ２００の第１ソース２１０は、第１ゲート電極１２０を介して第２トランジスタ３００の第２ソース３１０の反対側に位置しており、第１トランジスタ２００の第１ドレイン２２０は、第１ゲート電極１２０を介して第２トランジスタ３００の第２ドレイン３２０の反対側に位置している。 （もっと読む）

【課題】 電気光学装置の製造コストを低減する技術を提供する。
【解決手段】 電気光学装置を形成するＴＦＴの作製方法において、必要とするパターニング回数を極力低減することにより、製造コストの低減を図る。具体的には、ゲート配線をマスクとして活性層に不純物元素を添加した後、該ゲート配線の線幅をパターニング工程を施すことなく狭め、再度不純物元素を添加する。これによりパターニング回数を増やすことなくＬＤＤ領域を形成できる。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶの下と高電位基準回路部ＨＶの下にのみ支持基板２を残す。これにより、支持基板２のうち低電位基準回路部ＬＶの下の部分と高電位基準回路部ＨＶの下の部分とが酸化膜にて構成された絶縁部材３０にて絶縁された状態となる。このため、埋込酸化膜３のうち高電位基準回路部ＨＶと支持基板２との間に配置される部分にて構成される寄生容量と低電位基準回路部ＬＶと支持基板２との間に配置される部分にて構成される寄生容量が電気的に遮断される。したがって、寄生容量を充放電する変位電流の発生を抑制することができ、回路を誤動作させてしまわないようにできる。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶの下と高電位基準回路部ＨＶの下にのみ支持基板２を残す。これにより、支持基板２のうち低電位基準回路部ＬＶの下の部分と高電位基準回路部ＨＶの下の部分とが絶縁部材３０にて絶縁された状態となる。さらに、高電位基準回路部ＨＶと支持基板２との間および低電位基準回路部ＬＶと支持基板２との間の双方、もしくは、少なくとも高電位基準回路部ＨＶと支持基板２との間を同電位にする。 （もっと読む）

【課題】バックゲート電極を有するＴＦＴの製造方法として裏面露光を用いて露光して後、イオン注入法を用いて高濃度ドレイン領域を形成し、ゲート電極をマスクとして低濃度ドレイン領域を形成すると、低濃度ドレイン領域中にはバックゲート電極端を配置することができず、低濃度ドレイン領域中での電界集中の緩和が困難になるという課題がある。
【解決手段】絶縁基板１０Ｓｕｂの表面側にフォトレジスト層１１Ｐｒを塗布し、乾燥させる。そして、絶縁基板１０Ｓｕｂの裏面から、８８°程度に傾けて露光し、続けて現像工程を行う。この工程を用いることでバックゲート電極１０Ｂｇｎ端部は低濃度ドレイン領域中に配置される。そのため、ゲート電極端とバックゲート電極１０Ｂｇｎ端で電界が分散されて吸収される。そのためホットキャリアの発生が抑えられ、信頼性が高いＴＦＴを得る工程を提供することが可能となる。 （もっと読む）

【課題】酸化物半導体トランジスタのオフ時のリーク電流を低減させた有機ＥＬ表示装置を提供することである。
【解決手段】
電流に応じて発光するＥＬ素子と、前記ＥＬ素子に駆動電圧を印加する第１トランジスタと、少なくとも１フレーム期間、前記第１トランジスタのゲート端子に所定の電圧を印加する容量素子と、選択信号に基づいて前記容量素子に画像信号を書き込む第２トランジスタとを少なくとも備える画素回路がマトリクス状に配置される表示装置であって、前記第１及び第２トランジスタはＩｎＧａＺｎＯｘ系の酸化物半導体で形成され、前記第２トランジスタは同一半導体領域内に並設して形成される２本のゲート電極を備え、該２本のゲート電極に同じ選択信号が入力される表示装置である。 （もっと読む）

【課題】 有機ＥＬデイスプレイからなるシステムオンガラスを実現する半導体装置。
【解決手段】 微結晶シリコンあるいはナノクリスタルシリコンからなるＴＦＴを有機ＥＬデイスプレイ駆動用のＴＦＴとして具備し、さらに有機ＥＬデイスプレイを動作させる周辺回路用として大粒径のラテラル多結晶シリコンからなる多結晶シリコンＴＦＴを具備し、かつ両者は一つの基板上に一体形成されてなる半導体装置。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】電界緩和層２ｄと支持基板２におけるｐ型の部分２ｅとによって構成されるＰＮ接合により、高耐圧ダイオードを構成する。これにより、高耐圧ダイオードを構成するＰＮ接合部に空乏層が形成され、この空乏層によって各部位および各支持台３１ａ、３１ｂを独立した電位に固定することが可能となる。このため、ｄｖ／ｄｔサージによる変位電流の発生を抑制することが可能となる。また、変位電流が発生したとしても、支持台３１ａを通じて変位電流を引抜ける。このため、変位電流が低電位基準回路部ＬＶ内に流れることを防止することが可能となり、変位電流によって回路の誤動作が生じることを防止できる。 （もっと読む）

【課題】表示むらおよび消費電力を抑制し、かつ、高速駆動が可能な液晶パネルを提供する。
【解決手段】少なくとも酸化物半導体により形成した活性層33cを備えたｎチャネル型の複数の画素駆動用ＴＦＴ33を備える。非酸化物半導体により形成した活性層45cを備えた複数の駆動回路用ＴＦＴ45を備える。活性層33cの欠陥密度のばらつきを抑制しかつ閾値電圧が相対的に低い画素駆動用ＴＦＴ33によって副画素を駆動するので、表示むらおよび消費電力を抑制できる。ドライバを電界効果移動度が高い非酸化物半導体によって形成した活性層45cを有する駆動回路用ＴＦＴ45により駆動できるので、高速駆動が可能になる。 （もっと読む）

【課題】低減された集積度および低消費電力の基準を満たすと同時に、電気的性能の改良をもたらす、多重構造トランジスタを有する新規なデバイスを提供する。
【解決手段】積層の所定レベルに位置する第１トランジスタＴ１１と、所定レベルの上方の積層の第２レベルに位置する第２トランジスタＴ２１とを備え、第１トランジスタは第２トランジスタのチャネル区域１１６に対向するゲート電極１０８を備え、第１トランジスタと第２トランジスタとは絶縁区域１２０により分離され、この絶縁区域は第１トランジスタのゲートと第２トランジスタのチャネルとの間の第１領域Ｒ１にて第１トランジスタのゲートと第２トランジスタのチャネルとの間の結合を可能にするように規定された組成および厚さを有し、この絶縁区域は、第１トランジスタおよび第２トランジスタのアクセス区域の間の第１領域の周囲に、第１領域とは異なる組成および厚さを有する第２領域Ｒ２を備える。 （もっと読む）

【課題】第１領域と第２領域に違う結晶特性を有する第１多結晶シリコン層と第２多結晶シリコン層が形成された表示装置及びその製造方法を提供する。
【解決手段】表示装置において、第１領域と第２領域を有する基板層と、基板層の第１領域に形成された第１多結晶シリコン層を含むスイッチ用薄膜トランジスタと、基板層の第２領域に形成された第２多結晶シリコン層、ヒートシンク層及びその間にある隔離層を含む駆動用薄膜トランジスタとを有する。違う結晶特性を有する第１多結晶シリコン層と第２多結晶シリコン層は、単一結晶化工程により、第１領域の非晶質シリコン層と第２領域の非晶質シリコン層から転化された。 （もっと読む）

【課題】遮光膜を有する半導体素子と高速駆動が可能な半導体素子とを同一基板上に容易に混載することができる半導体装置、表示装置及び集積回路を提供する。
【解決手段】基板と、上記基板上に並設された第一半導体素子及び第二半導体素子とを備える半導体装置であって、上記第一半導体素子は、第一半導体膜と、上記第一半導体膜よりも上記基板側に配置された遮光膜とを有し、上記第二半導体素子は、第二半導体膜と、上記第二半導体膜よりも上記基板側に配置された第一ゲート電極とを有し、上記半導体装置は、上記遮光膜及び上記第一半導体膜の間に介在し、かつ上記第一ゲート電極及び上記第二半導体膜の間に介在しない第一絶縁膜と、上記遮光膜及び上記第一半導体膜の間に介在し、かつ上記第一ゲート電極及び上記第二半導体膜の間に介在する第二絶縁膜とを有する半導体装置である。 （もっと読む）

【課題】チャネル領域を微結晶化するトランジスタを有する装置において、周辺金属に影響を及ぼさないようにしつつ、トランジスタの特性を十分に確保できるようにすること。
【解決手段】本発明は、複数の画素部３０を備える表示領域１０と、表示領域１０の画素部３０に対応して設けられ、複数の駆動トランジスタ３１ａが表示領域１０の表示面に沿って並列に配置されてなる駆動部３１とを有する表示装置１である。また、駆動トランジスタ３１ａのチャネル領域を形成するにあたり、複数の駆動トランジスタ３１ａの並列となる方向に沿って固体レーザ光を走査して照射する表示装置の製造方法である。 （もっと読む）

【課題】半導体薄膜の結晶化アニール工程の短縮化を図りながらも、オン電流が均一な薄膜トランジスタを得ることが可能で、これにより薄膜トランジスタに接続された発光素子の輝度ムラが防止された表示装置の製造方法を提供する。
【解決手段】基板１上の各画素ａに形成される薄膜トランジスタＴｒ２のソースＳ／ドレインＤのレイアウトが、第１画素列Ａ１と第２画素列Ａ２とで画素ａの配列方向に反転するように、基板１上にゲート電極１４ｂを形成する。これを覆う状態で基板１上にゲート絶縁膜３１および非晶質の半導体薄膜３２をこの順に成膜する。画素列方向においてドレインＤ側からソースＳ側に向かう走査方向ｖ（−ｖ）となるようにレーザ光Ｌｈを走査させながら、ゲート電極１４ｂ上方における半導体薄膜３２に対してレーザ光Ｌｈを照射して半導体薄膜３２を結晶化させる。 （もっと読む）

【課題】支持基板上に、単結晶半導体層を多層構造とした、多層集積回路を形成する場合の、工程数の簡略化を図る。また同集積化の向上を図る。
【解決手段】複数の半導体素子が絶縁層を介して積層される半導体装置において、絶縁層を介して半導体素子を構成する半導体層が積層された構造を有し、一の半導体層が配線とコンタクトする領域が、絶縁層を介して設けられる他の半導体層と重畳するように配置された構成とする。当該コンタクトする領域は、該一の半導体層に設けられる一導電型不純物領域から延在するシリサイド層によって形成される。すなわち、一の半導体素子と配線とのコンタクト領域をシリサイドで形成すると共に上層半導体素子と重畳する位置に配置させ、該半導体素子を構成する一導電型不純物領域と配線とのコンタクト領域との間をシリサイドで連結する構成を有する。 （もっと読む）