【課題】アクティブマトリクス型の表示装置の作製工程又は完成品における静電気による不良の発生を抑制する。
【解決手段】本発明に係る表示装置は、アクティブマトリクス回路の角の部分に隣接して、前記アクティブマトリクス回路に接続されていない格子状の放電パターンが形成されていることを特徴とする。また、本発明に係る表示装置は、アクティブマトリクス回路の周辺に、前記アクティブマトリクス回路を構成するゲイト線又はソース線と交わる放電パターンが形成され、前記放電パターンの長さは、前記アクティブマトリクス回路の画素ピッチよりも長いことを特徴とする。これらにより、各種静電破壊によるアクティブマト
クス型表示装置の不良の発生を抑制することができる。 （もっと読む）

【課題】ゲート電極の端部でのバイアス電界集中が緩和され、且つ動作時のオン抵抗の増大が抑制された化合物半導体装置を提供する。
【解決手段】キャリア供給層２２、及びキャリア供給層２２との界面近傍において二次元キャリアガス層２３が形成されるキャリア走行層２１を有する化合物半導体層２０と、化合物半導体層２０の主面２００上に配置されたソース電極３及びドレイン電極４と、ソース電極３とドレイン電極４間で主面２００上に配置されたゲート電極５と、ゲート電極５とドレイン電極４間で主面２００上方に配置されたフィールドプレート６と、フィールドプレート直下の二次元キャリアガス層が形成される領域内に配置された、上方にフィールドプレート若しくはゲート電極が配置されていない二次元キャリアガス層が形成される領域よりも導電率が低い低導電性領域２１０とを備える。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することを課題とする。
【解決手段】チャネルを形成する酸化物半導体層に接する絶縁層に、シリコン過酸化ラジカルを含む絶縁層を用いる。絶縁層から酸素が放出されることにより、酸化物半導体層中の酸素欠損及び絶縁層と酸化物半導体層の界面準位を低減することができ、電気的特性の変動が小さく、信頼性の高い半導体装置を作製することができる。 （もっと読む）

【課題】信頼性および再現性が優れるとともに、歩留まりが高く生産性が優れた薄膜トランジスタおよびその製造方法を提供する。
【解決手段】薄膜トランジスタの製造方法は、基板上にゲート電極を形成する工程と、ゲート電極を覆って基板上に第１の絶縁膜を形成し、第１の絶縁膜上に酸化物半導体膜を形成し、酸化物半導体膜上に第２の絶縁膜を形成して、第１の絶縁膜、酸化物半導体膜および第２の絶縁膜からなる積層体を得る工程と、積層体の第１の絶縁膜、酸化物半導体膜および第２の絶縁膜をパターニングして、それぞれゲート絶縁層、活性層およびチャネル保護層を形成する工程と、ソース電極およびドレイン電極を形成する工程とを有する。第１の絶縁膜、酸化物半導体膜および第２の絶縁膜は、大気に曝されることなく連続して形成される。 （もっと読む）

【課題】 横型の半導体装置において、ゲート領域が過熱されることを抑制する。
【解決手段】 半導体装置１００は、プレーナー型のゲート電極２６を備える横型の半導体装置である。ドリフト領域２２は、ボディ領域３８の側面に接しているとともに平面視したときにゲート電極２６の側方にまで存在している第１部分２０と、第１部分２０によってボディ領域３８から隔てられている第２部分１９を有している。第１部分２０は、一対の主電極間２，３２を結ぶ方向において、不純物濃度が一定である。第２部分１９は、一対の主電極間２，３２を結ぶ方向において、第１部分２０から離れる向きに不純物濃度が増加している不純物濃度増加領域１０を含む。 （もっと読む）

【課題】ＳＯＱ基板上のクラックを容易に検出可能な半導体装置の製造方法を提供することを課題とする。
【解決手段】本発明に係る半導体装置の製造方法は、石英基板の上に半導体層を形成してなるＳＯＱ基板を準備する工程と；前記ＳＯＱ基板上に、複数の半導体装置形成領域とクラック検査用のパターンを形成する工程と；前記パターンを観察し、当該パターンにクラックが発生しているか否かを検査する第１の検査工程と；前記第１の検査工程の結果、前記パターンにクラックが発生している場合には、前記半導体装置形成領域内のクラックを検査する第２の検査工程とを含むことを特徴とする。 （もっと読む）

【課題】薄膜センサの出力電流に混入するノイズ電流の影響を除去できる薄膜センサ装置を提供すること。
【解決手段】光センサ２０を構成するＴＦＴ２０ａの電流出力端子の配線とＣＯＭ配線１４ａとの間にシールド配線２１を設け、電流出力配線とＣＯＭ配線１４ａとの間の電位差が時間的に変動しないように、シールド配線２１の電位を所定電位に固定しておく。これにより、光センサ２０の出力電流へのノイズ電流の混入が防止される。 （もっと読む）

【課題】繊維体に貫通孔を空けることなく、プリプレグの内部に導電領域を形成することを課題とする。
【解決手段】シート状繊維体の両面に、該シート状繊維体の内部まで含浸した絶縁性樹脂層と、前記絶縁性樹脂層に囲まれる領域に設けられた貫通配線を有し、前記貫通配線は、前記シート状繊維体を挟んで前記絶縁性樹脂層の両面に導電性材料が露出し、該導電性材料は、前記シート状繊維体の内部まで含浸している配線基板及びその作製方法、並びに、さらに、絶縁層の表面にバンプが露出した集積回路チップとを有し、前記バンプが前記貫通配線と接触するように、前記集積回路チップが前記樹脂含浸繊維体複合基板に密接している半導体装置及びその作製方法に関する。 （もっと読む）

【課題】薄膜トランジスタパネルの製造工程数を少なくする。
【解決手段】走査ライン５と静電保護リング１２とは、電極４１、４２を有する静電保護素子１３および接続配線４３を介して接続されている。そして、静電保護素子１３を含むゲート絶縁膜２２の上面に層間絶縁膜２９を形成した後に、フォトリソグラフィ法により、コンタクトホール４４、４５、４６を形成する。次に、特に、層間絶縁膜２９の上面に接続配線４３をコンタクトホール４４、４５を介して走査ライン５および一方の電極４１に接続させて形成する。この場合、層間絶縁膜２９およびゲート絶縁膜２２に連続してコンタクトホール４４を形成することにより、コンタクトホール形成工程を１回減らすことができる。 （もっと読む）

【課題】データ線の位置する層における隣接するデータ線間の段差形状を上層側に保持しつつ、データ線及び画素電極間の容量結合に起因するクロストークを防止する。
【解決手段】電気光学装置において、シールド層４００は、データ線６ａより上層側であって且つ画素電極９ａより下層側に透明導電材料により形成されており、データ線６ａの配置された層の表面において、データ線間領域９９ｃに位置する第１部分６６ａとデータ線６ａの位置する第２部分６６ｂとの間で生じる段差形状に沿うように第１部分６６ａ及び第２部分６６ｂにわたって、非開口領域９９ｂから開口領域９９ａに連続的に形成されている。 （もっと読む）

【課題】長期間動作できる２次元画像読取装置を提供すること。
【解決手段】最上層に配置されている静電除去層３６を、その端が当該２次元画像読取装置の側面に露出しているショートバー４０ａの端と間隔を空くように形成することより、当該２次元画像読取装置端面付近に付着している汚染物質と水分を介在した微小な電流リークパスの影響を小さく（電界を小さく）して、前記ショートバー４０ａでの電蝕の進行を低減することで、２次元画像読取装置の長期間にわたった動作を可能とする。 （もっと読む）

【課題】水分および酸素が吸着することによる経時的な特性の低下を回復することができる薄膜トランジスタ、かかる薄膜トランジスタを備え信頼性の高い配線基板、表示装置および電子機器を提供すること。
【解決手段】本発明の薄膜トランジスタは、基板２上に設けられ、ソース電極３およびドレイン電極４と、有機半導体層５と、ゲート絶縁層６と、ゲート電極７と、有機半導地層５およびゲート絶縁層６を加熱する加熱手段１２と、加熱手段１２の作動を制御する機能を有する制御手段１３とを有しており、制御手段１３は、加熱手段１２を所定時に作動させることにより、有機半導体層５およびゲート絶縁層６を加熱して、有機半導体層５およびゲート絶縁層６に吸着した水分および酸素の吸着量を低下させるよう構成されている。 （もっと読む）

【課題】半導体デバイス（例えば、電界効果トランジスタ（ＦＥＴ）またはダイオード）の下にフィールド・シールドを組み込んだ半導体構造を提供すること。
【解決手段】このフィールド・シールドは、ウエハ上で上下の絶縁分離層にはさまれている。ローカル相互接続が、上側絶縁分離層を通って延在しており、デバイスの選択されたドープした半導体領域（例えば、ＦＥＴのソース／ドレイン領域またはダイオードのカソードもしくはアノード）にフィールド・シールドを接続する。例えば、ＢＥＯＬで帯電している間にデバイス内に流入する電流は、ローカル相互接続によって、上側絶縁分離層を離れフィールド・シールド内へと分流される。その結果、電荷は、上側絶縁分離層内に蓄積されるのではなく、フィールド・シールドから下側絶縁分離層内へ、そしてその下の基板内に流れ込む。このフィールド・シールドはさらに、下側絶縁分離層または基板内に閉じ込められた電荷に対する防護障壁を提供する。 （もっと読む）

【課題】印加されたサージによって破壊されることをより抑制することのできる半導体装置を提供する。
【解決手段】半導体装置１は、薄膜ＳＯＩ基板１０の薄膜ＳＯＩ層４０に、入力保護用のダイオード５を有する。そして、このダイオード５を構成する高濃度Ｐ型領域４１に電気的に接続された電極５０ａと、同じくダイオード５を構成する高濃度Ｎ型領域４２に電気的に接続された電極５０ｂとのいずれか一方を介して印加されたサージが、これら両電極５０ａ及び５０ｂのうちの他方の電極に向けて薄膜ＳＯＩ層４０の内部を流れることに起因して該薄膜ＳＯＩ層４０で発生する熱を、熱吸収部材６０の相変化を通じて吸収する。 （もっと読む）

【課題】アクティブマトリックス基板について、液晶配向膜のラビング工程等によって発生する静電気によって基板上に形成されたＴＦＴ等が破壊される事態を有効に回避することのできる構成を提供することを課題とする。
【解決手段】基板（絶縁性基板（１））上に画素電極がマトリックス状に配列形成され、各画素電極に対応して各々画素トランジスタが形成されるとともに、前記画素電極が形成された画素部（１２）の周囲には前記画素トランジスタを制御する周辺回路および端子部が形成されてなる複数のパネル領域（１１）が連続して配置されてなるアクティブマトリックス基板であって、前記パネル領域内の画素部を除く部位の少なくとも一部に絶縁層（第２層間絶縁膜（７））を介して帯電防止用の導電層（共通配線８）が設けられるように構成した。 （もっと読む）

【課題】 集積回路の全体寸法を著しく増大させることなく、デュアル応力ライナ境界問題を克服する方法及び半導体構造体を提供すること。
【解決手段】 本発明によれば、デュアル応力ライナ境界又はその間のギャップは、隣接するダミー・ゲート領域上に強いて置くようにされる。隣接するダミー・ゲート領域上にデュアル応力ライナ境界又はギャップを強いて置くようにすることによって、デュアル応力ライナ境界又はギャップに関連する大きな応力が、半導体基板にではなくダミー・ゲート材料に移行する。したがって、最も近くに隣接するＦＥＴに対するデュアル応力ライナ境界の影響が低減される。さらに、本発明を用いてデバイス変動性及びパッキング密度の利点が達成される。 （もっと読む）

【課題】微小電気機械式装置が有する微小構造体と電気回路とを同一の絶縁表面上に同一工程を経て作製する。
【解決手段】微小電気機械式装置は、絶縁表面を有する基板上にトランジスタを有する電気回路と、微小構造体を有する。微小構造体とトランジスタとは、絶縁層と半導体層の積層体を有する。すなわち、構造層は、ゲート絶縁層と同じ絶縁膜から形成された層を含み、かつトランジスタの半導体層と同じ半導体膜から形成された層を含む。さらに、微小構造体は、トランジスタのゲート電極、ソース電極、ドレイン電極に用いられる導電層を犠牲層に用いることで作製される。 （もっと読む）

【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。また、高集積化が可能な半導体装置を提供する。さらには、小型化が可能な半導体装置を提供する。
【解決手段】第１の導電層、第２の導電層、及び第１の導電層及び第２の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、第２の導電層は、第１の導電層と同様に形成された接続配線と有機化合物層に形成される開口部を介して接続される半導体装置である。 （もっと読む）

【課題】比較的低温（５００℃未満）のプロセスで作製される素子を基板から剥離し、可撓性基板（代表的にはプラスチックフィルム）に転置する技術を提供する。
【解決手段】既存の大型ガラス基板の製造装置を用いて、ガラス基板上にモリブデン膜（Ｍｏ膜）及びその表面に酸化膜を形成し、モリブデン膜及びその表面上に比較的低温（５００℃未満）のプロセスで作製される素子を形成した後、その素子をガラス基板から剥離し、可撓性基板に転置する。 （もっと読む）

【課題】素子を過大電圧から保護するツェナーダイオードによって、余分な面積を必要としない半導体装置を実現する。
【解決手段】ｐ型基層１０２と埋め込み絶縁層１０４と活性層１０６が積層されているＳＯＩ基板１００の活性層１０６の一部に素子領域１２２が形成されており、素子領域を一巡する素子領域分離用絶縁壁１２４が形成されている。素子領域分離用絶縁壁１２４は、活性層１０６の表面から埋め込み絶縁層１０４を貫通してｐ型基層１０２に至っている。素子領域分離用絶縁壁１２４の壁厚の内側に導体１３２が形成されており、導体１３２はｎ型領域１３０とｐ型基層１０２で形成されるツェナーダイオード１３１を介して接地される。 （もっと読む）