半導体装置及びその作製方法
【課題】製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。また、高集積化が可能な半導体装置を提供する。さらには、小型化が可能な半導体装置を提供する。
【解決手段】第1の導電層、第2の導電層、及び第1の導電層及び第2の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、第2の導電層は、第1の導電層と同様に形成された接続配線と有機化合物層に形成される開口部を介して接続される半導体装置である。
【解決手段】第1の導電層、第2の導電層、及び第1の導電層及び第2の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、第2の導電層は、第1の導電層と同様に形成された接続配線と有機化合物層に形成される開口部を介して接続される半導体装置である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機化合物を用いて形成された記憶素子を備えた半導体装置に関する。
【背景技術】
【0002】
近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ(IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、無線タグ、電子タグ、RFID(Radio Frequency Identification)ともよばれる)とよばれ、既に一部の市場で導入されている。
【0003】
現在実用化されているこれらの半導体装置の多くは、Si等の半導体基板を用いた回路(IC(Integrated Circuit)チップとも呼ばれる)とアンテナとを有し、当該ICチップは記憶回路(メモリとも呼ぶ)や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタや有機メモリ等の開発が盛んに行われている(例えば特許文献1)。
【特許文献1】特開2004−47791号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
記憶回路としては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory)、フラッシュメモリなどが挙げられる。このうち、DRAM、SRAMは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。FeRAMは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクROMは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。EPROM、EEPROM、フラッシュメモリは、不揮発性の記憶回路ではあるが、2つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。
【0005】
一方、メタルマスクを用いた蒸着法やスパッタリング法を用いて半導体装置を作製する場合、メタルマスクのアライメントの位置合わせ工程を用いる。一般にフォトリソグラフィー工程やレーザアブレーションのような手法においては、位置合わせの精度が高く数μm程度であり、アライメントの位置合わせのマージンをそれほど考慮しなくて良い。しかしながら、メタルマスクを用いた蒸着法やスパッタリング法では、アライメントの位置合わせ精度が低く、更には成膜時のメタルマスク部分への回り込みを考慮して、数十μm〜数百μmのマージンをとる必要がある。このため、微細な構造の素子等を作製することが困難であり、半導体装置の小型化、軽量化、高性能化が困難である。
【0006】
上記問題を鑑み、本発明は、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。また、高集積化が可能な半導体装置を提供する。さらには、小型化が可能な半導体装置を提供する。
【課題を解決するための手段】
【0007】
本発明の一は、第1の導電層、第2の導電層、及び第1の導電層及び第2の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、有機化合物層に形成される開口部を介して第2の導電層は接続配線と接続される半導体装置である。
【0008】
また、本発明の一は、第1の導電層、第2の導電層、及び第1の導電層及び第2の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、有機化合物層に形成される開口部を介して第2の導電層は第1の接続配線及び前記第2の接続配線と接続される半導体装置である。
【0009】
なお、上記接続配線は、第1の導電層と同一の絶縁層または絶縁性基板に接する。また、上記接続配線は、第1の導電層と同時に形成される。また、上記接続配線は、第1の導電層と同一の材料からなる。
【0010】
なお、上記接続配線は、上記第1の導電層の周辺部に形成される。また、第1の接続配線及び第2の接続配線は、前記第1の導電層を上面からみて、上記第1の導電層を間に挟む周辺部に形成される。
【0011】
また、本発明の一は、第1の導電層及び接続配線を形成し、第1の導電層及び接続配線上に有機化合物層を形成した後、有機化合物層の一部を除去し、接続配線の一部を露出した後、接続配線に接続される第2の導電層を形成する半導体装置の作製方法である。
【0012】
また、本発明の一は、第1の導電層及び接続配線を形成し、第1の導電層及び接続配線上に有機化合物層を形成し、有機化合物層上に第2の導電層を形成した後、第2の導電層にレーザ光を照射して、第2の導電層及び接続配線を接続させる半導体装置の作製方法である。
【0013】
また、本発明の一は、第1の導電層、第1の接続配線、及び第2の接続配線を形成し、第1の導電層、第1の接続配線、及び第2の接続配線上に有機化合物層を形成し、有機化合物層上に第2の導電層を形成した後、第2の導電層に電圧を印加して、前記第2の導電層を介して前記第1の接続配線及び前記第2の接続配線を電気的に接続する半導体装置の作製方法である。
【0014】
なお、接続配線、第1の接続配線、第2の接続配線は、デコーダ、セレクタ、読み出し/書き込み回路126等の駆動回路や、共通電極に接続される。
【発明の効果】
【0015】
本発明によれば、有機化合物層有する記憶素子を設けることにより、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を得ることができる。また、接続配線と第2の導電層を有機化合物層に形成される開口部を介して接続することにより、高集積化が可能となる。それにより小型化が可能な半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0016】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【0017】
(実施の形態1)
本実施の形態では、本発明の半導体装置の主要な構成について示す。代表的には、第1の導電層と、有機化合物層と、第2の導電層とを有する記憶素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイについて、図1乃至3を用いて説明する。図1(A)はメモリセルアレイの上面図を示し、図1(B)は図1(A)のA−Bの断面図を示し、図1(C)は図1(A)のC−Dの断面図を示す。
【0018】
なお、ここでは、第1の導電層22aは第1方向に延び、第2の導電層24aは第1の方向と交差する第2の方向に延び、接続配線21aが複数の第1の導電層の外側に形成されているが、この代わりに、第1の導電層が前記第2の方向に延び、第2の導電層が前記第1の方向に延び、配線が第1の導電層の外側に形成されてもよい。
【0019】
メモリセルアレイ18には、メモリセル19がマトリクス状に設けられている(図1(A)参照。)。メモリセル19は、記憶素子10aを有する(図1(B)参照。)。記憶素子10aは、基板20上に、第1の方向に延びた第1の導電層22aと、第1の導電層22aを覆う有機化合物層23aと、第1の方向と交差する第2の方向に延びた第2の導電層24aとを有する。また、第1の導電層22aと同時に形成される接続配線21aが複数の第1の導電層の外側に形成される。即ち、第1の導電層22a及び接続配線21aは、同一の基板20に接する。また、第2の導電層24aを覆うように、保護層として機能する絶縁層を設けてもよい。
【0020】
図1(B)において接続配線部及びメモリセルアレイの断面構造について示す。
【0021】
基板20上に接続配線21a及び第1の導電層22aが形成される。基板20、接続配線21a、及び第1の導電層22a上に有機化合物層23aが形成される。また、有機化合物層23a上及び接続配線21aの一部上に第2の導電層24aが形成される。第2の導電層24aは有機化合物層23aの開口部26aにおいて、接続配線21aと接続される。
【0022】
図1(C)においてメモリセルアレイの断面構造について示す。なお、図1(C)は図1(B)の断面方向と垂直な方向における断面構造を示す。
【0023】
基板20上に第1の導電層22aが形成される。第1の導電層22a上に有機化合物層23b及び隔壁として機能する絶縁層25a、25bが形成される。また、隔壁として機能する絶縁層25a、25b上にも有機化合物層27a、27bが形成される。なお、有機化合物層23b及び有機化合物層27a、27bはそれぞれ、分断されているため絶縁されている。有機化合物層23b上に第2の導電層24bが形成される。また、有機化合物層27a、27b上に第2の導電層28a、28bが形成される。また、第1の導電層22a、有機化合物層23b、及び第2の導電層24bにより記憶素子10bを構成する。
【0024】
基板20としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板、繊維質な材料からなる紙等を用いることができる。可撓性基板とは、折り曲げることができる(フレキシブル)基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性樹脂層を有するフィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる)を用いることもできる。
【0025】
第1の導電層22a、接続配線21a、及び第2の導電層24aとしては、導電性の高い金属、合金、化合物等からなる単層または積層構造を用いることができる。代表的には、仕事関数の大きい(具体的には4.0eV以上)金属、合金、導電性化合物、およびこれらの混合物や、仕事関数の小さい(具体的には3.8eV以下)金属、合金、導電性化合物、およびこれらの混合物などを用いることが可能である。
【0026】
仕事関数の大きい(具体的には4.0eV以上)金属、合金、導電性化合物の代表例としては、インジウム錫酸化物(以下、ITOと示す)、または珪素を含有したITO、2〜20%の酸化亜鉛(ZnO)を含む酸化インジウム等が挙げられる。また、チタン(Ti)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(例えば、窒化チタン(TiN)、窒化タングステン(WN)、窒化モリブデン(MoN))等を用いることも可能である。
【0027】
仕事関数の小さい(具体的には3.8eV以下)金属、合金、導電性化合物の代表例としては、元素周期表の1族または2族に属する金属、即ちリチウム(Li)やセシウム(Cs)等のアルカリ金属、およびマグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)等のアルカリ土類金属、およびこれらのいずれかを含む合金(MgAg、AlLi)、ユーロピウム(Er)、イッテルビウム(Yb)等の希土類金属およびこれらを含む合金等が挙げられる。
【0028】
なお、第1の導電層22a又は第2の導電層24aに、有機化合物層23a、23b、27a、27bに対して正孔を注入する電極、すなわち陽極を用いる場合には、仕事関数の大きな電極を用いるのが好ましい。逆に有機化合物層23a、23b、27a、27bに対して電子を注入する電極を用いる場合には、仕事関数の小さい電極を用いることが好ましい。
【0029】
有機化合物層23a、23b、27a、27bとしては、第1の導電層22a及び第2の導電層24aに印加された電圧により、結晶状態や導電性、形状が変化する有機化合物で形成する。有機化合物層23a、23b、27a、27bは、単層で設けてもよいし、異なる有機化合物で形成された層複数を積層させて設けてもよい。
【0030】
なお、有機化合物層23a、23bは、外部からの電圧印加により記憶素子の電気抵抗が変化する膜厚で形成する。有機化合物層23a、23bの代表的な膜厚は、5nmから100nm、好ましくは10nmから60nmである。
【0031】
また、有機化合物層23a、23b、27a、27bは、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合物を用いて形成することができる。
【0032】
正孔輸送性を有する有機化合物としては、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:NPB)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:H2PC)、銅フタロシアニン(略称:CuPC)、バナジルフタロシアニン(略称:VOPC)等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に10−6cm2/Vs以上の正孔移動度を有する物質である。
【0033】
電子輸送性を有する有機化合物としては、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。ここに述べた物質は、主に10−6cm2/Vs以上の電子移動度を有する物質である。
【0034】
また、有機化合物層23a、23b、27a、27bの正孔輸送性又は電子輸送性を変化させるために、電荷輸送性の異なる複数の有機化合物で有機化合物層23a、23b、27a、27bを形成してもよい。このような有機化合物層は、電荷輸送性の異なる有機化合物を共蒸着することで形成することが可能である。
【0035】
さらには、有機化合物層23a、23b、27a、27bの正孔輸送性又は電子輸送性を変化させるために、有機化合物及び絶縁物で有機化合物層23a、23b、27a、27bを形成してもよい。このような有機化合物層は、有機化合物と無機化合物の共蒸着や、有機化合物層に無機化合物の添加、有機化合物層及び無機化合物層の積層構造等とすることで形成することが可能である。無機化合物としては、絶縁物及び半導体がある。絶縁性を有する無機化合物としては、MgO、CaO、SrO、BaO、Sc2O3、ZrO2、Fe2O3、CoO、PdO、Ag2O、Al2O3等に代表される絶縁性を有する酸化物、LiF、KF、CaF2等に代表される絶縁性を有するフッ化物、LiCl、NaCl、KCl、BeCl2、CaCl2、BaCl2等に代表される絶縁性を有する塩化物、KBr、CsBr、AgBr等に代表される絶縁性を有する臭化物、NaI、KI、BaI2等に代表される絶縁性を有するヨウ化物、MgCO3、CaCO3、SrCO3、BaCO3、MnCO3、FeCO3、CoCO3等に代表される絶縁性を有する炭酸塩、Li2SO4、K2SO4、Na2SO4、MgSO4、CaSO4、SrSO4、BaSO4等に代表される絶縁性を有する硫酸塩、AlN、SiN等に代表される絶縁性を有する窒化物がある。また、半導体を示す無機化合物としては、酸化モリブデン、酸化スズ、酸化ビスマス、シリコン膜、酸化バナジウム、酸化ニッケル、酸化亜鉛、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウム膜などがある。
【0036】
隔壁として機能する絶縁層25a、25bの形状は、本実施の形態では、断面において底辺より上辺の長さが長い逆台形であることが好ましい。また、第2の導電層が形成される第2の方向に縞状に形成されることが好ましい。このような形状にすることで、有機化合物層及び第2の導電層を形成する際、自己整合的に絶縁層25a、25b上の領域に形成される有機化合物層及び第2の導電層と、第1の導電層22a上に形成される有機化合物層及び第2の導電層とを縞状に分離することができる。このため、有機化合物層及び第2の導電層の工程数を削減することが可能である。
【0037】
隔壁として機能する絶縁層25a、25bは、ポリイミド、ポリエチレン、ポリプロピレン、ポリスチレン樹脂、エポキシ樹脂、アクリル樹脂等の有機樹脂または有機化合物を用いて形成する。
【0038】
なお、メモリセル19には記憶素子10の他に整流性を有する素子を設けることが好ましい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオード等がある。ダイオードの代表例としては、PN接合ダイオード、PIN接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成のダイオードを用いてもよい。基板20及び第1の導電層22aの間に整流性を有する素子を設けることができる。また、第2の導電層を介して有機化合物層23a、23bと反対側に整流性を有する素子を設けることができる。また、整流性を有する素子は、有機化合物層23a、23bと第1の導電層22aとの間に設けることができる。また、有機化合物層23a、23bと第2の導電層24aとの間に整流性を有する素子を設けることができる。このように、整流性がある素子を設けることにより、1つの方向にしか電流が流れないために、読み出し誤差が減少する。
【0039】
記憶素子を構成する第1の導電層、有機化合物層、及び第2の導電層並びに接続配線を形成する場合、メタルマスクを用いて有機化合物層や第2の導電層を形成する場合、メタルマスクのアライメント精度や成膜時の回り込み等を考慮して、一定のマージンを考慮したレイアウトの設計が必要である。
【0040】
図18に従来の記憶素子が形成されるメモリセルアレイの端部の上面図を示し、図19(C)に図18のA−Bの断面図を示す。図18においては、複数の第2の導電層24を第1の導電層22と交差する方向に分離するために、逆台形状の層間絶縁層25を第1の導電層22と交差する方向に設けている。また、層間絶縁層25上には、有機化合物層及び第2の導電層24と同時に形成された導電層28が設けられる。
【0041】
間に有機化合物層を設けずに接続配線21及び第2の導電層24を接続させるようにレイアウトを設計すると、第1の導電層22を覆う有機化合物層23cを形成する場合、有機化合物層23を形成するメタルマスクのずれを考慮すると、マージンd1が必要である。
【0042】
また、接続配線21及び第2の導電層24が接続する領域において、有機化合物層23cが形成されないようにするためには、有機化合物層23cを形成するメタルマスクのずれを考慮するとマージンd2が必要である。
【0043】
また、接続配線21に接続する第2の導電層24を形成する場合、第2の導電層24を形成するメタルマスクのずれを考慮すると、接続配線21及び第2の導電層24が接続する端部26cからマージンd3が必要である。
【0044】
なお、破線23dは有機化合物層が最低限形成される必要がある領域であり、破線M1は有機化合物層を形成するためのメタルマスクの開口部設計可能領域を示し、破線M2は第2の導電層24を形成するためのメタルマスクの開口部設計可能領域を示す。
【0045】
しかしながら、図17に示す本発明のように、有機化合物層23cに形成される開口部26aにおいて接続配線21及び第2の導電層24を接続させることにより、メタルマスクのマージンを削減することができる。
【0046】
図17に本発明の記憶素子が形成されるメモリセルアレイの端部の上面図を示し、図19(A)に図17(A)のA−Bの断面図を示し、図19(B)に図17(B)のA−Bの断面図を示す。図17(A)においては、図18と同様に、複数の第2の導電層24を第1の導電層22と交差する方向に分離するために、逆台形状の層間絶縁層(図示せず)を第1の導電層22と交差する方向に設けている。また、層間絶縁層上には、有機化合物層23cと同時に形成される有機化合物層、及び第2の導電層24と同時に形成される導電層28が設けられる。
【0047】
図17(A)に示すように、第1の導電層22を覆う有機化合物層23cを形成する場合、有機化合物層23cを形成するメタルマスクのずれを考慮すると、マージンd11(図18のマージンd1に相当する。)が必要である。また、開口部26aに第2の導電層24を形成する場合、第2の導電層24を形成するメタルマスクのずれを考慮すると、マージンd12が必要である。
【0048】
さらには、接続配線21及び第2の導電層24を確実に接続するため、開口部26aを設け、当該領域において、接続配線21及び第2の導電層24を接続する。
【0049】
しかしながら、上記図18で示す従来例のように、接続配線21及び第2の導電層24が接続される領域(図17(A)においては、開口部26a)に有機化合物層を形成しないためのマージンd2が必要ではない。
【0050】
さらには、開口部26aはアライメント精度の高いフォトリソグラフィー工程またはレーザアブレーションで形成することが可能である。このため、接続配線21を第1の導電層22に近づけた位置に設けることが可能である。この結果、接続配線21及び第2の導電層24が接続する領域を、メモリセルアレイに近づけることが可能である。
【0051】
断面が順テーパ状(即ち、断面の上辺が底辺より短い台形状)であり、基板上ほぼ全面に形成され、接続配線21及び第1の導電層22の一部を露出する開口部16を有する層間絶縁層15を形成する場合について、図17(B)及び19(B)を用いて説明する。
【0052】
第1の導電層22上に有機化合物層23cを形成する場合、有機化合物層23cを形成するメタルマスクのずれを考慮すると、マージンd13(図18のマージンd1に相当する。)が必要である。
【0053】
また、開口部26bに第2の導電層24を形成する場合、第2の導電層24を形成するメタルマスクのずれを考慮すると、マージンd14が必要である。さらには、接続配線21及び第2の導電層24を確実に接続するため、開口部26bを設け、当該領域において、接続配線21及び第2の導電層24を接続する。
【0054】
しかしながら、上記図18で示す従来例のように、接続配線21及び第2の導電層24が接続される領域(図17(B)においては、開口部26b)に有機化合物層23cを形成しないためのマージンd2が必要ではない。
【0055】
さらには、開口部26bはアライメント精度の高いフォトリソグラフィー工程またはレーザアブレーションで形成することが可能である。このため、接続配線21を第1の導電層22に近づけた位置に設けることが可能である。この結果、接続配線21及び第2の導電層24が接続する領域を、メモリセルアレイに近づけることが可能である。
【0056】
本発明のような構造をとることにより、第2の導電層24及び接続配線21が接続される領域を、メモリセルアレイに近づけることが可能であり、半導体装置の小型化が可能である。また、従来と同様の面積においては、より多くの記憶素子を記憶回路に集積することが可能であり、情報の記録を増大させた半導体装置を作製することができる。
【0057】
次に、本実施の形態で示す半導体装置の作製方法について、図2及び図3を用いて説明する。
【0058】
図2(A)、(C)、(E)、及び(G)は図1(B)のA−Bの作製工程を示し、図2(B)、(D)、(F)、及び(H)は図1(C)のC−Dの作製工程を示す。
【0059】
図2(A)及び(B)に示すように、基板20上に第1の導電層22a及び接続配線21aを形成し、第1の導電層22a及び接続配線21a上に隔壁として機能する絶縁層25a、25bを形成する。
【0060】
第1の導電層22a及び接続配線21aは、蒸着法、スパッタリング法、CVD法、印刷法、電解メッキ法、無電解メッキ法、液滴吐出法等を用いて導電層を形成する。なお、ここでは、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
【0061】
ここでは、50〜200nmのチタン膜をスパッタリング法により成膜した後、フォトリソグラフィー法により所望の形状にエッチングして第1の導電層22a、接続配線21aを形成する。
【0062】
隔壁として機能する絶縁層25a、25bは、ドライエッチング法、ウエットエッチング法等を用いて形成することができる。また、感光性樹脂を用いて絶縁層25a、25bを形成する場合、フォトリソグラフィー工程等を用いて形成することができる。なお、隔壁として機能する絶縁層25a、25bを第1の導電層22aと交差する方向に形成することが好ましい。
【0063】
次に、図2(C)及び(D)に示すように、基板20、接続配線21a、及び第1の導電層22a上に有機化合物層23a、23bを形成する。なお、本実施の形態においては、隔壁として機能する絶縁層25a、25bの断面が逆台形状であるため、有機化合物層を形成するときに、隔壁として機能する絶縁層25a、25b上に形成されるとともに、隔壁として機能する絶縁層25a、25bの間にも形成される。即ち、基板20及び第1の導電層22a上に形成される有機化合物層23aは、絶縁層25a、25b上に形成される有機化合物層27a、27bと分離され、且つ第1の導電層22aと交差する方向に形成される。
【0064】
有機化合物層23a、23b、27a、27bは、蒸着法、電子ビーム蒸着法、スパッタリング法、CVD法等を用いて形成することができる。また、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
【0065】
ここでは、蒸着法により厚さ0.1〜10nm、好ましくは1〜5nmの酸化スズ層を形成した後、蒸着法により厚さ5〜50nm、好ましくは10〜20nmのNPBを用いて有機化合物層23a、23b、27a、27bを形成する。
【0066】
次に、有機化合物層23aにレーザ光29を照射して、有機化合物層23aの一部をアブレーションして、図2(E)に示すような開口部26aを形成する。なお、有機化合物層23aを形成する際に、開口部26aを形成可能なマスクを用いることで、図2(C)に示すレーザ光29の照射工程を経ずとも、開口部26aを形成することができる。
【0067】
次に、図2(G)及び(H)に示すように、有機化合物層23a、23b上に第2の導電層24a、24bを形成するとともに、及び有機化合物層27a、27b上に第2の導電層28a、28bを形成する。また、第2の導電層24a、24b、28a、28bとして厚さ50〜200nmのアルミニウム層を蒸着法により形成する。
【0068】
第2の導電層24a、24bは、断面が逆台形状の隔壁として機能する絶縁層25a、25bが形成されているため、マスクを用いずとも、有機化合物層27a、27b上に形成される第2の導電層28a、28bと分離され、且つ第1の導電層22aと交差する方向に第2の導電層24a、24bを形成することができる。
【0069】
また、上記とは異なる手法で形成可能な半導体装置の作製方法について、図3に示す。
【0070】
図3(A)及び(B)に示すように、図2(A)及び(B)と同様に、基板20上に第1の導電層22a及び接続配線21aを形成する。
【0071】
次に、図3(C)及び(D)に示すように、図2(C)及び(D)と同様に、第1の導電層22a上に有機化合物層23a、23b、隔壁として機能する絶縁層25a、25bを形成する。隔壁として機能する絶縁層25a、25b上に有機化合物層27a、27bを形成する。
【0072】
次に、図3(E)及び(F)に示すように、有機化合物層23a、23b、27a、27b上に第2の導電層24a、24b、28a、28bを形成する。次に、接続配線21a、有機化合物層23a、及び第2の導電層24aが重畳する領域にレーザ光29を照射して、少なくとも有機化合物層23a及び第2の導電層24aを溶融させて、図3(G)に示すように、接続配線21aと第2の導電層24aを接続させる。
【0073】
このとき、第2の導電層24aが接続配線21aの深さまで打ち込まれるようにレーザの出力を調節する。ここでは、レーザ波長266nmのNd:YVO4パルスレーザーを用いて、発振周波数を15kHz、平均出力を3Wとしてレーザ照射を行う。この条件は代表的な条件を例示しただけであり、この条件に特に限定されるものではない。このレーザ照射により、第2の導電層24aと接続配線21aが電気的に接続され、図3(G)に示すような状態となる。具体的には、図3(G)に示すように、レーザ光が照射された箇所において、有機化合物層23aに開口部26aが形成され、当該開口部26aの側壁部分に沿って接続配線21aの表面まで第2の導電層24aが侵出している状態となっている。
【0074】
以上の工程により、有機化合物層23aの開口部26aにおいて第1の導電層22aと同時に形成された接続配線21aと接続する第2の導電層24aを形成することができる。また、従来と比較して小型化された半導体装置を作製することが可能である。また、従来と同様の面積の半導体装置においては、記憶情報量を増大させた半導体装置を作製することが可能である。
【0075】
(実施の形態2)
本実施の形態では、上記実施の形態の接続配線及び第2の導電層の接続方法の異なる半導体装置の主要な構成について、図4を用いて説明する。
【0076】
本実施の形態では、第1の導電層と、有機化合物層と、第2の導電層とを有するメモリセルがマトリクス状に配列されたメモリセルアレイについて、図4及び5を用いて説明する。図4(A)はメモリセルアレイの上面図を示し、図4(B)は図4(A)のA−B、E−Fの断面図を示し、図4(C)は図4(A)のC−Dの断面図を示す。なお、本実施の形態では、第2の導電層の両端において第1の接続配線及び第2の接続配線が接続される。
【0077】
メモリセルアレイ18には、メモリセル19がマトリクス状に設けられている(図4(A)参照。)。メモリセル19は、記憶素子10を有する(図4(B)参照。)。記憶素子10は、基板20上に、第1の方向に延びた第1の導電層22aと、第1の導電層22aを覆う有機化合物層23aと、第1の方向と交差する第2の方向に延びた第2の導電層24aとを有する。また、第1の導電層と同時に形成される接続配線が複数の第1の導電層の外側に形成される。即ち、第1の導電層、第1の接続配線、及び第2の接続配線は、同一の基板20に接する。
【0078】
図4(B)において第1の接続配線、第2の接続配線、及びメモリセルアレイの断面構造について示す。
【0079】
図4(B)のA−Bの領域においては、基板20上に第1の接続配線21a及び第1の導電層22aが形成される。基板20、第1の接続配線21a、及び第1の導電層22a上に有機化合物層23aが形成される。また、有機化合物層23a上とともに、第1の接続配線21aの一部上に第2の導電層24aが形成される。第2の導電層24aは有機化合物層23aの開口部26aにおいて、第1の接続配線21aと接続される。また、図4(B)のE−Fの領域においては、基板20上に第2の接続配線21b及び第1の導電層22bが形成される。基板20、第2の接続配線21b、及び第1の導電層22b上に有機化合物層23aが形成される。また、有機化合物層23a上及び第2の接続配線21bの一部上に第2の導電層24aが形成される。第2の導電層24aは有機化合物層23aの開口部26bにおいて、第2の接続配線21bと接続される。即ち、第2の導電層24aは、第1の接続配線21a及び第2の接続配線21bに接続されている。
【0080】
図4(C)において図4(A)のメモリセルアレイのC−Dの断面構造について示す。図4(C)は図1(C)のと同様の断面構造である。
【0081】
次に、本実施の形態で示す半導体装置の作製方法について、図5を用いて説明する。
【0082】
図5(A)、(C)〜(E)は図4(B)のA−B及びE−Fの作製工程を示し、図5(B)は図4(C)のC−Dの作製工程を示す。
【0083】
図5(A)に示すように、実施の形態1と同様に、基板20上に第1の導電層22a、22b、及び第1の接続配線21a、第2の接続配線21bを形成する。
【0084】
次に、図5(B)に示すように、第1の導電層22a上に隔壁として機能する絶縁層25a、25bを形成する。
【0085】
次に、図5(C)に示すように、基板20、第1の接続配線21a、第2の接続配線21b、及び第1の導電層22a、22b上に有機化合物層23aを形成する。なお、図5(C)には図示しないが、本実施の形態においても、隔壁として機能する絶縁層25a、25bの側面が逆台形状であるため、有機化合物層を形成するときに、隔壁として機能する絶縁層25a、25b上に有機化合物層が形成されるとともに、その間にも形成される。即ち、基板20及び第1の導電層22a上に形成される有機化合物層23aは、絶縁層25a、25b上に形成される有機化合物層と分離され、且つ第1の導電層22aと交差する方向に形成される。
【0086】
次に、図5(D)に示すように、有機化合物層23a上に第2の導電層24aを形成する。
【0087】
次に、第1の接続配線21a及び第2の接続配線21bに所定の電圧を印加し、有機化合物層23aの結晶状態や導電性、形状を変化させて、第1の接続配線21a、第2の導電層24a、及び第2の接続配線21bを短絡させる。この結果、第1の接続配線21a、第2の導電層24a、及び第2の接続配線21bが有機化合物層23aの開口部26a、26bにおいてそれぞれ接続される。
【0088】
以上の工程により、有機化合物層の開口部において第1の導電層と同時に形成された複数の接続配線と接続する第2の導電層を形成することができる。また、従来と比較して小型化された半導体装置を作製することが可能である。また、従来と同様の面積の半導体装置においては、記憶情報量を増大させた半導体装置を作製することが可能である。
【0089】
(実施の形態3)
上記実施の形態において、隔壁として機能する絶縁層の形状が上記実施の形態と異なる半導体装置の作製方法について、図6及び7を用いて説明する。
【0090】
本実施の形態では、第1の導電層と、有機化合物層と、第2の導電層とを有するメモリセルがマトリクス状に配列されたメモリセルアレイについて、図6を用いて説明する。図6(A)はメモリセルアレイの上面図を示し、図6(B)は図6(A)のA−Bの断面図を示し、図6(C)は図6(A)のC−Dの断面図を示す。
【0091】
メモリセルアレイ18には、メモリセル19がマトリクス状に設けられている(図6(A)参照。)。メモリセル19は、記憶素子10を有する(図6(B)参照。)。記憶素子10は、基板20上に、第1の方向に延びた第1の導電層22aと、第1の導電層22aを覆う有機化合物層32と、第1の方向と交差する第2の方向に延びた第2の導電層33aとを有する。また、第1の導電層と同時に形成される接続配線が複数の第1の導電層の外側に形成される。即ち、第1の導電層及び接続配線は、同一の基板20に接する。
【0092】
図6(B)において接続配線及びメモリセルアレイの断面構造について示す。
【0093】
基板20上に接続配線21a及び第1の導電層22aが形成される。基板20、接続配線21a、及び第1の導電層22a上に、隔壁として機能する絶縁層31が形成される。また、絶縁層31の開口部35aにおいて、第1の導電層22a接続配線21a上に有機化合物層32が形成される。また、有機化合物層32上に第2の導電層33aが形成される。第2の導電層33aは有機化合物層32の開口部36aにおいて、接続配線21aと接続される。
【0094】
図6(C)においてメモリセルアレイの断面構造について示す。なお、図6(C)は図6(B)の断面方向と垂直な方向における断面構造を示す。
【0095】
基板20上に第1の導電層22aが形成される。第1の導電層22a上に隔壁として機能する絶縁層31が形成される。また、隔壁として機能する絶縁層31の開口部35b、35cにおいて及び第1の導電層22aの露出部上に有機化合物層32が形成される。有機化合物層32上に第2の導電層33b、33cが形成される。
【0096】
また、第1の導電層22a、有機化合物層32、及び第2の導電層33aにより記憶素子を構成する。また、第1の導電層22a、有機化合物層32、及び第2の導電層33bにより記憶素子を構成する。また、第1の導電層22a、有機化合物層32、及び第2の導電層33cにより記憶素子を構成する。
【0097】
第2の導電層33a〜33cとしては、上記実施の形態の第2の導電層24a及び24bと同様の材料を用いることができる。
【0098】
有機化合物層32の材料及び作製方法としては、上記実施の形態で示す有機化合物層23a、23b、27a、27bと同様のものを用いることができる。ただし、隔壁として機能する絶縁層31の断面形状は、上辺より底辺の長さが長いいわゆる台形状であるため、絶縁層31上及び第1の導電層22a上に形成される有機化合物層は分離せずつながっている。
【0099】
隔壁として機能する絶縁層31は、上記実施の形態で示す隔壁として機能する絶縁層25a、25bの材料を適宜用いることができる。
【0100】
本実施の形態に示すように、第1の導電層と同時に形成される接続配線と、第2の導電層とが有機化合物層に形成される開口部において接続されることにより、マスクの位置合わせのマージン量を削減することが可能である。このため、従来と比較してメモリセルの面積を縮小することが可能であり、半導体装置の小型化が可能である。また、従来と同様の面積の半導体装置においては、メモリセルの集積量を増やすことが可能であるため、高集積化が可能である。
【0101】
次に、本実施の形態で示す半導体装置の作製方法について、図7を用いて説明する。
【0102】
図7(A)、(C)、(E)、及び(G)は図6(B)のA−Bの作製工程を示し、図7(B)、(D)、(F)、及び(H)は図6(C)のC−Dの作製工程を示す。
【0103】
図7(A)及び(B)に示すように、基板20上に第1の導電層22a及び接続配線21aを形成し、第1の導電層22a及び接続配線21a上に隔壁として機能する絶縁層31を形成する。隔壁として機能する絶縁層31は、感光性または非感光性の材料を用いて形成することができる。感光性を有する材料を用いる場合、フォトマスクを用いて感光性を有する材料を選択的に露光し現像して絶縁層31を形成することができる。また、レーザービームを選択的に照射して感光性を有する材料を露光した後、現像して絶縁層31を形成することができる。
【0104】
次に、図7(C)及び(D)に示すように、接続配線21a、第1の導電層22a、及び絶縁層31上に有機化合物層32を形成する。なお、本実施の形態においては、隔壁として機能する絶縁層31の断面が台形であるため、基板上において有機化合物層は分断されず、連続した有機化合物層32が絶縁層31、第1の導電層22a、及び接続配線21a上に形成される。
【0105】
次に、有機化合物層32にレーザ光29を照射して、有機化合物層32の一部をアブレーションして、図7(E)に示すような開口部36aを形成する。なお、有機化合物層32を形成する際に、開口部36aが形成可能なマスクを用いることで、図7(C)に示すレーザ光29の照射工程を経ずとも、開口部36aを形成することができる。
【0106】
次に、図7(G)及び(H)に示すように、有機化合物層32上に第2の導電層33a〜33cを形成する。
【0107】
第2の導電層33a〜33cは、上記実施の形態で示す第2の導電層24a、24bと同様の手法を適宜適用することができる。なお、スパッタリング法またはCVD法を用いる場合、有機化合物層32上に導電層を形成した後、マスクを用いて選択的に導電層をエッチングして、図6(A)に示すような第2の方向に縞状の第2の導電層33a〜33cを形成する。
【0108】
なお、本実施の形態は、第2の導電層24a、24b及び接続配線21aの接続方法として実施の形態1を用いたが、実施の形態2を適宜用いることもできる。
【0109】
以上の工程により、有機化合物層の開口部において第1の導電層と同時に形成された接続配線と接続する第2の導電層を形成することができる。また、従来と比較して小型化された半導体装置を作製することが可能である。また、従来と同様の面積の半導体装置においては、記憶情報量を増大させた半導体装置を作製することが可能である。
【0110】
(実施の形態4)
上記実施の形態で示す半導体装置のデータの書き込み動作及び読み出し動作について図8を用いて示す。
【0111】
図8(A)に示すように、本実施の形態の半導体装置122は、メモリセルアレイ116と、デコーダ123、124、セレクタ125、読み出し/書き込み回路126等の駆動回路とを有する。メモリセルアレイ116は複数のメモリセル121で形成される。メモリセル121は、第1の導電層、有機化合物層、及び第2の導電層が順に積層される。上記第1の導電層はワード線Wy(1≦y≦n)に接続されるか、又はワード線Wyを用いる。また、第2の導電層はビット線Bx(1≦x≦m)を用いる。
【0112】
メモリセルにデータの書き込みを行う際の動作について説明する。電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。
【0113】
メモリセル121にデータ「1」を書き込む場合、まず、デコーダ123、124およびセレクタ125によってメモリセル121を選択する。具体的には、デコーダ124によって、メモリセル121に接続されるワード線W3に所定の電圧V2を印加する。また、デコーダ123とセレクタ125によって、メモリセル121に接続されるビット線B3を読み出し/書き込み回路126に接続する。そして、読み出し/書き込み回路126からビット線B3へ書き込み電圧V1を出力する。こうして、当該メモリセル121を構成する第1の導電層と第2の導電層の間には電圧Vw=V1−V2を印加する。電位Vwを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、電圧Vwは5〜15V、あるいは−5〜−15Vとすればよい。例えば、(V1、V2)=(0V、5〜15V)、あるいは(3〜5V、−12〜−2V)などとすることができる。
【0114】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第1の導電層と第2の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【0115】
一方、メモリセル121にデータ「0」を書き込む場合は、メモリセル121には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ123、124およびセレクタ125によってメモリセル121を選択するが、読み出し/書き込み回路126からビット線B3への出力電位を、選択されたワード線W3の電位あるいは非選択ワード線の電位と同程度とし、メモリセル121を構成する第1の導電層と第2の導電層の間に、メモリセル121の電気特性を変化させない程度の電圧(例えば−5〜5V)を印加すればよい。
【0116】
次に、メモリセルからデータの読み出しを行う際の動作について説明する(図8(B)、(C)参照)。データの読み出しは、メモリセルを構成する第1の導電層と第2の導電層の間の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単にメモリセルの電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有するメモリセルの電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図8(B)に示す抵抗素子146と差動増幅器147を用いた回路126を考えることができる。抵抗素子146は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子146の代わりにトランジスタ148を用いても良いし、差動増幅器の代わりにクロックドインバータ149を用いることも可能である(図8(C))。クロックドインバータ149には、読み出しを行うときにHigh、行わないときにLowとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図8(B)及び(C)に限定されない。
【0117】
メモリセル121からデータの読み出しを行う場合、まず、デコーダ123、124およびセレクタ125によってメモリセル121を選択する。具体的には、デコーダ124によって、メモリセル121に接続されるワード線Wyに所定の電圧Vyを印加する。また、デコーダ123とセレクタ125によって、メモリセル121に接続されるビット線Bxを読み出し/書き込み回路126の端子Pに接続する。その結果、端子Pの電位Vpは、抵抗素子146(抵抗値Rr)とメモリセル121(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル121がデータ「0」を有する場合には、Vp0=Vy+(V0−Vy)×R0/(R0+Rr)となる。また、メモリセル121がデータ「1」を有する場合には、Vp1=Vy+(V0−Vy)×R1/(R1+Rr)となる。その結果、図8(B)では、VrefをVp0とVp1の間となるように選択することで、図8(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutとして、データ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。
【0118】
例えば、差動増幅器をVdd=3Vで動作させ、Vy=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、メモリセルの読み出しを行うことができる。
【0119】
上記の方法によると、有機化合物層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【0120】
(実施の形態5)
本実施の形態では、半導体装置の主要部について説明する。代表的には、メモリセルにスイッチング素子及び記憶素子を有するメモリセルアレイを有する半導体装置の主要な構成について、図9を用いて説明する。なお、記憶素子は、第1の導電層と、有機化合物層と、第2の導電層とを有する。図9(A)はメモリセルアレイの上面図を示し、図9(B)及び(C)は図9(A)のA−B、C−Dの断面図を示す。
【0121】
メモリセルアレイ222は、複数のメモリセル220がマトリクス状に設けられている。又、メモリセル220は、絶縁表面を有する基板200上にスイッチング素子として機能するトランジスタ202および当該トランジスタ202に接続された記憶素子212とを有している(図9(A)及び(B)参照。)。記憶素子212は、絶縁層205上に形成される第1の導電層206と、有機化合物層209と、第2の導電層210とを有する。なお、有機化合物層209は、第1の導電層206、及び第1の導電層206の一部を覆う隔壁として機能する絶縁層208上に形成される。また、トランジスタ202として、薄膜トランジスタを用いている。また、第2の導電層210を覆って保護層として機能する絶縁層を有してもよい。
【0122】
図9(A)において、記憶素子212の第2の導電層210は、薄膜トランジスタのゲート配線と平行な方向に、縞状に形成されている。また、接続配線207は、第2の導電層210の延長上に形成されている。なお、記憶素子212の第2の導電層210を薄膜トランジスタのソース配線と平行な方向に、縞状に形成されてもよい。この場合、接続配線207は、第2の導電層210の延長上に形成されている。
【0123】
また、図9(B)において、絶縁層205上には、第1の導電層206と同時に形成された接続配線207が形成されており、接続配線207上には開口部を有する絶縁層208、有機化合物層209、第2の導電層210が形成される。また、接続配線207及び第2の導電層210は、有機化合物層209の開口部211によって接続されている。
【0124】
また、接続配線をトランジスタのゲート電極と同時に形成することも可能である。さらには、接続配線をトランジスタの配線と同時に形成することも可能である。図9(C)には、トランジスタの配線204a、204bと同時に形成した接続配線215が、有機化合物層209の開口部216において第2の導電層210と接続される形態を示す。
【0125】
記憶素子212の第2の導電層210及び接続配線207、215の接続方法は、上記実施の形態を適宜適用することができる。
【0126】
トランジスタ202に用いることが可能な薄膜トランジスタの一態様について、図16を参照して説明する。図16(A)はトップゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板200上に絶縁層201が設けられ、絶縁層201上に薄膜トランジスタが設けられている。薄膜トランジスタは、絶縁層201上に半導体層1302、ゲート絶縁層として機能することができる絶縁層1303が設けられている。絶縁層1303の上には、半導体層1302に対応してゲート電極202aが形成され、その上層に保護層として機能する絶縁層203a、層間絶縁層として機能する絶縁層203bが設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続する配線204a、204bが形成される。
【0127】
半導体層1302は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
【0128】
レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が10MHz以上であって、パルス幅が1ナノ秒以下、好ましくは1乃至100ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、400cm2/V・sec以上を実現することができる。
【0129】
上記結晶化工程を、ガラス基板の耐熱温度(約600℃)以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。
【0130】
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層1302を形成してもよい。代表的には、絶縁性を有する基板200に石英基板を用い、非晶質若しくは微結晶質の半導体を700℃以上で加熱して半導体層1302を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
【0131】
ゲート絶縁層として機能することができる絶縁層1303としては、CVD法やPVD法等の薄膜形成方法により、酸化珪素層、窒化珪素層、酸化窒化珪素層等を適宜形成する。
【0132】
ゲート電極202aは金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、上記した金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1層と当該金属から成る第2層とを積層させた構造としても良い。積層構造とする場合には、第1層の端部が第2層の端部より外側に突き出した形状としても良い。このとき第1層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第2層の金属が、絶縁層1303やその下層の半導体層1302に拡散することを防ぐことができる。
【0133】
ゲート電極202aの側面には、サイドウォール(側壁スペーサ)1308が形成される。サイドウォールは、基板上にCVD法により酸化珪素で形成される絶縁層を形成し、該絶縁層をRIE(Reactive ion etching:反応性イオンエッチング)法により異方性エッチングすることで形成できる。
【0134】
半導体層1302、絶縁層1303、ゲート電極202aなどを組み合わせて構成されるトランジスタは、シングルドレイン構造、LDD(低濃度ドレイン)構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、サイドウォールが重畳する半導体層において、低濃度不純物領域1310が形成されるLDD構造の薄膜トランジスタを示す。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適用することができる。
【0135】
絶縁層203aは、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、その他の絶縁性材料を用いて形成することが好ましい。
【0136】
絶縁層203bは、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁層材料を塗布した後、熱処理により絶縁層を形成される酸化シリコンを用いることもできる。例えば、シロキサン結合を含む塗布層を形成しておいて、200乃至400℃での熱処理により形成可能な絶縁層を用いることができる。絶縁層203bを、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。
【0137】
絶縁層203bの上に形成される配線204a、204bは、ゲート電極202aと同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。絶縁層203aと同様に機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。配線204a、204bはチタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
【0138】
図16(B)は、ボトムゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板200上に絶縁層201が形成され、その上に薄膜トランジスタが設けられている。薄膜トランジスタには、ゲート電極202a、ゲート絶縁層として機能する絶縁層1303、半導体層1302、チャネル保護層1309、保護層として機能する絶縁層1305、層間絶縁層として機能する絶縁層203bが設けられている。さらにその上層には、保護層として機能する絶縁層を形成しても良い。配線204a、204bは、絶縁層1305の層上若しくは絶縁層203bの層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層1305、203bが形成されなくともよい。
【0139】
また、絶縁表面を有する基板200が可撓性を有する基板である場合、耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、トランジスタの半導体層に有機半導体を用いて形成することができる。
【0140】
さらには、薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。
【0141】
ここで、トランジスタ202として有機半導体を用いる薄膜トランジスタの構造について、図16(C)、(D)を参照して説明する。図16(C)は、スタガ型の有機半導体トランジスタを適用する一例を示している。基板200上にトランジスタ202として有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極202a、ゲート絶縁層として機能する絶縁層1403、ゲート電極202a及びゲート絶縁層として機能する絶縁層1403と重畳する半導体層1404、半導体層1404に接続する第1の配線204a、204bが形成されている。なお、半導体層1404は、ゲート絶縁層として機能する絶縁層1403及び第1の配線204a、204bに一部挟持される。
【0142】
ゲート電極202aとして液滴吐出法を用い、乾燥及び焼成して形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥及び焼成してゲート電極202aを形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物(ITO)などの導電性酸化物を主成分とする微粒子でもよい。
【0143】
ゲート絶縁層として機能する絶縁層1403は、絶縁層1303と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁層材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。
【0144】
有機半導体トランジスタの半導体層1404の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、PTCDA(ペリレンカルボン酸無水化物)、NTCDA(ナフタレンカルボン酸無水化物)などを用いることができる。また、有機半導体トランジスタの半導体層1404の材料としては、有機高分子化合物等のπ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
【0145】
また、有機半導体トランジスタの半導体層1404の形成方法としては、基板に膜厚の均一な膜が形成できる方法を用いればよい。厚さは1nm以上1000nm以下、好ましくは10nm以上100nm以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。
【0146】
図16(D)は、コプレナー型の有機半導体トランジスタを適用する一例を示している。基板200上にトランジスタ202として有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極202a、ゲート絶縁層として機能する絶縁層1403、第1の配線204a、204b、ゲート電極202a及びゲート絶縁層として機能する絶縁層1403に重畳する半導体層1404が形成されている。また、第1の配線204a、204bは、ゲート絶縁層として機能する絶縁層1403及び半導体層1404に一部挟持される。
【0147】
また、単結晶基板やSOI基板を用いて、トランジスタを形成し、その上に記憶素子を設けてもよい。SOI基板はウェハの貼り合わせによる方法や酸素イオンをSi基板内に打ち込むことにより内部に絶縁層を形成するSIMOXと呼ばれる方法を用いて形成すればよい。
【0148】
このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。
【0149】
記憶素子212は、絶縁層205上に形成される第1の導電層206と、第1の導電層206の一部を覆う隔壁(絶縁層)208と、第1の導電層206、及び隔壁(絶縁層)208を覆う有機化合物層209と、第2の導電層210とを有する。
【0150】
このように、絶縁層205を設けて記憶素子212を形成することによって第1の導電層206を自由に配置することができる。つまり、トランジスタ202の上方に記憶素子212を形成することが可能となる。その結果、半導体装置をより高集積化することが可能となる。また、配線204a、204b及びゲート電極202aの端部を覆わず、ゲート電極202aの直上に記憶素子212を形成することで、第1の導電層206が形成される下地領域(即ち絶縁層205の表面)の凸凹を低減することが可能である。このため、第1の導電層206の表面の凹凸も低減可能であり、記憶素子212の意図しない書き込みを制御することが可能であり、信頼性を高めることが可能である。
【0151】
第1の導電層206、有機化合物層209、及び第2の導電層210の材料や形成方法は、上記実施の形態で示した第1の導電層22a、有機化合物層23a、及び第2の導電層24a〜24bの材料および形成方法のいずれかを用いて同様に行うことができる。
【0152】
また、絶縁層208は、上記実施の形態で示した絶縁層25a、25b、31と同様の材料および形成方法を適宜用いて形成することができる。
【0153】
また、絶縁層205と第1の導電層206の間に整流性を有する素子を設けてもよい。または、第1の導電層206と有機化合物層209との間に、整流性を有する素子を設けてもよい。または、有機化合物層209と第2の導電層210との間に、整流性を有する素子を設けてもよい。または、第2の導電層210上に、実施の形態1で述べた整流性を有する素子を設けてもよい。
【0154】
また、絶縁表面を有する基板200及び絶縁層201の間に剥離層を設け、剥離層上にスイッチング素子及び記憶素子212を含む素子形成層を形成した後、素子形成層を剥離層から剥離し、可撓性を有する基板上に接着層を介して素子形成層を貼り合わせても良い。なお剥離方法としては、(1)絶縁表面を有する基板と素子形成層の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、当該素子形成層を剥離する方法、(2)絶縁表面を有する基板と素子形成層の間に剥離層として水素を含む非晶質珪素層を設け、レーザ光の照射またはエッチングにより当該非晶質珪素層を除去することで、当該素子形成層を剥離する方法、(3)素子形成層が形成された絶縁表面を有する基板を機械的に削除する、又は溶液やNF3やBrF3、ClF3等のフッ化ハロゲンガスによるエッチングで除去する方法、(4)絶縁表面を有する基板と素子形成層の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を溶液やNF3やBrF3、ClF3等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を用いればよい。
【0155】
また、素子形成層を貼り付ける可撓性を有する基板としては、可撓性基板、熱可塑性樹脂を有するフィルム、繊維質な材料からなる紙等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。なお、可撓性基板としては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性樹脂層を有するフィルムとしては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどを用いることもできる。
【0156】
(実施の形態6)
上記実施の形態で示す半導体装置のデータの書き込み動作及び読み出し動作について図10を用いて示す。
【0157】
半導体装置221は、デコーダ223、224、セレクタ225、読み出し/書き込み回路226、及びメモリセルアレイ222を有する。メモリセルアレイ222は、トランジスタ240と、記憶素子241とを有するメモリセル220を有する。記憶素子241は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタ240のゲート電極はワード線Wy(1≦y≦n)と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線Bx(1≦x≦m)と接続され、残る一方は記憶素子241が有する第1の導電層と接続される。記憶素子241の残る第2の導電層は接続配線と接続される。また、接続配線は共通電極(電位Vcom)と接続される。
【0158】
次に、半導体装置221にデータの書き込みを行うときの動作について説明する。
【0159】
ここでは、n行m列目のメモリセル220に電気的作用によりデータを書き込む場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。
【0160】
メモリセル220にデータ「1」を書き込む場合、まず、デコーダ223、224およびセレクタ225によってメモリセル220を選択する。具体的には、デコーダ224によって、メモリセル220に接続されるワード線Wnに所定の電圧V22を印加する。また、デコーダ223とセレクタ225によって、メモリセル220に接続されるビット線Bmを読み出し/書き込み回路226に接続する。そして、読み出し/書き込み回路226からビット線B3へ書き込み電圧V21を出力する。
【0161】
こうして、メモリセルを構成するトランジスタ240をオン状態とし、記憶素子241に、ビット線を電気的に接続し、おおむねVw=VcomーV21の電圧を印加する。なお、記憶素子241の第2の導電層は電位Vcomの共通電極に接続されている。電位Vwを適切に選ぶことで、当該一対の導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡(ショート)させてもよい。なお、電位は、(V21、V22、Vcom)=(5〜15V、5〜15V、0V)、あるいは(−12〜0V、−12〜0V、3〜5V)の範囲から適宜選べば良い。電圧Vwは5〜15V、あるいは−5〜−15Vとすればよい。
【0162】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位(例えば0V)を印加し、非選択のビット線は浮遊状態とするか、Vcomと同程度の電位を印加するとよい。
【0163】
一方、メモリセル220にデータ「0」を書き込む場合は、メモリセル220には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ223、224およびセレクタ225によってメモリセル220を選択するが、読み出し/書き込み回路226からビット線B3への出力電位をVcomと同程度とするか、ビット線B3を浮遊状態とする。その結果、記憶素子241には、小さい電圧(例えば−5〜5V)が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「0」書き込みが実現される。
【0164】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子241の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図10(B)に示す抵抗素子246と差動増幅器247を用いた回路226を考えることができる。抵抗素子は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子246の代わりに、トランジスタ250を用いても良いし、差動増幅器247の代わりにクロックドインバータ251を用いることも可能である(図10(C))。勿論、回路構成は図10(B)及び(C)に限定されない。
【0165】
x列y行目メモリセル220からデータの読み出しを行う場合、まず、デコーダ223、224およびセレクタ225によってメモリセル220を選択する。具体的には、デコーダ224によって、メモリセル220に接続されるワード線Wyに所定の電圧V24を印加し、トランジスタ240をオン状態にする。また、デコーダ223とセレクタ225によって、メモリセル220に接続されるビット線Bxを読み出し/書き込み回路226の端子Pに接続する。その結果、端子Pの電位Vpは、抵抗素子246(抵抗値Rr)と記憶素子241(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル220がデータ「0」を有する場合には、Vp0=Vcom+(V0−Vcom)×R0/(R0+Rr)となる。また、メモリセル220がデータ「1」を有する場合には、Vp1=Vcom+(V0−Vcom)×R1/(R1+Rr)となる。その結果、図10(B)では、VrefをVp0とVp1の間となるように選択することで、図10(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutが、データ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。
【0166】
例えば、差動増幅器をVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とし、トランジスタ240のオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、メモリセルの読み出しを行うことができる。
【0167】
上記の方法によると、記憶素子241の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【実施例1】
【0168】
本実施例では、上述した記憶回路を備えた非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよばれる。
【0169】
半導体装置800は、非接触でデータを交信する機能を有し、高周波回路810、電源回路820、リセット回路830、クロック発生回路840、データ復調回路850、データ変調回路860、他の回路の制御を行う制御回路870、記憶回路880およびアンテナ890を有している(図11)。高周波回路810はアンテナ890より信号を受信して、データ変調回路860より受信した信号をアンテナ890から出力する回路であり、電源回路820は受信信号から電源電位を生成する回路であり、リセット回路830はリセット信号を生成する回路であり、クロック発生回路840はアンテナ890から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路850は受信信号を復調して制御回路870に出力する回路であり、データ変調回路860は制御回路870から受信した信号を変調する回路である。また、制御回路870としては、例えばコード抽出回路910、コード判定回路920、CRC判定回路930および出力ユニット回路940が設けられている。なお、コード抽出回路910は制御回路870に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路920は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、CRC判定回路930は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【0170】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ890により無線信号が受信される。無線信号は高周波回路810を介して電源回路820に送られ、高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置800が有する各回路に供給される。また、高周波回路810を介してデータ復調回路850に送られた信号は復調される(以下、復調信号)。さらに、高周波回路810を介してリセット回路830を通った信号およびクロック発生回路840を通った復調信号は制御回路870に送られる。制御回路870に送られた信号は、コード抽出回路910、コード判定回路920およびCRC判定回路930等によって解析される。そして、解析された信号にしたがって、記憶回路880内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路940を通って符号化される。さらに、符号化された半導体装置800の情報はデータ変調回路860を通って、アンテナ890により無線信号に載せて送信される。なお、半導体装置800を構成する複数の回路においては、低電源電位(以下、VSS)は共通であり、VSSはGNDとすることができる。また、上記実施の形態で示す記憶回路を記憶回路880に適用することができる。
【0171】
このように、リーダ/ライタから半導体装置800に信号を送り、当該半導体装置800から送られてきた信号を検出器(例えば、リーダ/ライタ)で受信することによって、半導体装置のデータを読み取ることが可能となる。
【0172】
また、半導体装置800は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波または電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
【0173】
次に、上記半導体装置の構造の一例に関して図面を用いて説明する。本実施例の半導体装置の上面図を図12(A)に、図12(A)における線X−Yの断面構造を図12(B)に示す。
【0174】
図12(A)に示すように、半導体装置は基板400上に記憶回路404、集積回路部421、アンテナ431が設けられている。なお、図12に示す記憶回路404は図11に示す記憶回路880に相当し、集積回路部421は図11に示す高周波回路810、電源回路820、リセット回路830、クロック発生回路840、データ復調回路850、データ変調回路860、及び制御回路870に相当し、アンテナ431は図11に示すアンテナ890に相当する。
【0175】
図12(B)に示すように、半導体装置は、素子形成層403が基板400、401によって挟持されている。また、素子形成層403と基板400、401それぞれは、接着材406、405によって固着されている。また、素子形成層403には、絶縁層453、トランジスタ442が形成される。またトランジスタ442上に絶縁層454が形成され、絶縁層454には配線及びメモリセルアレイ433が形成される。また、絶縁層455及び配線上に導電層430及びアンテナ431が形成され、アンテナ431及び絶縁層455上に絶縁層432が形成される。導電層430及びアンテナ431は、絶縁層455に形成される開口部において、絶縁層454上に形成される配線456と接続される。配線456は集積回路の一部である高周波回路に接続される。また、記憶回路404には上記実施の形態で示す記憶回路を有し、集積回路部421にはトランジスタ442を有する例を示したが、その他抵抗素子、容量素子、整流素子等も有する。
【0176】
本実施例では、絶縁層455にポリイミド層を用いて形成し、導電層430にチタン層、アルミニウム層、及びチタン層が積層された導電層を用い、アンテナ431に印刷法により形成された銀合金層をそれぞれ用いている。絶縁層432はアンテナ431の凹凸を緩和するために形成しており、塗布法により組成物を塗布し、乾燥及び焼成をして形成することが好ましい。ここでは、絶縁層432として、エポキシ樹脂層を用いて形成する。基板400、401にPENフィルムを用い、接着材406、405に熱可塑性樹脂を用いる。
【0177】
なお、アンテナは、記憶回路に対して、重なって設けてもよいし、重ならずに周囲に設ける構造でもよい。また重なる場合も全面が重なってもよいし、一部が重なっている構造でもよい。アンテナ部と記憶回路が重なる構造であると、アンテナが交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、半導体装置を小型化することもできる。
【0178】
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【0179】
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナ431を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成する。
【0180】
また、半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナ431の長さ等の形状を適宜設定すればよく、例えば、アンテナ431を線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチアンテナ)またはリボン型の形等に形成することができる。また、アンテナ431の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【0181】
アンテナ431は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【0182】
例えば、スクリーン印刷法を用いてアンテナを形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷し、乾燥及び焼成することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられるまた、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
【0183】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
【0184】
また、本実施例においては、素子形成層においてトランジスタ等の半導体素子とアンテナを直接形成した半導体装置を示したが、これに限定される物ではない。例えば、半導体素子とアンテナを別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。
【0185】
本発明により、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を作製することができる。また、信頼性が高く、安価な半導体装置を作製することができる。
【0186】
非接触でデータの入出力が可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図13(A)参照)、包装用容器類(包装紙やボトル等、図13(C)参照)、記録媒体(DVDソフトやビデオテープ等、図13(B)参照)、乗物類(自転車等、図13(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札(図13(E)、図13(F)参照)等の物品に設けて使用することができる。また、動物類や人体に設けることができる。電子機器とは、液晶表示装置、EL(Electro Luminescence)表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。
【0187】
本発明の半導体装置9210は、プリント基板への実装、表面への貼着、埋め込み等により、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置9210は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置9210を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置9210を設けることにより、検品システム等のシステムの効率化を図ることができる。
【0188】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、検出器(例えば、リーダ/ライタ)3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図14(A))。品物3220が含む半導体装置3230に検出器(例えば、リーダ/ライタ)3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、検出器(例えば、リーダ/ライタ)3240と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図14(B))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【0189】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705を有する(図15参照)。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置2710を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、記憶回路、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【0190】
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と接続される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。
【0191】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。
【0192】
また、本発明の半導体装置は、外部からの電圧印加により変化する有機化合物層が一対の導電層間に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【0193】
また、本発明の半導体装置が有する半導体装置は、外部からの電圧印加によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【0194】
なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【図面の簡単な説明】
【0195】
【図1】本発明の半導体装置を説明する上面図及び断面図である。
【図2】本発明の半導体装置の作製工程を説明する断面図である。
【図3】本発明の半導体装置の作製工程を説明する断面図である。
【図4】本発明の半導体装置を説明する上面図及び断面図である。
【図5】本発明の半導体装置の作製工程を説明する断面図である。
【図6】本発明の半導体装置を説明する上面図及び断面図である。
【図7】本発明の半導体装置の作製工程を説明する断面図である。
【図8】本発明の半導体装置を説明する図である。
【図9】本発明の半導体装置を説明する上面図及び断面図である。
【図10】本発明の半導体装置を説明する図である。
【図11】本発明の半導体装置を説明する図である。
【図12】本発明の半導体装置を説明する上面図及び断面図である。
【図13】本発明の半導体装置の応用例を示す図である。
【図14】本発明の半導体装置の応用例を示す図である。
【図15】本発明の半導体装置の応用例を示す図である。
【図16】本発明に適用可能なトランジスタの構造を示す図である。
【図17】本発明の半導体装置を説明する上面図である。
【図18】従来の半導体装置を説明する上面図である。
【図19】本発明及び従来の半導体装置を説明する断面図である。
【技術分野】
【0001】
本発明は、有機化合物を用いて形成された記憶素子を備えた半導体装置に関する。
【背景技術】
【0002】
近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ(IDタグ、ICタグ、ICチップ、RF(Radio Frequency)タグ、無線タグ、電子タグ、RFID(Radio Frequency Identification)ともよばれる)とよばれ、既に一部の市場で導入されている。
【0003】
現在実用化されているこれらの半導体装置の多くは、Si等の半導体基板を用いた回路(IC(Integrated Circuit)チップとも呼ばれる)とアンテナとを有し、当該ICチップは記憶回路(メモリとも呼ぶ)や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機薄膜トランジスタや有機メモリ等の開発が盛んに行われている(例えば特許文献1)。
【特許文献1】特開2004−47791号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
記憶回路としては、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)、FeRAM(Ferroelectric Random Access Memory)、マスクROM(Read Only Memory)、EPROM(Electrically Programmable Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory)、フラッシュメモリなどが挙げられる。このうち、DRAM、SRAMは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。FeRAMは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクROMは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。EPROM、EEPROM、フラッシュメモリは、不揮発性の記憶回路ではあるが、2つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。
【0005】
一方、メタルマスクを用いた蒸着法やスパッタリング法を用いて半導体装置を作製する場合、メタルマスクのアライメントの位置合わせ工程を用いる。一般にフォトリソグラフィー工程やレーザアブレーションのような手法においては、位置合わせの精度が高く数μm程度であり、アライメントの位置合わせのマージンをそれほど考慮しなくて良い。しかしながら、メタルマスクを用いた蒸着法やスパッタリング法では、アライメントの位置合わせ精度が低く、更には成膜時のメタルマスク部分への回り込みを考慮して、数十μm〜数百μmのマージンをとる必要がある。このため、微細な構造の素子等を作製することが困難であり、半導体装置の小型化、軽量化、高性能化が困難である。
【0006】
上記問題を鑑み、本発明は、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を提供する。また、高集積化が可能な半導体装置を提供する。さらには、小型化が可能な半導体装置を提供する。
【課題を解決するための手段】
【0007】
本発明の一は、第1の導電層、第2の導電層、及び第1の導電層及び第2の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、有機化合物層に形成される開口部を介して第2の導電層は接続配線と接続される半導体装置である。
【0008】
また、本発明の一は、第1の導電層、第2の導電層、及び第1の導電層及び第2の導電層に挟持される有機化合物層を有する記憶素子を有する半導体装置において、有機化合物層に形成される開口部を介して第2の導電層は第1の接続配線及び前記第2の接続配線と接続される半導体装置である。
【0009】
なお、上記接続配線は、第1の導電層と同一の絶縁層または絶縁性基板に接する。また、上記接続配線は、第1の導電層と同時に形成される。また、上記接続配線は、第1の導電層と同一の材料からなる。
【0010】
なお、上記接続配線は、上記第1の導電層の周辺部に形成される。また、第1の接続配線及び第2の接続配線は、前記第1の導電層を上面からみて、上記第1の導電層を間に挟む周辺部に形成される。
【0011】
また、本発明の一は、第1の導電層及び接続配線を形成し、第1の導電層及び接続配線上に有機化合物層を形成した後、有機化合物層の一部を除去し、接続配線の一部を露出した後、接続配線に接続される第2の導電層を形成する半導体装置の作製方法である。
【0012】
また、本発明の一は、第1の導電層及び接続配線を形成し、第1の導電層及び接続配線上に有機化合物層を形成し、有機化合物層上に第2の導電層を形成した後、第2の導電層にレーザ光を照射して、第2の導電層及び接続配線を接続させる半導体装置の作製方法である。
【0013】
また、本発明の一は、第1の導電層、第1の接続配線、及び第2の接続配線を形成し、第1の導電層、第1の接続配線、及び第2の接続配線上に有機化合物層を形成し、有機化合物層上に第2の導電層を形成した後、第2の導電層に電圧を印加して、前記第2の導電層を介して前記第1の接続配線及び前記第2の接続配線を電気的に接続する半導体装置の作製方法である。
【0014】
なお、接続配線、第1の接続配線、第2の接続配線は、デコーダ、セレクタ、読み出し/書き込み回路126等の駆動回路や、共通電極に接続される。
【発明の効果】
【0015】
本発明によれば、有機化合物層有する記憶素子を設けることにより、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を得ることができる。また、接続配線と第2の導電層を有機化合物層に形成される開口部を介して接続することにより、高集積化が可能となる。それにより小型化が可能な半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0016】
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる形態で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
【0017】
(実施の形態1)
本実施の形態では、本発明の半導体装置の主要な構成について示す。代表的には、第1の導電層と、有機化合物層と、第2の導電層とを有する記憶素子を有するメモリセルがマトリクス状に配列されたメモリセルアレイについて、図1乃至3を用いて説明する。図1(A)はメモリセルアレイの上面図を示し、図1(B)は図1(A)のA−Bの断面図を示し、図1(C)は図1(A)のC−Dの断面図を示す。
【0018】
なお、ここでは、第1の導電層22aは第1方向に延び、第2の導電層24aは第1の方向と交差する第2の方向に延び、接続配線21aが複数の第1の導電層の外側に形成されているが、この代わりに、第1の導電層が前記第2の方向に延び、第2の導電層が前記第1の方向に延び、配線が第1の導電層の外側に形成されてもよい。
【0019】
メモリセルアレイ18には、メモリセル19がマトリクス状に設けられている(図1(A)参照。)。メモリセル19は、記憶素子10aを有する(図1(B)参照。)。記憶素子10aは、基板20上に、第1の方向に延びた第1の導電層22aと、第1の導電層22aを覆う有機化合物層23aと、第1の方向と交差する第2の方向に延びた第2の導電層24aとを有する。また、第1の導電層22aと同時に形成される接続配線21aが複数の第1の導電層の外側に形成される。即ち、第1の導電層22a及び接続配線21aは、同一の基板20に接する。また、第2の導電層24aを覆うように、保護層として機能する絶縁層を設けてもよい。
【0020】
図1(B)において接続配線部及びメモリセルアレイの断面構造について示す。
【0021】
基板20上に接続配線21a及び第1の導電層22aが形成される。基板20、接続配線21a、及び第1の導電層22a上に有機化合物層23aが形成される。また、有機化合物層23a上及び接続配線21aの一部上に第2の導電層24aが形成される。第2の導電層24aは有機化合物層23aの開口部26aにおいて、接続配線21aと接続される。
【0022】
図1(C)においてメモリセルアレイの断面構造について示す。なお、図1(C)は図1(B)の断面方向と垂直な方向における断面構造を示す。
【0023】
基板20上に第1の導電層22aが形成される。第1の導電層22a上に有機化合物層23b及び隔壁として機能する絶縁層25a、25bが形成される。また、隔壁として機能する絶縁層25a、25b上にも有機化合物層27a、27bが形成される。なお、有機化合物層23b及び有機化合物層27a、27bはそれぞれ、分断されているため絶縁されている。有機化合物層23b上に第2の導電層24bが形成される。また、有機化合物層27a、27b上に第2の導電層28a、28bが形成される。また、第1の導電層22a、有機化合物層23b、及び第2の導電層24bにより記憶素子10bを構成する。
【0024】
基板20としては、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板、繊維質な材料からなる紙等を用いることができる。可撓性基板とは、折り曲げることができる(フレキシブル)基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性樹脂層を有するフィルム(ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる)を用いることもできる。
【0025】
第1の導電層22a、接続配線21a、及び第2の導電層24aとしては、導電性の高い金属、合金、化合物等からなる単層または積層構造を用いることができる。代表的には、仕事関数の大きい(具体的には4.0eV以上)金属、合金、導電性化合物、およびこれらの混合物や、仕事関数の小さい(具体的には3.8eV以下)金属、合金、導電性化合物、およびこれらの混合物などを用いることが可能である。
【0026】
仕事関数の大きい(具体的には4.0eV以上)金属、合金、導電性化合物の代表例としては、インジウム錫酸化物(以下、ITOと示す)、または珪素を含有したITO、2〜20%の酸化亜鉛(ZnO)を含む酸化インジウム等が挙げられる。また、チタン(Ti)、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、パラジウム(Pd)、または金属材料の窒化物(例えば、窒化チタン(TiN)、窒化タングステン(WN)、窒化モリブデン(MoN))等を用いることも可能である。
【0027】
仕事関数の小さい(具体的には3.8eV以下)金属、合金、導電性化合物の代表例としては、元素周期表の1族または2族に属する金属、即ちリチウム(Li)やセシウム(Cs)等のアルカリ金属、およびマグネシウム(Mg)、カルシウム(Ca)、ストロンチウム(Sr)等のアルカリ土類金属、およびこれらのいずれかを含む合金(MgAg、AlLi)、ユーロピウム(Er)、イッテルビウム(Yb)等の希土類金属およびこれらを含む合金等が挙げられる。
【0028】
なお、第1の導電層22a又は第2の導電層24aに、有機化合物層23a、23b、27a、27bに対して正孔を注入する電極、すなわち陽極を用いる場合には、仕事関数の大きな電極を用いるのが好ましい。逆に有機化合物層23a、23b、27a、27bに対して電子を注入する電極を用いる場合には、仕事関数の小さい電極を用いることが好ましい。
【0029】
有機化合物層23a、23b、27a、27bとしては、第1の導電層22a及び第2の導電層24aに印加された電圧により、結晶状態や導電性、形状が変化する有機化合物で形成する。有機化合物層23a、23b、27a、27bは、単層で設けてもよいし、異なる有機化合物で形成された層複数を積層させて設けてもよい。
【0030】
なお、有機化合物層23a、23bは、外部からの電圧印加により記憶素子の電気抵抗が変化する膜厚で形成する。有機化合物層23a、23bの代表的な膜厚は、5nmから100nm、好ましくは10nmから60nmである。
【0031】
また、有機化合物層23a、23b、27a、27bは、正孔輸送性を有する有機化合物又は電子輸送性を有する有機化合物を用いて形成することができる。
【0032】
正孔輸送性を有する有機化合物としては、4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:NPB)や4,4’−ビス[N−(3−メチルフェニル)−N−フェニル−アミノ]−ビフェニル(略称:TPD)や4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)や4,4’−ビス(N−(4−(N,N−ジ−m−トリルアミノ)フェニル)−N−フェニルアミノ)ビフェニル(略称:DNTPD)などの芳香族アミン系(即ち、ベンゼン環−窒素の結合を有する)の化合物やフタロシアニン(略称:H2PC)、銅フタロシアニン(略称:CuPC)、バナジルフタロシアニン(略称:VOPC)等のフタロシアニン化合物を用いることができる。ここに述べた物質は、主に10−6cm2/Vs以上の正孔移動度を有する物質である。
【0033】
電子輸送性を有する有機化合物としては、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−4−フェニルフェノラト−アルミニウム(略称:BAlq)等キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる材料を用いることができる。また、この他、ビス[2−(2−ヒドロキシフェニル)ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などのオキサゾール系、チアゾール系配位子を有する金属錯体などの材料も用いることができる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)等を用いることができる。ここに述べた物質は、主に10−6cm2/Vs以上の電子移動度を有する物質である。
【0034】
また、有機化合物層23a、23b、27a、27bの正孔輸送性又は電子輸送性を変化させるために、電荷輸送性の異なる複数の有機化合物で有機化合物層23a、23b、27a、27bを形成してもよい。このような有機化合物層は、電荷輸送性の異なる有機化合物を共蒸着することで形成することが可能である。
【0035】
さらには、有機化合物層23a、23b、27a、27bの正孔輸送性又は電子輸送性を変化させるために、有機化合物及び絶縁物で有機化合物層23a、23b、27a、27bを形成してもよい。このような有機化合物層は、有機化合物と無機化合物の共蒸着や、有機化合物層に無機化合物の添加、有機化合物層及び無機化合物層の積層構造等とすることで形成することが可能である。無機化合物としては、絶縁物及び半導体がある。絶縁性を有する無機化合物としては、MgO、CaO、SrO、BaO、Sc2O3、ZrO2、Fe2O3、CoO、PdO、Ag2O、Al2O3等に代表される絶縁性を有する酸化物、LiF、KF、CaF2等に代表される絶縁性を有するフッ化物、LiCl、NaCl、KCl、BeCl2、CaCl2、BaCl2等に代表される絶縁性を有する塩化物、KBr、CsBr、AgBr等に代表される絶縁性を有する臭化物、NaI、KI、BaI2等に代表される絶縁性を有するヨウ化物、MgCO3、CaCO3、SrCO3、BaCO3、MnCO3、FeCO3、CoCO3等に代表される絶縁性を有する炭酸塩、Li2SO4、K2SO4、Na2SO4、MgSO4、CaSO4、SrSO4、BaSO4等に代表される絶縁性を有する硫酸塩、AlN、SiN等に代表される絶縁性を有する窒化物がある。また、半導体を示す無機化合物としては、酸化モリブデン、酸化スズ、酸化ビスマス、シリコン膜、酸化バナジウム、酸化ニッケル、酸化亜鉛、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、酸化インジウム、リン化インジウム、窒化インジウム、硫化カドミウム、テルル化カドミウム、チタン酸ストロンチウム膜などがある。
【0036】
隔壁として機能する絶縁層25a、25bの形状は、本実施の形態では、断面において底辺より上辺の長さが長い逆台形であることが好ましい。また、第2の導電層が形成される第2の方向に縞状に形成されることが好ましい。このような形状にすることで、有機化合物層及び第2の導電層を形成する際、自己整合的に絶縁層25a、25b上の領域に形成される有機化合物層及び第2の導電層と、第1の導電層22a上に形成される有機化合物層及び第2の導電層とを縞状に分離することができる。このため、有機化合物層及び第2の導電層の工程数を削減することが可能である。
【0037】
隔壁として機能する絶縁層25a、25bは、ポリイミド、ポリエチレン、ポリプロピレン、ポリスチレン樹脂、エポキシ樹脂、アクリル樹脂等の有機樹脂または有機化合物を用いて形成する。
【0038】
なお、メモリセル19には記憶素子10の他に整流性を有する素子を設けることが好ましい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、またはダイオード等がある。ダイオードの代表例としては、PN接合ダイオード、PIN接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成のダイオードを用いてもよい。基板20及び第1の導電層22aの間に整流性を有する素子を設けることができる。また、第2の導電層を介して有機化合物層23a、23bと反対側に整流性を有する素子を設けることができる。また、整流性を有する素子は、有機化合物層23a、23bと第1の導電層22aとの間に設けることができる。また、有機化合物層23a、23bと第2の導電層24aとの間に整流性を有する素子を設けることができる。このように、整流性がある素子を設けることにより、1つの方向にしか電流が流れないために、読み出し誤差が減少する。
【0039】
記憶素子を構成する第1の導電層、有機化合物層、及び第2の導電層並びに接続配線を形成する場合、メタルマスクを用いて有機化合物層や第2の導電層を形成する場合、メタルマスクのアライメント精度や成膜時の回り込み等を考慮して、一定のマージンを考慮したレイアウトの設計が必要である。
【0040】
図18に従来の記憶素子が形成されるメモリセルアレイの端部の上面図を示し、図19(C)に図18のA−Bの断面図を示す。図18においては、複数の第2の導電層24を第1の導電層22と交差する方向に分離するために、逆台形状の層間絶縁層25を第1の導電層22と交差する方向に設けている。また、層間絶縁層25上には、有機化合物層及び第2の導電層24と同時に形成された導電層28が設けられる。
【0041】
間に有機化合物層を設けずに接続配線21及び第2の導電層24を接続させるようにレイアウトを設計すると、第1の導電層22を覆う有機化合物層23cを形成する場合、有機化合物層23を形成するメタルマスクのずれを考慮すると、マージンd1が必要である。
【0042】
また、接続配線21及び第2の導電層24が接続する領域において、有機化合物層23cが形成されないようにするためには、有機化合物層23cを形成するメタルマスクのずれを考慮するとマージンd2が必要である。
【0043】
また、接続配線21に接続する第2の導電層24を形成する場合、第2の導電層24を形成するメタルマスクのずれを考慮すると、接続配線21及び第2の導電層24が接続する端部26cからマージンd3が必要である。
【0044】
なお、破線23dは有機化合物層が最低限形成される必要がある領域であり、破線M1は有機化合物層を形成するためのメタルマスクの開口部設計可能領域を示し、破線M2は第2の導電層24を形成するためのメタルマスクの開口部設計可能領域を示す。
【0045】
しかしながら、図17に示す本発明のように、有機化合物層23cに形成される開口部26aにおいて接続配線21及び第2の導電層24を接続させることにより、メタルマスクのマージンを削減することができる。
【0046】
図17に本発明の記憶素子が形成されるメモリセルアレイの端部の上面図を示し、図19(A)に図17(A)のA−Bの断面図を示し、図19(B)に図17(B)のA−Bの断面図を示す。図17(A)においては、図18と同様に、複数の第2の導電層24を第1の導電層22と交差する方向に分離するために、逆台形状の層間絶縁層(図示せず)を第1の導電層22と交差する方向に設けている。また、層間絶縁層上には、有機化合物層23cと同時に形成される有機化合物層、及び第2の導電層24と同時に形成される導電層28が設けられる。
【0047】
図17(A)に示すように、第1の導電層22を覆う有機化合物層23cを形成する場合、有機化合物層23cを形成するメタルマスクのずれを考慮すると、マージンd11(図18のマージンd1に相当する。)が必要である。また、開口部26aに第2の導電層24を形成する場合、第2の導電層24を形成するメタルマスクのずれを考慮すると、マージンd12が必要である。
【0048】
さらには、接続配線21及び第2の導電層24を確実に接続するため、開口部26aを設け、当該領域において、接続配線21及び第2の導電層24を接続する。
【0049】
しかしながら、上記図18で示す従来例のように、接続配線21及び第2の導電層24が接続される領域(図17(A)においては、開口部26a)に有機化合物層を形成しないためのマージンd2が必要ではない。
【0050】
さらには、開口部26aはアライメント精度の高いフォトリソグラフィー工程またはレーザアブレーションで形成することが可能である。このため、接続配線21を第1の導電層22に近づけた位置に設けることが可能である。この結果、接続配線21及び第2の導電層24が接続する領域を、メモリセルアレイに近づけることが可能である。
【0051】
断面が順テーパ状(即ち、断面の上辺が底辺より短い台形状)であり、基板上ほぼ全面に形成され、接続配線21及び第1の導電層22の一部を露出する開口部16を有する層間絶縁層15を形成する場合について、図17(B)及び19(B)を用いて説明する。
【0052】
第1の導電層22上に有機化合物層23cを形成する場合、有機化合物層23cを形成するメタルマスクのずれを考慮すると、マージンd13(図18のマージンd1に相当する。)が必要である。
【0053】
また、開口部26bに第2の導電層24を形成する場合、第2の導電層24を形成するメタルマスクのずれを考慮すると、マージンd14が必要である。さらには、接続配線21及び第2の導電層24を確実に接続するため、開口部26bを設け、当該領域において、接続配線21及び第2の導電層24を接続する。
【0054】
しかしながら、上記図18で示す従来例のように、接続配線21及び第2の導電層24が接続される領域(図17(B)においては、開口部26b)に有機化合物層23cを形成しないためのマージンd2が必要ではない。
【0055】
さらには、開口部26bはアライメント精度の高いフォトリソグラフィー工程またはレーザアブレーションで形成することが可能である。このため、接続配線21を第1の導電層22に近づけた位置に設けることが可能である。この結果、接続配線21及び第2の導電層24が接続する領域を、メモリセルアレイに近づけることが可能である。
【0056】
本発明のような構造をとることにより、第2の導電層24及び接続配線21が接続される領域を、メモリセルアレイに近づけることが可能であり、半導体装置の小型化が可能である。また、従来と同様の面積においては、より多くの記憶素子を記憶回路に集積することが可能であり、情報の記録を増大させた半導体装置を作製することができる。
【0057】
次に、本実施の形態で示す半導体装置の作製方法について、図2及び図3を用いて説明する。
【0058】
図2(A)、(C)、(E)、及び(G)は図1(B)のA−Bの作製工程を示し、図2(B)、(D)、(F)、及び(H)は図1(C)のC−Dの作製工程を示す。
【0059】
図2(A)及び(B)に示すように、基板20上に第1の導電層22a及び接続配線21aを形成し、第1の導電層22a及び接続配線21a上に隔壁として機能する絶縁層25a、25bを形成する。
【0060】
第1の導電層22a及び接続配線21aは、蒸着法、スパッタリング法、CVD法、印刷法、電解メッキ法、無電解メッキ法、液滴吐出法等を用いて導電層を形成する。なお、ここでは、液滴吐出法とは微粒子を含む組成物の液滴を微細な孔から吐出して所定の形状のパターンを形成する方法である。
【0061】
ここでは、50〜200nmのチタン膜をスパッタリング法により成膜した後、フォトリソグラフィー法により所望の形状にエッチングして第1の導電層22a、接続配線21aを形成する。
【0062】
隔壁として機能する絶縁層25a、25bは、ドライエッチング法、ウエットエッチング法等を用いて形成することができる。また、感光性樹脂を用いて絶縁層25a、25bを形成する場合、フォトリソグラフィー工程等を用いて形成することができる。なお、隔壁として機能する絶縁層25a、25bを第1の導電層22aと交差する方向に形成することが好ましい。
【0063】
次に、図2(C)及び(D)に示すように、基板20、接続配線21a、及び第1の導電層22a上に有機化合物層23a、23bを形成する。なお、本実施の形態においては、隔壁として機能する絶縁層25a、25bの断面が逆台形状であるため、有機化合物層を形成するときに、隔壁として機能する絶縁層25a、25b上に形成されるとともに、隔壁として機能する絶縁層25a、25bの間にも形成される。即ち、基板20及び第1の導電層22a上に形成される有機化合物層23aは、絶縁層25a、25b上に形成される有機化合物層27a、27bと分離され、且つ第1の導電層22aと交差する方向に形成される。
【0064】
有機化合物層23a、23b、27a、27bは、蒸着法、電子ビーム蒸着法、スパッタリング法、CVD法等を用いて形成することができる。また、スピンコート法、ゾル−ゲル法、印刷法または液滴吐出法等を用いてもよいし、上記方法とこれらを組み合わせてもよい。
【0065】
ここでは、蒸着法により厚さ0.1〜10nm、好ましくは1〜5nmの酸化スズ層を形成した後、蒸着法により厚さ5〜50nm、好ましくは10〜20nmのNPBを用いて有機化合物層23a、23b、27a、27bを形成する。
【0066】
次に、有機化合物層23aにレーザ光29を照射して、有機化合物層23aの一部をアブレーションして、図2(E)に示すような開口部26aを形成する。なお、有機化合物層23aを形成する際に、開口部26aを形成可能なマスクを用いることで、図2(C)に示すレーザ光29の照射工程を経ずとも、開口部26aを形成することができる。
【0067】
次に、図2(G)及び(H)に示すように、有機化合物層23a、23b上に第2の導電層24a、24bを形成するとともに、及び有機化合物層27a、27b上に第2の導電層28a、28bを形成する。また、第2の導電層24a、24b、28a、28bとして厚さ50〜200nmのアルミニウム層を蒸着法により形成する。
【0068】
第2の導電層24a、24bは、断面が逆台形状の隔壁として機能する絶縁層25a、25bが形成されているため、マスクを用いずとも、有機化合物層27a、27b上に形成される第2の導電層28a、28bと分離され、且つ第1の導電層22aと交差する方向に第2の導電層24a、24bを形成することができる。
【0069】
また、上記とは異なる手法で形成可能な半導体装置の作製方法について、図3に示す。
【0070】
図3(A)及び(B)に示すように、図2(A)及び(B)と同様に、基板20上に第1の導電層22a及び接続配線21aを形成する。
【0071】
次に、図3(C)及び(D)に示すように、図2(C)及び(D)と同様に、第1の導電層22a上に有機化合物層23a、23b、隔壁として機能する絶縁層25a、25bを形成する。隔壁として機能する絶縁層25a、25b上に有機化合物層27a、27bを形成する。
【0072】
次に、図3(E)及び(F)に示すように、有機化合物層23a、23b、27a、27b上に第2の導電層24a、24b、28a、28bを形成する。次に、接続配線21a、有機化合物層23a、及び第2の導電層24aが重畳する領域にレーザ光29を照射して、少なくとも有機化合物層23a及び第2の導電層24aを溶融させて、図3(G)に示すように、接続配線21aと第2の導電層24aを接続させる。
【0073】
このとき、第2の導電層24aが接続配線21aの深さまで打ち込まれるようにレーザの出力を調節する。ここでは、レーザ波長266nmのNd:YVO4パルスレーザーを用いて、発振周波数を15kHz、平均出力を3Wとしてレーザ照射を行う。この条件は代表的な条件を例示しただけであり、この条件に特に限定されるものではない。このレーザ照射により、第2の導電層24aと接続配線21aが電気的に接続され、図3(G)に示すような状態となる。具体的には、図3(G)に示すように、レーザ光が照射された箇所において、有機化合物層23aに開口部26aが形成され、当該開口部26aの側壁部分に沿って接続配線21aの表面まで第2の導電層24aが侵出している状態となっている。
【0074】
以上の工程により、有機化合物層23aの開口部26aにおいて第1の導電層22aと同時に形成された接続配線21aと接続する第2の導電層24aを形成することができる。また、従来と比較して小型化された半導体装置を作製することが可能である。また、従来と同様の面積の半導体装置においては、記憶情報量を増大させた半導体装置を作製することが可能である。
【0075】
(実施の形態2)
本実施の形態では、上記実施の形態の接続配線及び第2の導電層の接続方法の異なる半導体装置の主要な構成について、図4を用いて説明する。
【0076】
本実施の形態では、第1の導電層と、有機化合物層と、第2の導電層とを有するメモリセルがマトリクス状に配列されたメモリセルアレイについて、図4及び5を用いて説明する。図4(A)はメモリセルアレイの上面図を示し、図4(B)は図4(A)のA−B、E−Fの断面図を示し、図4(C)は図4(A)のC−Dの断面図を示す。なお、本実施の形態では、第2の導電層の両端において第1の接続配線及び第2の接続配線が接続される。
【0077】
メモリセルアレイ18には、メモリセル19がマトリクス状に設けられている(図4(A)参照。)。メモリセル19は、記憶素子10を有する(図4(B)参照。)。記憶素子10は、基板20上に、第1の方向に延びた第1の導電層22aと、第1の導電層22aを覆う有機化合物層23aと、第1の方向と交差する第2の方向に延びた第2の導電層24aとを有する。また、第1の導電層と同時に形成される接続配線が複数の第1の導電層の外側に形成される。即ち、第1の導電層、第1の接続配線、及び第2の接続配線は、同一の基板20に接する。
【0078】
図4(B)において第1の接続配線、第2の接続配線、及びメモリセルアレイの断面構造について示す。
【0079】
図4(B)のA−Bの領域においては、基板20上に第1の接続配線21a及び第1の導電層22aが形成される。基板20、第1の接続配線21a、及び第1の導電層22a上に有機化合物層23aが形成される。また、有機化合物層23a上とともに、第1の接続配線21aの一部上に第2の導電層24aが形成される。第2の導電層24aは有機化合物層23aの開口部26aにおいて、第1の接続配線21aと接続される。また、図4(B)のE−Fの領域においては、基板20上に第2の接続配線21b及び第1の導電層22bが形成される。基板20、第2の接続配線21b、及び第1の導電層22b上に有機化合物層23aが形成される。また、有機化合物層23a上及び第2の接続配線21bの一部上に第2の導電層24aが形成される。第2の導電層24aは有機化合物層23aの開口部26bにおいて、第2の接続配線21bと接続される。即ち、第2の導電層24aは、第1の接続配線21a及び第2の接続配線21bに接続されている。
【0080】
図4(C)において図4(A)のメモリセルアレイのC−Dの断面構造について示す。図4(C)は図1(C)のと同様の断面構造である。
【0081】
次に、本実施の形態で示す半導体装置の作製方法について、図5を用いて説明する。
【0082】
図5(A)、(C)〜(E)は図4(B)のA−B及びE−Fの作製工程を示し、図5(B)は図4(C)のC−Dの作製工程を示す。
【0083】
図5(A)に示すように、実施の形態1と同様に、基板20上に第1の導電層22a、22b、及び第1の接続配線21a、第2の接続配線21bを形成する。
【0084】
次に、図5(B)に示すように、第1の導電層22a上に隔壁として機能する絶縁層25a、25bを形成する。
【0085】
次に、図5(C)に示すように、基板20、第1の接続配線21a、第2の接続配線21b、及び第1の導電層22a、22b上に有機化合物層23aを形成する。なお、図5(C)には図示しないが、本実施の形態においても、隔壁として機能する絶縁層25a、25bの側面が逆台形状であるため、有機化合物層を形成するときに、隔壁として機能する絶縁層25a、25b上に有機化合物層が形成されるとともに、その間にも形成される。即ち、基板20及び第1の導電層22a上に形成される有機化合物層23aは、絶縁層25a、25b上に形成される有機化合物層と分離され、且つ第1の導電層22aと交差する方向に形成される。
【0086】
次に、図5(D)に示すように、有機化合物層23a上に第2の導電層24aを形成する。
【0087】
次に、第1の接続配線21a及び第2の接続配線21bに所定の電圧を印加し、有機化合物層23aの結晶状態や導電性、形状を変化させて、第1の接続配線21a、第2の導電層24a、及び第2の接続配線21bを短絡させる。この結果、第1の接続配線21a、第2の導電層24a、及び第2の接続配線21bが有機化合物層23aの開口部26a、26bにおいてそれぞれ接続される。
【0088】
以上の工程により、有機化合物層の開口部において第1の導電層と同時に形成された複数の接続配線と接続する第2の導電層を形成することができる。また、従来と比較して小型化された半導体装置を作製することが可能である。また、従来と同様の面積の半導体装置においては、記憶情報量を増大させた半導体装置を作製することが可能である。
【0089】
(実施の形態3)
上記実施の形態において、隔壁として機能する絶縁層の形状が上記実施の形態と異なる半導体装置の作製方法について、図6及び7を用いて説明する。
【0090】
本実施の形態では、第1の導電層と、有機化合物層と、第2の導電層とを有するメモリセルがマトリクス状に配列されたメモリセルアレイについて、図6を用いて説明する。図6(A)はメモリセルアレイの上面図を示し、図6(B)は図6(A)のA−Bの断面図を示し、図6(C)は図6(A)のC−Dの断面図を示す。
【0091】
メモリセルアレイ18には、メモリセル19がマトリクス状に設けられている(図6(A)参照。)。メモリセル19は、記憶素子10を有する(図6(B)参照。)。記憶素子10は、基板20上に、第1の方向に延びた第1の導電層22aと、第1の導電層22aを覆う有機化合物層32と、第1の方向と交差する第2の方向に延びた第2の導電層33aとを有する。また、第1の導電層と同時に形成される接続配線が複数の第1の導電層の外側に形成される。即ち、第1の導電層及び接続配線は、同一の基板20に接する。
【0092】
図6(B)において接続配線及びメモリセルアレイの断面構造について示す。
【0093】
基板20上に接続配線21a及び第1の導電層22aが形成される。基板20、接続配線21a、及び第1の導電層22a上に、隔壁として機能する絶縁層31が形成される。また、絶縁層31の開口部35aにおいて、第1の導電層22a接続配線21a上に有機化合物層32が形成される。また、有機化合物層32上に第2の導電層33aが形成される。第2の導電層33aは有機化合物層32の開口部36aにおいて、接続配線21aと接続される。
【0094】
図6(C)においてメモリセルアレイの断面構造について示す。なお、図6(C)は図6(B)の断面方向と垂直な方向における断面構造を示す。
【0095】
基板20上に第1の導電層22aが形成される。第1の導電層22a上に隔壁として機能する絶縁層31が形成される。また、隔壁として機能する絶縁層31の開口部35b、35cにおいて及び第1の導電層22aの露出部上に有機化合物層32が形成される。有機化合物層32上に第2の導電層33b、33cが形成される。
【0096】
また、第1の導電層22a、有機化合物層32、及び第2の導電層33aにより記憶素子を構成する。また、第1の導電層22a、有機化合物層32、及び第2の導電層33bにより記憶素子を構成する。また、第1の導電層22a、有機化合物層32、及び第2の導電層33cにより記憶素子を構成する。
【0097】
第2の導電層33a〜33cとしては、上記実施の形態の第2の導電層24a及び24bと同様の材料を用いることができる。
【0098】
有機化合物層32の材料及び作製方法としては、上記実施の形態で示す有機化合物層23a、23b、27a、27bと同様のものを用いることができる。ただし、隔壁として機能する絶縁層31の断面形状は、上辺より底辺の長さが長いいわゆる台形状であるため、絶縁層31上及び第1の導電層22a上に形成される有機化合物層は分離せずつながっている。
【0099】
隔壁として機能する絶縁層31は、上記実施の形態で示す隔壁として機能する絶縁層25a、25bの材料を適宜用いることができる。
【0100】
本実施の形態に示すように、第1の導電層と同時に形成される接続配線と、第2の導電層とが有機化合物層に形成される開口部において接続されることにより、マスクの位置合わせのマージン量を削減することが可能である。このため、従来と比較してメモリセルの面積を縮小することが可能であり、半導体装置の小型化が可能である。また、従来と同様の面積の半導体装置においては、メモリセルの集積量を増やすことが可能であるため、高集積化が可能である。
【0101】
次に、本実施の形態で示す半導体装置の作製方法について、図7を用いて説明する。
【0102】
図7(A)、(C)、(E)、及び(G)は図6(B)のA−Bの作製工程を示し、図7(B)、(D)、(F)、及び(H)は図6(C)のC−Dの作製工程を示す。
【0103】
図7(A)及び(B)に示すように、基板20上に第1の導電層22a及び接続配線21aを形成し、第1の導電層22a及び接続配線21a上に隔壁として機能する絶縁層31を形成する。隔壁として機能する絶縁層31は、感光性または非感光性の材料を用いて形成することができる。感光性を有する材料を用いる場合、フォトマスクを用いて感光性を有する材料を選択的に露光し現像して絶縁層31を形成することができる。また、レーザービームを選択的に照射して感光性を有する材料を露光した後、現像して絶縁層31を形成することができる。
【0104】
次に、図7(C)及び(D)に示すように、接続配線21a、第1の導電層22a、及び絶縁層31上に有機化合物層32を形成する。なお、本実施の形態においては、隔壁として機能する絶縁層31の断面が台形であるため、基板上において有機化合物層は分断されず、連続した有機化合物層32が絶縁層31、第1の導電層22a、及び接続配線21a上に形成される。
【0105】
次に、有機化合物層32にレーザ光29を照射して、有機化合物層32の一部をアブレーションして、図7(E)に示すような開口部36aを形成する。なお、有機化合物層32を形成する際に、開口部36aが形成可能なマスクを用いることで、図7(C)に示すレーザ光29の照射工程を経ずとも、開口部36aを形成することができる。
【0106】
次に、図7(G)及び(H)に示すように、有機化合物層32上に第2の導電層33a〜33cを形成する。
【0107】
第2の導電層33a〜33cは、上記実施の形態で示す第2の導電層24a、24bと同様の手法を適宜適用することができる。なお、スパッタリング法またはCVD法を用いる場合、有機化合物層32上に導電層を形成した後、マスクを用いて選択的に導電層をエッチングして、図6(A)に示すような第2の方向に縞状の第2の導電層33a〜33cを形成する。
【0108】
なお、本実施の形態は、第2の導電層24a、24b及び接続配線21aの接続方法として実施の形態1を用いたが、実施の形態2を適宜用いることもできる。
【0109】
以上の工程により、有機化合物層の開口部において第1の導電層と同時に形成された接続配線と接続する第2の導電層を形成することができる。また、従来と比較して小型化された半導体装置を作製することが可能である。また、従来と同様の面積の半導体装置においては、記憶情報量を増大させた半導体装置を作製することが可能である。
【0110】
(実施の形態4)
上記実施の形態で示す半導体装置のデータの書き込み動作及び読み出し動作について図8を用いて示す。
【0111】
図8(A)に示すように、本実施の形態の半導体装置122は、メモリセルアレイ116と、デコーダ123、124、セレクタ125、読み出し/書き込み回路126等の駆動回路とを有する。メモリセルアレイ116は複数のメモリセル121で形成される。メモリセル121は、第1の導電層、有機化合物層、及び第2の導電層が順に積層される。上記第1の導電層はワード線Wy(1≦y≦n)に接続されるか、又はワード線Wyを用いる。また、第2の導電層はビット線Bx(1≦x≦m)を用いる。
【0112】
メモリセルにデータの書き込みを行う際の動作について説明する。電気的作用によりデータの書き込みを行う場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。
【0113】
メモリセル121にデータ「1」を書き込む場合、まず、デコーダ123、124およびセレクタ125によってメモリセル121を選択する。具体的には、デコーダ124によって、メモリセル121に接続されるワード線W3に所定の電圧V2を印加する。また、デコーダ123とセレクタ125によって、メモリセル121に接続されるビット線B3を読み出し/書き込み回路126に接続する。そして、読み出し/書き込み回路126からビット線B3へ書き込み電圧V1を出力する。こうして、当該メモリセル121を構成する第1の導電層と第2の導電層の間には電圧Vw=V1−V2を印加する。電位Vwを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、電圧Vwは5〜15V、あるいは−5〜−15Vとすればよい。例えば、(V1、V2)=(0V、5〜15V)、あるいは(3〜5V、−12〜−2V)などとすることができる。
【0114】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第1の導電層と第2の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。
【0115】
一方、メモリセル121にデータ「0」を書き込む場合は、メモリセル121には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ123、124およびセレクタ125によってメモリセル121を選択するが、読み出し/書き込み回路126からビット線B3への出力電位を、選択されたワード線W3の電位あるいは非選択ワード線の電位と同程度とし、メモリセル121を構成する第1の導電層と第2の導電層の間に、メモリセル121の電気特性を変化させない程度の電圧(例えば−5〜5V)を印加すればよい。
【0116】
次に、メモリセルからデータの読み出しを行う際の動作について説明する(図8(B)、(C)参照)。データの読み出しは、メモリセルを構成する第1の導電層と第2の導電層の間の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する第1の導電層と第2の導電層の間の実効的な電気抵抗(以下、単にメモリセルの電気抵抗と呼ぶ)が、読み出し電圧においてR0、データ「1」を有するメモリセルの電気抵抗を、読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図8(B)に示す抵抗素子146と差動増幅器147を用いた回路126を考えることができる。抵抗素子146は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子146の代わりにトランジスタ148を用いても良いし、差動増幅器の代わりにクロックドインバータ149を用いることも可能である(図8(C))。クロックドインバータ149には、読み出しを行うときにHigh、行わないときにLowとなる、信号φ又は反転信号φが入力される。勿論、回路構成は図8(B)及び(C)に限定されない。
【0117】
メモリセル121からデータの読み出しを行う場合、まず、デコーダ123、124およびセレクタ125によってメモリセル121を選択する。具体的には、デコーダ124によって、メモリセル121に接続されるワード線Wyに所定の電圧Vyを印加する。また、デコーダ123とセレクタ125によって、メモリセル121に接続されるビット線Bxを読み出し/書き込み回路126の端子Pに接続する。その結果、端子Pの電位Vpは、抵抗素子146(抵抗値Rr)とメモリセル121(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル121がデータ「0」を有する場合には、Vp0=Vy+(V0−Vy)×R0/(R0+Rr)となる。また、メモリセル121がデータ「1」を有する場合には、Vp1=Vy+(V0−Vy)×R1/(R1+Rr)となる。その結果、図8(B)では、VrefをVp0とVp1の間となるように選択することで、図8(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutとして、データ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。
【0118】
例えば、差動増幅器をVdd=3Vで動作させ、Vy=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、メモリセルの読み出しを行うことができる。
【0119】
上記の方法によると、有機化合物層の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【0120】
(実施の形態5)
本実施の形態では、半導体装置の主要部について説明する。代表的には、メモリセルにスイッチング素子及び記憶素子を有するメモリセルアレイを有する半導体装置の主要な構成について、図9を用いて説明する。なお、記憶素子は、第1の導電層と、有機化合物層と、第2の導電層とを有する。図9(A)はメモリセルアレイの上面図を示し、図9(B)及び(C)は図9(A)のA−B、C−Dの断面図を示す。
【0121】
メモリセルアレイ222は、複数のメモリセル220がマトリクス状に設けられている。又、メモリセル220は、絶縁表面を有する基板200上にスイッチング素子として機能するトランジスタ202および当該トランジスタ202に接続された記憶素子212とを有している(図9(A)及び(B)参照。)。記憶素子212は、絶縁層205上に形成される第1の導電層206と、有機化合物層209と、第2の導電層210とを有する。なお、有機化合物層209は、第1の導電層206、及び第1の導電層206の一部を覆う隔壁として機能する絶縁層208上に形成される。また、トランジスタ202として、薄膜トランジスタを用いている。また、第2の導電層210を覆って保護層として機能する絶縁層を有してもよい。
【0122】
図9(A)において、記憶素子212の第2の導電層210は、薄膜トランジスタのゲート配線と平行な方向に、縞状に形成されている。また、接続配線207は、第2の導電層210の延長上に形成されている。なお、記憶素子212の第2の導電層210を薄膜トランジスタのソース配線と平行な方向に、縞状に形成されてもよい。この場合、接続配線207は、第2の導電層210の延長上に形成されている。
【0123】
また、図9(B)において、絶縁層205上には、第1の導電層206と同時に形成された接続配線207が形成されており、接続配線207上には開口部を有する絶縁層208、有機化合物層209、第2の導電層210が形成される。また、接続配線207及び第2の導電層210は、有機化合物層209の開口部211によって接続されている。
【0124】
また、接続配線をトランジスタのゲート電極と同時に形成することも可能である。さらには、接続配線をトランジスタの配線と同時に形成することも可能である。図9(C)には、トランジスタの配線204a、204bと同時に形成した接続配線215が、有機化合物層209の開口部216において第2の導電層210と接続される形態を示す。
【0125】
記憶素子212の第2の導電層210及び接続配線207、215の接続方法は、上記実施の形態を適宜適用することができる。
【0126】
トランジスタ202に用いることが可能な薄膜トランジスタの一態様について、図16を参照して説明する。図16(A)はトップゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板200上に絶縁層201が設けられ、絶縁層201上に薄膜トランジスタが設けられている。薄膜トランジスタは、絶縁層201上に半導体層1302、ゲート絶縁層として機能することができる絶縁層1303が設けられている。絶縁層1303の上には、半導体層1302に対応してゲート電極202aが形成され、その上層に保護層として機能する絶縁層203a、層間絶縁層として機能する絶縁層203bが設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続する配線204a、204bが形成される。
【0127】
半導体層1302は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶性半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。
【0128】
レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が10MHz以上であって、パルス幅が1ナノ秒以下、好ましくは1乃至100ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、400cm2/V・sec以上を実現することができる。
【0129】
上記結晶化工程を、ガラス基板の耐熱温度(約600℃)以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。
【0130】
また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層1302を形成してもよい。代表的には、絶縁性を有する基板200に石英基板を用い、非晶質若しくは微結晶質の半導体を700℃以上で加熱して半導体層1302を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。
【0131】
ゲート絶縁層として機能することができる絶縁層1303としては、CVD法やPVD法等の薄膜形成方法により、酸化珪素層、窒化珪素層、酸化窒化珪素層等を適宜形成する。
【0132】
ゲート電極202aは金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、アルミニウム(Al)などを用いることができる。また、上記した金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第1層と当該金属から成る第2層とを積層させた構造としても良い。積層構造とする場合には、第1層の端部が第2層の端部より外側に突き出した形状としても良い。このとき第1層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第2層の金属が、絶縁層1303やその下層の半導体層1302に拡散することを防ぐことができる。
【0133】
ゲート電極202aの側面には、サイドウォール(側壁スペーサ)1308が形成される。サイドウォールは、基板上にCVD法により酸化珪素で形成される絶縁層を形成し、該絶縁層をRIE(Reactive ion etching:反応性イオンエッチング)法により異方性エッチングすることで形成できる。
【0134】
半導体層1302、絶縁層1303、ゲート電極202aなどを組み合わせて構成されるトランジスタは、シングルドレイン構造、LDD(低濃度ドレイン)構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、サイドウォールが重畳する半導体層において、低濃度不純物領域1310が形成されるLDD構造の薄膜トランジスタを示す。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適用することができる。
【0135】
絶縁層203aは、プラズマCVD法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、その他の絶縁性材料を用いて形成することが好ましい。
【0136】
絶縁層203bは、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いる場合には、有機溶媒中に溶かされた絶縁層材料を塗布した後、熱処理により絶縁層を形成される酸化シリコンを用いることもできる。例えば、シロキサン結合を含む塗布層を形成しておいて、200乃至400℃での熱処理により形成可能な絶縁層を用いることができる。絶縁層203bを、塗布法で形成する絶縁層やリフローにより平坦化した絶縁層を形成することで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。
【0137】
絶縁層203bの上に形成される配線204a、204bは、ゲート電極202aと同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。絶縁層203aと同様に機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。配線204a、204bはチタン(Ti)とアルミニウム(Al)の積層構造、モリブデン(Mo)とアルミニウム(Al)との積層構造など、アルミニウム(Al)のような低抵抗材料と、チタン(Ti)やモリブデン(Mo)などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。
【0138】
図16(B)は、ボトムゲート型の薄膜トランジスタを適用する一例を示している。絶縁表面を有する基板200上に絶縁層201が形成され、その上に薄膜トランジスタが設けられている。薄膜トランジスタには、ゲート電極202a、ゲート絶縁層として機能する絶縁層1303、半導体層1302、チャネル保護層1309、保護層として機能する絶縁層1305、層間絶縁層として機能する絶縁層203bが設けられている。さらにその上層には、保護層として機能する絶縁層を形成しても良い。配線204a、204bは、絶縁層1305の層上若しくは絶縁層203bの層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層1305、203bが形成されなくともよい。
【0139】
また、絶縁表面を有する基板200が可撓性を有する基板である場合、耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、トランジスタの半導体層に有機半導体を用いて形成することができる。
【0140】
さらには、薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。
【0141】
ここで、トランジスタ202として有機半導体を用いる薄膜トランジスタの構造について、図16(C)、(D)を参照して説明する。図16(C)は、スタガ型の有機半導体トランジスタを適用する一例を示している。基板200上にトランジスタ202として有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極202a、ゲート絶縁層として機能する絶縁層1403、ゲート電極202a及びゲート絶縁層として機能する絶縁層1403と重畳する半導体層1404、半導体層1404に接続する第1の配線204a、204bが形成されている。なお、半導体層1404は、ゲート絶縁層として機能する絶縁層1403及び第1の配線204a、204bに一部挟持される。
【0142】
ゲート電極202aとして液滴吐出法を用い、乾燥及び焼成して形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥及び焼成してゲート電極202aを形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物(ITO)などの導電性酸化物を主成分とする微粒子でもよい。
【0143】
ゲート絶縁層として機能する絶縁層1403は、絶縁層1303と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁層材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。
【0144】
有機半導体トランジスタの半導体層1404の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、6T(ヘキサチオフェン)、TCNQ(テトラシアノキノジメタン)、PTCDA(ペリレンカルボン酸無水化物)、NTCDA(ナフタレンカルボン酸無水化物)などを用いることができる。また、有機半導体トランジスタの半導体層1404の材料としては、有機高分子化合物等のπ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3アルキルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。
【0145】
また、有機半導体トランジスタの半導体層1404の形成方法としては、基板に膜厚の均一な膜が形成できる方法を用いればよい。厚さは1nm以上1000nm以下、好ましくは10nm以上100nm以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。
【0146】
図16(D)は、コプレナー型の有機半導体トランジスタを適用する一例を示している。基板200上にトランジスタ202として有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極202a、ゲート絶縁層として機能する絶縁層1403、第1の配線204a、204b、ゲート電極202a及びゲート絶縁層として機能する絶縁層1403に重畳する半導体層1404が形成されている。また、第1の配線204a、204bは、ゲート絶縁層として機能する絶縁層1403及び半導体層1404に一部挟持される。
【0147】
また、単結晶基板やSOI基板を用いて、トランジスタを形成し、その上に記憶素子を設けてもよい。SOI基板はウェハの貼り合わせによる方法や酸素イオンをSi基板内に打ち込むことにより内部に絶縁層を形成するSIMOXと呼ばれる方法を用いて形成すればよい。
【0148】
このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。
【0149】
記憶素子212は、絶縁層205上に形成される第1の導電層206と、第1の導電層206の一部を覆う隔壁(絶縁層)208と、第1の導電層206、及び隔壁(絶縁層)208を覆う有機化合物層209と、第2の導電層210とを有する。
【0150】
このように、絶縁層205を設けて記憶素子212を形成することによって第1の導電層206を自由に配置することができる。つまり、トランジスタ202の上方に記憶素子212を形成することが可能となる。その結果、半導体装置をより高集積化することが可能となる。また、配線204a、204b及びゲート電極202aの端部を覆わず、ゲート電極202aの直上に記憶素子212を形成することで、第1の導電層206が形成される下地領域(即ち絶縁層205の表面)の凸凹を低減することが可能である。このため、第1の導電層206の表面の凹凸も低減可能であり、記憶素子212の意図しない書き込みを制御することが可能であり、信頼性を高めることが可能である。
【0151】
第1の導電層206、有機化合物層209、及び第2の導電層210の材料や形成方法は、上記実施の形態で示した第1の導電層22a、有機化合物層23a、及び第2の導電層24a〜24bの材料および形成方法のいずれかを用いて同様に行うことができる。
【0152】
また、絶縁層208は、上記実施の形態で示した絶縁層25a、25b、31と同様の材料および形成方法を適宜用いて形成することができる。
【0153】
また、絶縁層205と第1の導電層206の間に整流性を有する素子を設けてもよい。または、第1の導電層206と有機化合物層209との間に、整流性を有する素子を設けてもよい。または、有機化合物層209と第2の導電層210との間に、整流性を有する素子を設けてもよい。または、第2の導電層210上に、実施の形態1で述べた整流性を有する素子を設けてもよい。
【0154】
また、絶縁表面を有する基板200及び絶縁層201の間に剥離層を設け、剥離層上にスイッチング素子及び記憶素子212を含む素子形成層を形成した後、素子形成層を剥離層から剥離し、可撓性を有する基板上に接着層を介して素子形成層を貼り合わせても良い。なお剥離方法としては、(1)絶縁表面を有する基板と素子形成層の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、当該素子形成層を剥離する方法、(2)絶縁表面を有する基板と素子形成層の間に剥離層として水素を含む非晶質珪素層を設け、レーザ光の照射またはエッチングにより当該非晶質珪素層を除去することで、当該素子形成層を剥離する方法、(3)素子形成層が形成された絶縁表面を有する基板を機械的に削除する、又は溶液やNF3やBrF3、ClF3等のフッ化ハロゲンガスによるエッチングで除去する方法、(4)絶縁表面を有する基板と素子形成層の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を溶液やNF3やBrF3、ClF3等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層において物理的に剥離する方法等を用いればよい。
【0155】
また、素子形成層を貼り付ける可撓性を有する基板としては、可撓性基板、熱可塑性樹脂を有するフィルム、繊維質な材料からなる紙等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。なお、可撓性基板としては、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性樹脂層を有するフィルムとしては、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどを用いることもできる。
【0156】
(実施の形態6)
上記実施の形態で示す半導体装置のデータの書き込み動作及び読み出し動作について図10を用いて示す。
【0157】
半導体装置221は、デコーダ223、224、セレクタ225、読み出し/書き込み回路226、及びメモリセルアレイ222を有する。メモリセルアレイ222は、トランジスタ240と、記憶素子241とを有するメモリセル220を有する。記憶素子241は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。トランジスタ240のゲート電極はワード線Wy(1≦y≦n)と接続され、ソース電極もしくはドレイン電極のいずれか一方はビット線Bx(1≦x≦m)と接続され、残る一方は記憶素子241が有する第1の導電層と接続される。記憶素子241の残る第2の導電層は接続配線と接続される。また、接続配線は共通電極(電位Vcom)と接続される。
【0158】
次に、半導体装置221にデータの書き込みを行うときの動作について説明する。
【0159】
ここでは、n行m列目のメモリセル220に電気的作用によりデータを書き込む場合について説明する。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態(電気的作用を加えていない状態)をデータ「0」、電気特性を変化させた状態を「1」とする。
【0160】
メモリセル220にデータ「1」を書き込む場合、まず、デコーダ223、224およびセレクタ225によってメモリセル220を選択する。具体的には、デコーダ224によって、メモリセル220に接続されるワード線Wnに所定の電圧V22を印加する。また、デコーダ223とセレクタ225によって、メモリセル220に接続されるビット線Bmを読み出し/書き込み回路226に接続する。そして、読み出し/書き込み回路226からビット線B3へ書き込み電圧V21を出力する。
【0161】
こうして、メモリセルを構成するトランジスタ240をオン状態とし、記憶素子241に、ビット線を電気的に接続し、おおむねVw=VcomーV21の電圧を印加する。なお、記憶素子241の第2の導電層は電位Vcomの共通電極に接続されている。電位Vwを適切に選ぶことで、当該一対の導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「1」の書き込みを行う。具体的には、読み出し動作電圧において、データ「1」の状態の第1の導電層と第2の導電層の間の電気抵抗が、データ「0」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡(ショート)させてもよい。なお、電位は、(V21、V22、Vcom)=(5〜15V、5〜15V、0V)、あるいは(−12〜0V、−12〜0V、3〜5V)の範囲から適宜選べば良い。電圧Vwは5〜15V、あるいは−5〜−15Vとすればよい。
【0162】
なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「1」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位(例えば0V)を印加し、非選択のビット線は浮遊状態とするか、Vcomと同程度の電位を印加するとよい。
【0163】
一方、メモリセル220にデータ「0」を書き込む場合は、メモリセル220には電気的作用を加えなければよい。回路動作上は、例えば、「1」を書き込む場合と同様に、デコーダ223、224およびセレクタ225によってメモリセル220を選択するが、読み出し/書き込み回路226からビット線B3への出力電位をVcomと同程度とするか、ビット線B3を浮遊状態とする。その結果、記憶素子241には、小さい電圧(例えば−5〜5V)が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「0」書き込みが実現される。
【0164】
次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、記憶素子241の電気特性が、データ「0」を有するメモリセルとデータ「1」を有するメモリセルとで異なることを利用して行う。例えば、データ「0」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR0、データ「1」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてR1とし、電気抵抗の差を利用して読み出す方法を説明する。なお、R1<<R0とする。読み出し/書き込み回路は、読み出し部分の構成として、例えば、図10(B)に示す抵抗素子246と差動増幅器247を用いた回路226を考えることができる。抵抗素子は抵抗値Rrを有し、R1<Rr<R0であるとする。抵抗素子246の代わりに、トランジスタ250を用いても良いし、差動増幅器247の代わりにクロックドインバータ251を用いることも可能である(図10(C))。勿論、回路構成は図10(B)及び(C)に限定されない。
【0165】
x列y行目メモリセル220からデータの読み出しを行う場合、まず、デコーダ223、224およびセレクタ225によってメモリセル220を選択する。具体的には、デコーダ224によって、メモリセル220に接続されるワード線Wyに所定の電圧V24を印加し、トランジスタ240をオン状態にする。また、デコーダ223とセレクタ225によって、メモリセル220に接続されるビット線Bxを読み出し/書き込み回路226の端子Pに接続する。その結果、端子Pの電位Vpは、抵抗素子246(抵抗値Rr)と記憶素子241(抵抗値R0もしくはR1)による抵抗分割によって決定される値となる。従って、メモリセル220がデータ「0」を有する場合には、Vp0=Vcom+(V0−Vcom)×R0/(R0+Rr)となる。また、メモリセル220がデータ「1」を有する場合には、Vp1=Vcom+(V0−Vcom)×R1/(R1+Rr)となる。その結果、図10(B)では、VrefをVp0とVp1の間となるように選択することで、図10(C)では、クロックドインバータの変化点をVp0とVp1の間となるように選択することで、出力電位Voutが、データ「0」/「1」に応じて、Low/High(もしくはHigh/Low)が出力され、読み出しを行うことができる。
【0166】
例えば、差動増幅器をVdd=3Vで動作させ、Vcom=0V、V0=3V、Vref=1.5Vとする。仮に、R0/Rr=Rr/R1=9とし、トランジスタ240のオン抵抗を無視できるとすると、メモリセルのデータが「0」の場合、Vp0=2.7VとなりVoutはHighが出力され、メモリセルのデータが「1」の場合、Vp1=0.3VとなりVoutはLowが出力される。こうして、メモリセルの読み出しを行うことができる。
【0167】
上記の方法によると、記憶素子241の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「0」と「1」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。
【実施例1】
【0168】
本実施例では、上述した記憶回路を備えた非接触でデータの入出力が可能である半導体装置の適用例に関して図面を参照して以下に説明する。非接触でデータの入出力が可能である半導体装置は利用の形態によっては、RFIDタグ、IDタグ、ICタグ、ICチップ、RFタグ、無線タグ、電子タグまたは無線チップともよばれる。
【0169】
半導体装置800は、非接触でデータを交信する機能を有し、高周波回路810、電源回路820、リセット回路830、クロック発生回路840、データ復調回路850、データ変調回路860、他の回路の制御を行う制御回路870、記憶回路880およびアンテナ890を有している(図11)。高周波回路810はアンテナ890より信号を受信して、データ変調回路860より受信した信号をアンテナ890から出力する回路であり、電源回路820は受信信号から電源電位を生成する回路であり、リセット回路830はリセット信号を生成する回路であり、クロック発生回路840はアンテナ890から入力された受信信号を基に各種クロック信号を生成する回路であり、データ復調回路850は受信信号を復調して制御回路870に出力する回路であり、データ変調回路860は制御回路870から受信した信号を変調する回路である。また、制御回路870としては、例えばコード抽出回路910、コード判定回路920、CRC判定回路930および出力ユニット回路940が設けられている。なお、コード抽出回路910は制御回路870に送られてきた命令に含まれる複数のコードをそれぞれ抽出する回路であり、コード判定回路920は抽出されたコードとリファレンスに相当するコードとを比較して命令の内容を判定する回路であり、CRC判定回路930は判定されたコードに基づいて送信エラー等の有無を検出する回路である。
【0170】
次に、上述した半導体装置の動作の一例について説明する。まず、アンテナ890により無線信号が受信される。無線信号は高周波回路810を介して電源回路820に送られ、高電源電位(以下、VDDと記す)が生成される。VDDは半導体装置800が有する各回路に供給される。また、高周波回路810を介してデータ復調回路850に送られた信号は復調される(以下、復調信号)。さらに、高周波回路810を介してリセット回路830を通った信号およびクロック発生回路840を通った復調信号は制御回路870に送られる。制御回路870に送られた信号は、コード抽出回路910、コード判定回路920およびCRC判定回路930等によって解析される。そして、解析された信号にしたがって、記憶回路880内に記憶されている半導体装置の情報が出力される。出力された半導体装置の情報は出力ユニット回路940を通って符号化される。さらに、符号化された半導体装置800の情報はデータ変調回路860を通って、アンテナ890により無線信号に載せて送信される。なお、半導体装置800を構成する複数の回路においては、低電源電位(以下、VSS)は共通であり、VSSはGNDとすることができる。また、上記実施の形態で示す記憶回路を記憶回路880に適用することができる。
【0171】
このように、リーダ/ライタから半導体装置800に信号を送り、当該半導体装置800から送られてきた信号を検出器(例えば、リーダ/ライタ)で受信することによって、半導体装置のデータを読み取ることが可能となる。
【0172】
また、半導体装置800は、各回路への電源電圧の供給を電源(バッテリー)を搭載せず電磁波により行うタイプとしてもよいし、電源(バッテリー)を搭載して電磁波または電源(バッテリー)により各回路に電源電圧を供給するタイプとしてもよい。
【0173】
次に、上記半導体装置の構造の一例に関して図面を用いて説明する。本実施例の半導体装置の上面図を図12(A)に、図12(A)における線X−Yの断面構造を図12(B)に示す。
【0174】
図12(A)に示すように、半導体装置は基板400上に記憶回路404、集積回路部421、アンテナ431が設けられている。なお、図12に示す記憶回路404は図11に示す記憶回路880に相当し、集積回路部421は図11に示す高周波回路810、電源回路820、リセット回路830、クロック発生回路840、データ復調回路850、データ変調回路860、及び制御回路870に相当し、アンテナ431は図11に示すアンテナ890に相当する。
【0175】
図12(B)に示すように、半導体装置は、素子形成層403が基板400、401によって挟持されている。また、素子形成層403と基板400、401それぞれは、接着材406、405によって固着されている。また、素子形成層403には、絶縁層453、トランジスタ442が形成される。またトランジスタ442上に絶縁層454が形成され、絶縁層454には配線及びメモリセルアレイ433が形成される。また、絶縁層455及び配線上に導電層430及びアンテナ431が形成され、アンテナ431及び絶縁層455上に絶縁層432が形成される。導電層430及びアンテナ431は、絶縁層455に形成される開口部において、絶縁層454上に形成される配線456と接続される。配線456は集積回路の一部である高周波回路に接続される。また、記憶回路404には上記実施の形態で示す記憶回路を有し、集積回路部421にはトランジスタ442を有する例を示したが、その他抵抗素子、容量素子、整流素子等も有する。
【0176】
本実施例では、絶縁層455にポリイミド層を用いて形成し、導電層430にチタン層、アルミニウム層、及びチタン層が積層された導電層を用い、アンテナ431に印刷法により形成された銀合金層をそれぞれ用いている。絶縁層432はアンテナ431の凹凸を緩和するために形成しており、塗布法により組成物を塗布し、乾燥及び焼成をして形成することが好ましい。ここでは、絶縁層432として、エポキシ樹脂層を用いて形成する。基板400、401にPENフィルムを用い、接着材406、405に熱可塑性樹脂を用いる。
【0177】
なお、アンテナは、記憶回路に対して、重なって設けてもよいし、重ならずに周囲に設ける構造でもよい。また重なる場合も全面が重なってもよいし、一部が重なっている構造でもよい。アンテナ部と記憶回路が重なる構造であると、アンテナが交信する際に信号に載っているノイズ等や、電磁誘導により発生する起電力の変動等の影響による、半導体装置の動作不良を減らすことが可能であり、信頼性が向上する。また、半導体装置を小型化することもできる。
【0178】
また、上述した非接触データの入出力が可能である半導体装置における信号の伝送方式は、電磁結合方式、電磁誘導方式またはマイクロ波方式等を用いることができる。伝送方式は、実施者が使用用途を考慮して適宜選択すればよく、伝送方式に伴って最適なアンテナを設ければよい。
【0179】
例えば、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式(例えば13.56MHz帯)を適用する場合には、磁界密度の変化による電磁誘導を利用するため、アンテナ431を輪状(例えば、ループアンテナ)、らせん状(例えば、スパイラルアンテナ)に形成する。
【0180】
また、半導体装置における信号の伝送方式として、マイクロ波方式(例えば、UHF帯(860〜960MHz帯)、2.45GHz帯等)を適用する場合には、信号の伝送に用いる電磁波の波長を考慮してアンテナ431の長さ等の形状を適宜設定すればよく、例えば、アンテナ431を線状(例えば、ダイポールアンテナ)、平坦な形状(例えば、パッチアンテナ)またはリボン型の形等に形成することができる。また、アンテナ431の形状は線状に限られず、電磁波の波長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
【0181】
アンテナ431は、CVD法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
【0182】
例えば、スクリーン印刷法を用いてアンテナを形成する場合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷し、乾燥及び焼成することによって設けることができる。導電体粒子としては、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられるまた、上述した材料以外にも、セラミックやフェライト等をアンテナに適用してもよい。
【0183】
また、電磁結合方式または電磁誘導方式を適用する場合であって、アンテナを備えた半導体装置を金属に接して設ける場合には、当該半導体装置と金属との間に透磁率を備えた磁性材料を設けることが好ましい。アンテナを備えた半導体装置を金属に接して設ける場合には、磁界の変化に伴い金属に渦電流が流れ、当該渦電流により発生する反磁界によって、磁界の変化が弱められて通信距離が低下する。そのため、半導体装置と金属との間に透磁率を備えた材料を設けることにより金属の渦電流を抑制し通信距離の低下を抑制することができる。なお、磁性材料としては、高い透磁率を有し高周波損失の少ないフェライトや金属薄膜を用いることができる。
【0184】
また、本実施例においては、素子形成層においてトランジスタ等の半導体素子とアンテナを直接形成した半導体装置を示したが、これに限定される物ではない。例えば、半導体素子とアンテナを別々の基板上に設けた後に、電気的に接続するように貼り合わせることによって設けてもよい。
【0185】
本発明により、製造時以外にデータの追記が可能であり、書き換えによる偽造等を防止可能な不揮発の記憶素子を有する半導体装置を作製することができる。また、信頼性が高く、安価な半導体装置を作製することができる。
【0186】
非接触でデータの入出力が可能な半導体装置の用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類(運転免許証や住民票等、図13(A)参照)、包装用容器類(包装紙やボトル等、図13(C)参照)、記録媒体(DVDソフトやビデオテープ等、図13(B)参照)、乗物類(自転車等、図13(D)参照)、身の回り品(鞄や眼鏡等)、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札(図13(E)、図13(F)参照)等の物品に設けて使用することができる。また、動物類や人体に設けることができる。電子機器とは、液晶表示装置、EL(Electro Luminescence)表示装置、テレビジョン装置(単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ)及び携帯電話等を指す。
【0187】
本発明の半導体装置9210は、プリント基板への実装、表面への貼着、埋め込み等により、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置9210は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置9210を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置9210を設けることにより、検品システム等のシステムの効率化を図ることができる。
【0188】
次に、非接触でデータの入出力が可能な半導体装置の使用形態の一例について説明する。表示部3210を含む携帯端末の側面には、検出器(例えば、リーダ/ライタ)3200が設けられ、品物3220の側面には半導体装置3230が設けられる(図14(A))。品物3220が含む半導体装置3230に検出器(例えば、リーダ/ライタ)3200をかざすと、表示部3210に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品3260をベルトコンベアにより搬送する際に、検出器(例えば、リーダ/ライタ)3240と、商品3260に設けられた半導体装置3250を用いて、該商品3260の検品を行うことができる(図14(B))。このように、システムに半導体装置を活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。
【0189】
次に、本発明の半導体装置を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体2700、2706、パネル2701、ハウジング2702、プリント配線基板2703、操作ボタン2704、バッテリ2705を有する(図15参照)。パネル2701はハウジング2702に脱着自在に組み込まれ、ハウジング2702はプリント配線基板2703に嵌着される。ハウジング2702はパネル2701が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板2703には、パッケージングされた複数の半導体装置が実装されており、このうちの1つとして、本発明の半導体装置2710を用いることができる。プリント配線基板2703に実装される複数の半導体装置は、コントローラ、中央処理ユニット(CPU、Central Processing Unit)、記憶回路、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
【0190】
パネル2701は、接続フィルム2708を介して、プリント配線基板2703と接続される。上記のパネル2701、ハウジング2702、プリント配線基板2703は、操作ボタン2704やバッテリ2705と共に、筐体2700、2706の内部に収納される。パネル2701が含む画素領域2709は、筐体2700に設けられた開口窓から視認できるように配置されている。
【0191】
上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体2700、2706内部の限られた空間を有効に利用することができる。
【0192】
また、本発明の半導体装置は、外部からの電圧印加により変化する有機化合物層が一対の導電層間に挟まれた単純な構造の記憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。また、本発明の半導体装置は高集積化が容易なため、大容量の記憶回路を有する半導体装置を用いた電子機器を提供することができる。
【0193】
また、本発明の半導体装置が有する半導体装置は、外部からの電圧印加によりデータの書き込みを行うものであり、不揮発性であって、データの追記が可能であることを特徴とする。上記特徴により、書き換えによる偽造を防止することができ、新たなデータを追加して書き込むことができる。従って、高機能化と高付加価値化を実現した半導体装置を用いた電子機器を提供することができる。
【0194】
なお、筐体2700、2706は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
【図面の簡単な説明】
【0195】
【図1】本発明の半導体装置を説明する上面図及び断面図である。
【図2】本発明の半導体装置の作製工程を説明する断面図である。
【図3】本発明の半導体装置の作製工程を説明する断面図である。
【図4】本発明の半導体装置を説明する上面図及び断面図である。
【図5】本発明の半導体装置の作製工程を説明する断面図である。
【図6】本発明の半導体装置を説明する上面図及び断面図である。
【図7】本発明の半導体装置の作製工程を説明する断面図である。
【図8】本発明の半導体装置を説明する図である。
【図9】本発明の半導体装置を説明する上面図及び断面図である。
【図10】本発明の半導体装置を説明する図である。
【図11】本発明の半導体装置を説明する図である。
【図12】本発明の半導体装置を説明する上面図及び断面図である。
【図13】本発明の半導体装置の応用例を示す図である。
【図14】本発明の半導体装置の応用例を示す図である。
【図15】本発明の半導体装置の応用例を示す図である。
【図16】本発明に適用可能なトランジスタの構造を示す図である。
【図17】本発明の半導体装置を説明する上面図である。
【図18】従来の半導体装置を説明する上面図である。
【図19】本発明及び従来の半導体装置を説明する断面図である。
【特許請求の範囲】
【請求項1】
第1の導電層と、
接続配線と、
第1の導電層及び前記接続配線を覆う有機化合物層と、
前記有機化合物層を覆う第2の導電層とを有し、
前記第1の導電層、前記有機化合物層、及び前記第2の導電層は記憶素子を形成し、
前記接続配線及び前記第2の導電層は、前記有機化合物層に形成される開口部において接続されることを特徴とする半導体装置。
【請求項2】
請求項1において、前記接続配線は前記第1の導電層と同一の絶縁性を有する基板または層に接することを特徴とする半導体装置。
【請求項3】
請求項1または2において、前記接続配線は前記第1の導電層と同時に形成されることを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一項において、前記接続配線は、前記第1の導電層の周辺であって、且つ前記第2の導電層と重畳する領域に形成されていることを特徴とする半導体装置。
【請求項5】
第1の導電層、第1の接続配線、及び第2の接続配線と、
第1の導電層、前記第1の接続配線、及び前記第2の接続配線を覆う有機化合物層と、
前記有機化合物層を覆う第2の導電層とを有し、
前記第1の導電層、前記有機化合物層、及び前記第2の導電層は記憶素子を形成し、
前記第2の導電層は、前記有機化合物層に形成される開口部において前記第1の接続配線及び前記第2の接続配線に接続されることを特徴とする半導体装置。
【請求項6】
請求項5において、前記第1の接続配線及び前記第2の接続配線は、前記第1の導電層及び前記第2の導電層と同時に形成されることを特徴とする半導体装置。
【請求項7】
請求項5または6において、前記第1の接続配線及び前記第2の接続配線は、前記第1の導電層と同一の絶縁性を有する基板または層に接することを特徴とする半導体装置。
【請求項8】
請求項5乃至7のいずれか一項において、前記第1の接続配線及び前記第2の接続配線は、前記第1の導電層を挟んだ周辺であって、且つ前記第2の導電層と重畳する領域に形成されることを特徴とする半導体装置。
【請求項9】
請求項1乃至8のいずれか一項において、前記第1の導電層、前記有機化合物層、及び前記第2の導電層が重なる領域において記憶素子を形成することを特徴とする半導体装置。
【請求項10】
請求項1乃至9のいずれか一項において、前記記憶素子に整流素子が接続されていることを特徴とする半導体装置。
【請求項11】
請求項1乃至10のいずれか一項において、前記第1の導電層にスイッチング素子が接続されていることを特徴とする半導体装置。
【請求項12】
基板上に第1の導電層及び接続配線を形成し、
前記第1の導電層上に有機化合物層を形成し、
前記有機化合物層の一部を除去して前記接続配線の一部を露出した後、前記有機化合物層及び前記接続配線の露出部上に第2の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項13】
請求項12において、前記有機化合物層の一部にレーザ光を照射して前記有機化合物層の一部を除去することを特徴とする半導体装置の作製方法。
【請求項14】
基板上に第1の導電層及び接続配線を形成し、
前記第1の導電層及び接続配線上に有機化合物層を形成し、
前記有機化合物層上に第2の導電層を形成し、
前記第2の導電層の一部にレーザ光を照射して、前記接続配線及び第2の導電層を接続させることを特徴とする半導体装置の作製方法。
【請求項15】
基板上に第1の導電層、第1の接続配線、及び第2の接続配線を形成し、
前記第1の導電層、第1の接続配線、及び第2の接続配線上に有機化合物層を形成し、
前記有機化合物層上に第2の導電層を形成した後、
前記第1の接続配線および前記第2の接続配線に電圧を印加して、前記第2の導電層を介して前記第1の接続配線及び前記第2の接続配線を電気的に接続することを特徴とする半導体装置の作製方法。
【請求項1】
第1の導電層と、
接続配線と、
第1の導電層及び前記接続配線を覆う有機化合物層と、
前記有機化合物層を覆う第2の導電層とを有し、
前記第1の導電層、前記有機化合物層、及び前記第2の導電層は記憶素子を形成し、
前記接続配線及び前記第2の導電層は、前記有機化合物層に形成される開口部において接続されることを特徴とする半導体装置。
【請求項2】
請求項1において、前記接続配線は前記第1の導電層と同一の絶縁性を有する基板または層に接することを特徴とする半導体装置。
【請求項3】
請求項1または2において、前記接続配線は前記第1の導電層と同時に形成されることを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一項において、前記接続配線は、前記第1の導電層の周辺であって、且つ前記第2の導電層と重畳する領域に形成されていることを特徴とする半導体装置。
【請求項5】
第1の導電層、第1の接続配線、及び第2の接続配線と、
第1の導電層、前記第1の接続配線、及び前記第2の接続配線を覆う有機化合物層と、
前記有機化合物層を覆う第2の導電層とを有し、
前記第1の導電層、前記有機化合物層、及び前記第2の導電層は記憶素子を形成し、
前記第2の導電層は、前記有機化合物層に形成される開口部において前記第1の接続配線及び前記第2の接続配線に接続されることを特徴とする半導体装置。
【請求項6】
請求項5において、前記第1の接続配線及び前記第2の接続配線は、前記第1の導電層及び前記第2の導電層と同時に形成されることを特徴とする半導体装置。
【請求項7】
請求項5または6において、前記第1の接続配線及び前記第2の接続配線は、前記第1の導電層と同一の絶縁性を有する基板または層に接することを特徴とする半導体装置。
【請求項8】
請求項5乃至7のいずれか一項において、前記第1の接続配線及び前記第2の接続配線は、前記第1の導電層を挟んだ周辺であって、且つ前記第2の導電層と重畳する領域に形成されることを特徴とする半導体装置。
【請求項9】
請求項1乃至8のいずれか一項において、前記第1の導電層、前記有機化合物層、及び前記第2の導電層が重なる領域において記憶素子を形成することを特徴とする半導体装置。
【請求項10】
請求項1乃至9のいずれか一項において、前記記憶素子に整流素子が接続されていることを特徴とする半導体装置。
【請求項11】
請求項1乃至10のいずれか一項において、前記第1の導電層にスイッチング素子が接続されていることを特徴とする半導体装置。
【請求項12】
基板上に第1の導電層及び接続配線を形成し、
前記第1の導電層上に有機化合物層を形成し、
前記有機化合物層の一部を除去して前記接続配線の一部を露出した後、前記有機化合物層及び前記接続配線の露出部上に第2の導電層を形成することを特徴とする半導体装置の作製方法。
【請求項13】
請求項12において、前記有機化合物層の一部にレーザ光を照射して前記有機化合物層の一部を除去することを特徴とする半導体装置の作製方法。
【請求項14】
基板上に第1の導電層及び接続配線を形成し、
前記第1の導電層及び接続配線上に有機化合物層を形成し、
前記有機化合物層上に第2の導電層を形成し、
前記第2の導電層の一部にレーザ光を照射して、前記接続配線及び第2の導電層を接続させることを特徴とする半導体装置の作製方法。
【請求項15】
基板上に第1の導電層、第1の接続配線、及び第2の接続配線を形成し、
前記第1の導電層、第1の接続配線、及び第2の接続配線上に有機化合物層を形成し、
前記有機化合物層上に第2の導電層を形成した後、
前記第1の接続配線および前記第2の接続配線に電圧を印加して、前記第2の導電層を介して前記第1の接続配線及び前記第2の接続配線を電気的に接続することを特徴とする半導体装置の作製方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2007−318116(P2007−318116A)
【公開日】平成19年12月6日(2007.12.6)
【国際特許分類】
【出願番号】特願2007−118045(P2007−118045)
【出願日】平成19年4月27日(2007.4.27)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成19年12月6日(2007.12.6)
【国際特許分類】
【出願日】平成19年4月27日(2007.4.27)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]