【課題】 薄膜の膜厚を１分間に１万点以上の測定を基板全面にわたって行う検査を可能とする。
【解決手段】 透明基板２上に形成された薄膜３に対してレーザ光を照射し、基板の測定領域全体に渡って基板内の多数の同一ポイントでの透過強度を透過光強度モニタ４、反射光強度を反射光強度モニタ５で測定する。反射率をＲとし透過率をＴとしてＡ＝１−（Ｒ＋Ｔ）の値からＡ値と膜厚の関係から膜厚を測定し評価する。 （もっと読む）

【課題】電気光学装置に用いるインバータ回路に関する。
【解決手段】インバータのＮチャネル型薄膜トランジスタは、チャネル領域と、複数のＮ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられ、かつ前記Ｎ型の不純物の少なくとも１つと重なっているゲイト電極とを有する。
またインバータ回路のＰチャネル型薄膜トランジスタは、チャネル領域と、複数のＰ型の不純物領域が設けられた半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられたゲイト電極と、を有する。 （もっと読む）

【課題】水分や酸素の透過による劣化を抑えることが可能な半導体装置、例えば、プラスチック基板上に形成された有機発光素子を有する発光装置、プラスチック基板を用いた液晶表示装置の提供を課題とする。
【解決手段】本発明は、ガラス基板または石英基板上に形成した素子（ＴＦＴや、有機化合物を含む発光素子や、液晶を有する素子や、メモリー素子や、薄膜ダイオードや、シリコンのＰＩＮ接合からなる光電変換素子や、シリコン抵抗素子など）を含む被剥離層１２を基板から剥離した後、熱伝導性の高いプラスチック基板１０に転写する。 （もっと読む）

【課題】薄膜トランジスタの結晶質半導体層における活性領域に含まれる触媒元素の濃度を十分に低減させ、そのような装置を、工程数を増やす事なく、かつ低コストに製造する事を提供する。
【解決手段】薄膜トランジスタ１０は、チャネル領域７、ソースおよびドレイン領域９を含む結晶質領域を有する半導体層１３と、半導体層１３の少なくともチャネル領域７、ソースおよびドレイン領域９の上に形成されたゲート絶縁膜３と、ゲート絶縁膜３を介してチャネル領域７に対向するように形成されたゲート電極５とを有し、半導体層１３は、ソースおよびドレイン領域９よりも高い濃度で触媒元素を含むゲッタリング領域１１をさらに有し、ゲッタリング領域１１の上のゲート絶縁膜３は、ゲート絶縁膜３のうち少なくともゲート電極５と半導体層１３との間に位置する部分よりも薄い。 （もっと読む）

【課題】レーザビームが照射された領域全体に占める微結晶が形成される領域の割合を減らし、半導体膜に対して良好にレーザ照射を行うことができるレーザ照射装置を提供すること、およびレーザ照射方法を提供すること。
【解決手段】レーザ発振器１０１から出射したレーザ光１０４をスリット１０２を通過させることによって強度の弱い部分を遮断した後にミラー１０３で偏向させ、このレーザ光を凸型シリンドリカルレンズ１０５，１０６または凸型球面レンズを用いて任意の大きさにビームの整形をした後に照射面に照射する。 （もっと読む）

【課題】半導体膜から粒径の大きな結晶相の半導体を得る工程において、以降の工程で、アライメントマークとして利用可能なマーク構造を、同一の露光工程において半導体膜に形成する。
【解決手段】この発明は、光を変調して結晶化のための光強度分布を形成する光強度変調構造ＳＰと、光強度変調構造と一体にまたは独立に設けられ、光を変調して所定形状のパターンを含む光強度分布を形成するとともに結晶化領域の予め定められた位置を示すマーク形成構造ＭＫと、を有することを特徴とする光変調素子３に関する。この光変調素子によれば、絶縁基板上に所定厚さに堆積された半導体膜の任意の位置に、結晶核を形成し、その結晶核から所定の方向に結晶を成長させるとともに、半導体膜の任意の位置にアライメントマークＡＭを、同一工程で形成できる。 （もっと読む）

【課題】 高速駆動が可能な駆動回路とオフ電流の低い負荷回路とを備えたアクティブマトリクス基板の形成を低温プロセスによって実現する技術等を提供する。
【解決手段】 駆動回路を構成するＴＦＴの半導体膜として略単結晶状態の半導体膜を形成する一方、画素回路を構成するＴＦＴの半導体膜として微結晶状態の半導体膜を形成する。具体的には、駆動回路を構成するＴＦＴが形成される領域には、該ＴＦＴの半導体膜が結晶化する際の起点となるべき微細孔１４を設ける一方、画素回路を構成するＴＦＴが形成される領域には、該ＴＦＴが結晶化する際の起点となるべき微細孔を設けない。 （もっと読む）

【課題】 高速駆動が可能な駆動回路とオフ電流の低い負荷回路とを備えたアクティブマトリクス基板の形成を低温プロセスによって実現する技術等を提供する。
【解決手段】 駆動回路を構成するＴＦＴの半導体膜として略単結晶状態の活性半導体膜を形成する一方、画素回路を構成するＴＦＴの半導体膜として微結晶状態の活性半導体膜を形成する。具体的には、駆動回路を構成するＴＦＴが形成される領域には、結晶化の際に該活性半導体膜を局所的に加熱する局所加熱機構を設ける一方、画素回路を構成するＴＦＴが形成される領域には、該局所加熱機構を設けない。 （もっと読む）

【課題】 良質のｐｏｌｙ−Ｓｉの製造及びそれを利用する半導体素子の製造方法を提供する。
【解決手段】 基板１に形成されたａ−Ｓｉ膜３に中性イオンを注入した後、熱処理による多結晶化を行うｐｏｌｙ−Ｓｉ（多結晶シリコン）、多結晶シリコン層を含んだ半導体素子、及び多結晶シリコン活性層上に形成されたゲート絶縁層上に形成されるゲートを備えたＴＦＴの製造方法であって、熱処理時に高エネルギーであるａ−Ｓｉを多結晶化でき、一方では、熱に弱いプラスチック等にも良質のｐｏｌｙ−Ｓｉを形成でき、シリコン及びガラスのように熱に強い基板、またはプラスチックのように熱に弱い基板に良質の多結晶を形成できる。 （もっと読む）

【課題】薄膜トランジスタ及びその製造方法を提供する。
【解決手段】薄膜トランジスタは基板１０と、該基板上に形成され、チャンネル層１４にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しない半導体層パターン１１と、該半導体層パターン上に形成されたゲート絶縁膜１５及び該ゲート絶縁膜上に形成されたゲート電極１６とを含むことを特徴とする。結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して素子特性及び均一度が良い薄膜トランジスタ及びその製造方法。 （もっと読む）

【課題】 薄膜トランジスタの製造方法に関し、ＬＤＤ領域の抵抗を許容レベルにまで下げるとともにＴＦＴしきい値電圧のシフトを防ぐことを目的とする。
【解決手段】 絶縁性基板上に多結晶Ｓｉを形成する工程と、該多結晶Ｓｉ上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に下層ゲート電極と該下層ゲート電極より幅の狭い上層ゲート電極から成る２層ゲート電極を形成する工程と、該２層ゲート電極をマスクにして３属あるいは５属元素から成る不純物をイオン注入する工程と、熱処理する工程と、該２層ゲート電極をマスクにして水素をイオン注入する工程を含むように構成する。 （もっと読む）