【課題】薄膜トランジスタ及びその製造方法を提供する。
【解決手段】薄膜トランジスタは基板１０と、該基板上に形成され、チャンネル層１４にシード（ｓｅｅｄ）及び結晶粒境界（Ｇｒａｉｎ Ｂｏｕｎｄａｒｙ）が存在しない半導体層パターン１１と、該半導体層パターン上に形成されたゲート絶縁膜１５及び該ゲート絶縁膜上に形成されたゲート電極１６とを含むことを特徴とする。結晶化触媒の均一な低濃度制御及び結晶化位置を調節することによって、薄膜トランジスタのチャンネル層内にシード及び結晶粒境界が存在しないようにしたり、結晶粒境界が一つ存在するように調節して素子特性及び均一度が良い薄膜トランジスタ及びその製造方法。 （もっと読む）

【課題】 ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【解決手段】 本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。 （もっと読む）

結晶質または多結晶質層を形成する方法は、基板と基板上のパターンを提供する工程を有してなる。本方法は、核形成材料を提供し、核形成材料上に結晶質層を形成する各工程も含む。基板上に堆積された結晶質材料は、単結晶質であっても多結晶質であってもよい。
（もっと読む）

【課題】半導体層のソース／ドレイン領域の全部または一部分とキャパシターの第１電極をＭＩＣ結晶化法で結晶化して、半導体層のチャネル領域全部をＭＩＬＣ結晶化法で結晶化された薄膜トランジスタ及びキャパシターの半導体素子及びその製造方法を提供する。
【解決手段】その製造方法は、薄膜トランジスタの半導体層とキャパシターの第１電極を非晶質シリコンで形成した後、ＭＩＣおよびＭＩＬＣ結晶化法で結晶化して、薄膜トランジスタのゲート電極及びキャパシターの第２電極を同じ物質で形成することによって簡単な工程で薄膜トランジスタとキャパシターを同時に形成することができるだけでなく、各素子に適合な結晶化法で結晶化することによって、低い温度及び短い時間に結晶化を進行して基板が収縮したり曲がる現象が発生しないだけでなく、薄膜トランジスタの半導体層の特性とキャパシターの特性が優秀であるという効果がある。 （もっと読む）

【課題】 本発明は、材料の利用効率を向上させ、かつ、作製工程を簡略化して作製可能な表示装置及びその作製技術を提供することを目的とする。また、それらの表示装置を構成する配線等の構成物を、密着性よく形成できる技術を提供することも目的とする。
【解決手段】 本発明は、薄膜トランジスタ又は表示装置などを構成する構成物を、それらの被形成物表面を形成する物質のうち、少なくとも一つと同じ物質を添加（混入）して形成することによって、構成物と被形成物との密着性を向上させる。また、構成物上に形成される絶縁層において、構成物表面に生じる凹凸形状を十分に被覆し、かつ絶縁層として信頼性に足るように緻密化できるように、絶縁層を有機材料を含む第１の絶縁層と、無機材料を含む第２の絶縁層とを積層して形成する。 （もっと読む）

【課題】 第１絶縁膜を連続的に形成した後、第２絶縁膜を蒸着して薄膜トランジスタの半導体層とゲート絶縁膜を形成する薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 薄膜トランジスタ及びその製造方法は、絶縁基板と、前記絶縁基板に連続的に形成され、パターニングされた多結晶シリコン層パターン１０５及び第１絶縁膜パターン１０６と、前記多結晶シリコン層パターン及び第１絶縁膜パターンが形成された基板上に形成された第２絶縁膜１０７と、前記第２絶縁膜上に形成されたゲート電極１０８、層間絶縁膜１０９及びソース／ドレーン電極１１０と、を含んでなる薄膜トランジスタ及びその製造方法であり、中間洗浄工程を略することができるため製造工程を短縮する効果がある。 （もっと読む）

【課題】 ジャンクション領域にシード又は結晶粒境界が形成されないように、キャッピング層をパターニングして結晶化することにより、薄膜トランジスターの素子特性を向上させて均一な値を得ることができる薄膜トランジスター及びその製造方法を提供する。
【解決手段】 本発明による薄膜トランジスターの製造方法は、基板上に非晶質シリコン層を形成する段階と、前記非晶質シリコン層を結晶化してパターニングして半導体層パターンを形成段階と、前記半導体層パターン上にゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上にゲート電極を形成する段階と、を含み、前記半導体層パターン内にはシード又は結晶粒境界が存在するが、ジャンクション領域にはシード又は結晶粒境界が存在しないことを特徴とする。 （もっと読む）

【課題】 高い開口率を得ながら十分な保持容量（Ｃｓ）を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。
【解決手段】 ゲート電極１０６と異なる層に走査線１０２を形成し、容量配線１０７が信号線１０９と平行になるよう配置する。各画素はそれぞれ独立した容量配線１０７に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。 （もっと読む）

【課題】 半導体集積回路において、今後のさらなるゲート電極の微細化を進める技術を提供することを課題とする。
【解決手段】 本発明は、レジストマスクをエッチングにより後退させて導電膜のエッチングを行い、ゲート配線の断面形状は上層配線とコンタクト可能な幅を有する台形とし、且つ、ゲート配線から分岐するゲート電極の断面形状を意図的に３つの内角をもつ形状、代表的には三角形状として１μｍ以下のゲート幅を実現する。本発明により、オン電流の増大が実現し、高速動作する回路（代表的にはＣＭＯＳ回路やＮＭＯＳ回路）を得ることができる。 （もっと読む）

【課題】 キャパシタの静電容量を増加させて、有機エレクトロルミネセンス素子の開口率を増加させることのできる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 ゲート電極及びキャパシタの誘電体膜に用いられるゲート絶縁膜の厚さを互いに異ならせて形成することで、静電容量の大きさを減少することなくキャパシタの表面積を減少させて、有機エレクトロルミネセンス素子の開口率を増加させることのできる技術である。 （もっと読む）

【課題】 しかし、薄膜トランジスタを有する表示装置では、同一対象物、例えば同一絶縁膜のエッチング条件を最適化することが難しかった。これは、同一絶縁膜において、エッチングする絶縁膜の膜厚や面積が異なるためである。特に面積の小さなコンタクトホールは、エッチングする量がその他の開口部と異なる。
【解決手段】 上記課題を鑑み本発明は、第１のマスクを用いて、第１の領域の対象物をエッチングして広面積な開口部を形成し、第２のマスクを用いて、第２の領域の前記対象物をエッチングして微細な開口部、つまりコンタクトホールを形成することを特徴とする。 （もっと読む）

【課題】 本発明では剥離技術を用いることにより様々な基板上に薄膜素子を形成し、従来の技術では不可能であると考えられていた部分に薄膜素子を形成することにより、省スペース化を図ると共に耐衝撃性やフレキシビリティに優れた半導体装置を提供する。
【解決手段】 本発明では、剥離技術を用いて一旦基板から剥離させた膜厚５０μｍ以下の素子形成層を基板上に固着することにより、様々な基板上に薄膜素子を形成することを特徴とする。例えば、可撓性基板上に固着された薄膜素子をパネルの裏面に貼り付けたり、直接パネルの裏面に固着したり、さらには、パネルに貼り付けられたＦＰＣ上に薄膜素子を固着することにより、省スペース化を図ることができる。 （もっと読む）

【課題】 高い周波数が印加され、数ｃｍ〜数１０ｃｍの長さを有する配線の抵抗を低減し、伝送される信号波形のなまりを低減する。
【解決手段】 高周波が印加される配線１１１は、層間絶縁膜１０７を介して、配線１１１の線方向にそって複数設けられたコンタクトホールにより配線１０６と電気的に並列接続している配線構造を採用する。その配線構造を周辺回路一体型アクティブマトリクス型液晶表示装置の周辺回路に用いることで、高周波信号が印加される配線において信号波形のなまりを低減できる。 （もっと読む）

【課題】 高いビット数のデジタル信号に対応し、線形性が良く、占有面積の小さいＤ／Ａ変換回路を提供する。
【解決手段】 複数の容量を有するＤ／Ａ変換回路であって、複数の容量は、第１電極と、第１電極に接している第１誘電体と、第１誘電体に接している第２電極と、第２電極に接している第２誘電体と、第２誘電体に接している第３電極とをそれぞれ有しており、第２電極は、第１電極及び第３電極と重なっており、第２電極は、第１電極及び第３電極と重なっている部分において開口部を有しており、第２電極が有する開口部において、第１誘電体及び第２誘電体にコンタクトホールが形成されており、コンタクトホールを介して第１電極と第３電極が接続されていることを特徴とするＤ／Ａ変換回路。 （もっと読む）

【課題】アクティブマトリクス型の発光装置における光の取り出し効率を向上させる手段を提供する。
【解決手段】アクティブマトリクス型の発光装置において、第１の凹部１０１ａ〜第３の凹部１０１ｃを有する第１の基板１００に金属膜１０２ａ〜第３の金属膜１０２ｃを形成することや、画素電極１４５、有機層１４８、凸部１４９ａの表面を有する陰極１４９からなる発光素子１５０を形成することにより、光の損失や隣の画素への光漏れを防ぐことができる。 （もっと読む）