半導体装置の作製方法
【課題】 ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【解決手段】 本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。
【解決手段】 本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ナノインプリント法を用いた半導体装置の作製方法に関する。
【背景技術】
【0002】
一般的に半導体装置の作製方法において、パターニングにはリソグラフィ法で行なわれている。しかしリソグラフィ法に用いられる露光用のマスク(フォトマスク)は非常に高価であり、そのことが半導体装置のコストを抑えられない一因になっている。そこで近年、凹凸のパターンが形成された鋳型(モールド)を基板上の特定の層に押し付けることで、該パターンを転写することができる、ナノインプリント法が注目されている。
【0003】
ナノインプリント法を用いることで、露光用のフォトマスクを用いずともレジストにパターンを転写し、リソグラフィ用のレジストマスクを形成することができる。下記特許文献1には、モールドをフォトレジストに押し付けることで、該フォトレジストにパターンを形成する技術について開示されている。
【0004】
【特許文献1】特開2003−272998号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで半導体装置に用いられる薄膜トランジスタ(TFT)などの薄膜の半導体膜を用いた半導体素子は、様々な作製工程を経て形成される。具体的にTFTでは、島状の半導体膜を形成した後、ゲート絶縁膜を形成して、該ゲート絶縁膜上にゲート電極を形成する。そして、ゲート電極や、あるいはレジストを形成してパターニングしたものをマスクとして用い、島状の半導体膜にn型またはp型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはLDD領域等を形成する。
【0006】
しかし上記特許文献1には、薄膜の半導体膜を用いた上記半導体装置の作製方法に、ナノインプリント法をどのように適用するかについては、具体的に開示されていない。本発明は上述した問題に鑑み、ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【課題を解決するための手段】
【0007】
本発明では、島状の半導体膜、ゲート電極、配線、コンタクトホールなどをパターニングにより形成する際のマスクとして、ナノインプリント法で形成されたレジストマスクを用いる。或いは本発明では、樹脂などで形成された絶縁膜に直接ナノインプリント法で凹部を形成した後、該凹部をエッチングすることで、絶縁膜にコンタクトホールを形成する。
【0008】
具体的に本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。
【0009】
また薄膜の半導体膜を用いて形成された半導体装置は、単結晶のシリコンウェハに形成された半導体装置に比べて集積度が低いため、実用化に際し、半導体素子を微細化させることが重要な課題である。TFTの微細化には、ホットキャリア効果による信頼性の低下という問題が伴う。そこでホットキャリア効果を抑えるための手段として、LDD(Lightly Doped Drain)構造(LDD構造)が知られている。LDD構造とは、ドレイン領域とチャネル形成領域との間に、ドレイン領域よりも不純物濃度の低いLDD領域が設けられている構造である。さらに、ソース領域とチャネル形成領域との間に、ソース領域よりも不純物濃度の低いLDD領域が設けられていてもよい。特にLDD領域がゲート絶縁膜を介してゲート電極と重なる(Gate Overlapped Lightly Doped Drain)構造(GOLD構造)を有している場合、ドレイン近傍の高電界を緩和してホットキャリア効果をより効果的に防ぎ、信頼性の向上が図れることが知られている。なお本明細書において、LDD領域がゲート絶縁膜を介してゲート電極と重なる領域をLov領域と呼び、重ならない領域をLoff領域と呼ぶ。
【0010】
LDD領域を有するTFTの作製方法は、幾つか提案されている。その一つに、複数の導電膜を用いてゲート電極に段差を設け、イオン注入を行なう際に該段差を利用してLDD領域を形成する方法がある。しかし上記方法を用いる場合、ゲート電極に段差を設けるために、エッチングガスや各種条件を変えて導電膜を複数回エッチングする必要がある。またレジストマスクを用いてドーパントの打ち分けを行なうことで、LDD領域を形成する方法もある。しかし上記方法では、レジストマスクの枚数や工程数を抑えることができない。
【0011】
そこで本発明では、ナノインプリント法を用いることで、レジストマスクに段差を設け、該段差を利用することで段差を有するゲート電極を形成しても良い。段差を有するゲート電極をマスクとして用いることで、レジストマスクの数及びエッチングの回数を抑えつつ、LDD領域を形成することができる。
【0012】
また本明細書において半導体装置は、集積回路と、半導体表示装置とをその範疇に含む。集積回路には、マイクロプロセッサ、画像処理回路等、半導体素子を用いたありとあらゆる回路が含まれる。また半導体表示装置には、液晶表示装置、有機発光素子(OLED)に代表される発光素子を各画素に備えた発光装置、DMD(Digital Micromirror Device)、PDP(Plasma Display Panel)、FED(Field Emission Display)等や、半導体膜を用いた回路素子を用いているその他の表示装置がその範疇に含まれる。
【発明の効果】
【0013】
本発明は上記構成により、フォトマスクの数を抑えつつ、薄膜の半導体膜を用いた半導体装置を形成することが可能になる。さらに、ナノインプリント法でレジストマスクに段差を設けることで、レジストマスクの数及びエッチングの回数を抑えつつ、LDD領域を有するTFTを形成することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【0015】
(実施の形態1)
本実施の形態では、本発明の半導体装置の作製方法において用いる、レジストマスクの作製方法について説明する。
【0016】
まず図1(A)に示すように、基板101上にパターニングされる層(被パターニング層)102を形成する。被パターニング層102として、半導体膜、導電膜或いは絶縁膜を用いることができる。次に被パターニング層102上に、レジスト103を形成する。レジスト103は、熱サイクルナノインプリント法、室温ナノインプリント法、光ナノインプリント法などのナノインプリント法の種類によって、レジストの材料を変えるのが望ましい。本実施の形態では、レジスト103として光硬化性樹脂を用いて、光サイクルナノインプリント法でレジスト103をパターニングする例を挙げて説明する。光硬化性樹脂として、例えばポリメチルイソプロペニルケトン(PMIPK)及びビスアジドを含むレジスト、環化ポリイソプレン及びビスアジドを含むレジスト、ポリビニルフェノール及びビスアジドを含むレジスト、クロロメチル化ポリスチレンを含むレジスト等、ネガ型のフォトレジストを用いることができる。レジスト103は、スピンコート法、スリットコーターなどで形成する。又は、インクジェット法、スクリーン印刷法などで必要な範囲にのみ塗布することもできる。
【0017】
そして予めパターンが形成されたモールド104を、図1(B)に示すようにレジスト103に押し付ける。なおモールド104は、熱サイクルナノインプリント法、室温ナノインプリント法、光ナノインプリント法などのナノインプリント法の種類によって、用いる材料を適宜変えることが望ましい。例えば光ナノインプリント法の場合、レジスト103を硬化させるための光を、透過させることができる材料でモールド104を形成する。本実施の形態では、石英で形成されたモールド104を用いる。なおモールド104のパターンは、EB(電子線描画)を用いて形成することができる。
【0018】
そして、モールド104をレジスト103に押し付けた状態で、レジスト103を硬化させる。上記構成により、モールド104に形成されたパターンが、レジスト103に転写される。なお光ナノインプリント法を用いる場合、レジスト103を紫外光などの光を照射することにより、硬化させることができる。また光ナノインプリント法の場合、モールド104とレジスト103との間に気泡が入ってしまうのを防ぐために、例えば133Pa(10-2Torr)程度の減圧雰囲気下でモールド104をレジスト103に押し付け、硬化させるのが望ましい。
【0019】
熱サイクルナノインプリント法の場合は、レジスト103として熱可塑性樹脂を用い、モールド104を押し付ける前にレジスト103を転移温度よりも高くなるように加熱して軟化させる。そしてモールド104を押し付けた状態で、転移温度よりも低くなるようにレジスト103を冷却することで、レジスト103を硬化させる。
【0020】
また、室温ナノインプリント法の場合は、レジスト103としてSOG(Spin on Glass)などのゾル−ゲル系材料を用い、室温においてモールド104をレジスト103に押し付ける。そしてモールド104をレジスト103から取り外すことで、レジスト103にパターンを転写することができる。
【0021】
次に図1(C)に示すように、モールド104をレジスト103から取り外す。このときレジスト103に超音波を用いて振動を加えることで、レジスト103の変形を抑えながら、モールド104をレジスト103から取り外すことができる。モールド104を取り外すことで、パターンが形成されたレジスト103を形成することができる。
【0022】
次に図1(D)に示すように、パターンが形成されたレジスト103の表面を、アッシング等により処理し、一部を除去して、被パターニング層102を一部露出させる。なおアッシング等によりレジスト103の表面を処理し、一部を除去することで、レジスト103から、レジストマスク105が形成される。
【0023】
そして図1(E)に示すように、レジストマスク105を用いてエッチングを行なうことで、被パターニング層102をパターニングすることができる。
【0024】
なお本実施の形態では、被パターニング層102を一部露出させるまでアッシングしたレジスト103を、レジストマスク105として用いているが、本発明はこの構成に限定されない。アッシングする前のパターンが形成された状態のレジスト103を、レジストマスクとして用いることも可能である。
【0025】
本発明は上記方法により、島状の半導体膜、ゲート電極、配線、コンタクトホールなどを、フォトマスクを用いずともパターニングにより形成することができる。
【0026】
(実施の形態2)
本実施の形態では、樹脂などで形成された絶縁膜に直接ナノインプリント法でコンタクトホールを形成する形態について説明する。なお本実施の形態では、熱サイクルナノインプリント法の場合を例に挙げて説明するが、本発明では光サイクルナノインプリント法または室温ナノインプリント法を用いていても良い。
【0027】
まず図2(A)に示すように、配線204を覆うように絶縁膜201を形成する。その後、図2(B)に示すように、絶縁膜201にパターンが形成されたモールド202を押し付ける。本実施の形態では熱サイクルナノインプリント法を用いるので、絶縁膜201として熱可塑性を有する樹脂、例えばポリメタクリル酸メチル(PMMA)、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリアミドなどを用いることができる。図2(A)では、絶縁膜201としてPMMAを用いる例を挙げて説明する。絶縁膜201は、モールド202を押し付ける前に、絶縁膜201の転移温度よりも高い温度、例えば90℃〜200℃まで加熱しておく。
【0028】
そして図2(B)に示すように、絶縁膜201にモールド202を押し付けた状態を維持したまま、絶縁膜201を転移温度よりも低くなる温度、例えば70℃まで冷却し、絶縁膜201を硬化させる。そして絶縁膜201が硬化したら、図2(C)に示すように、絶縁膜201からモールド202を取り外す。モールド202が取り外された絶縁膜201には、モールド202のパターンが転写されている。
【0029】
次に図2(D)に示すように、絶縁膜201の表面をアッシング等により削っていき、絶縁膜201の下層に形成されている層(本実施の形態では配線204)を一部露出させることで、コンタクトホール203を形成することができる。
【0030】
上記構成により、レジストマスクを形成せずともコンタクトホール203を形成することができる。よって、リソグラフィ法を用いなくとも良いので、レジストの形成、露光、現像、エッチング、剥離などの一連の工程を省いて作製工程を簡略化し、半導体装置のコストを抑えることができる。
【0031】
本実施の形態は、上記実施の形態1と組み合わせて実施することができる。
【0032】
(実施の形態3)
本実施の形態では、段差を有するゲート電極を、ナノインプリント法で形成する形態について説明する。なお本実施の形態では、熱サイクルナノインプリント法の場合を例に挙げて説明するが、本発明では光サイクルナノインプリント法または室温ナノインプリント法を用いていても良い。
【0033】
まず図3(A)に示すように、基板301上に活性層として用いる島状の半導体膜302を形成する。そして、該島状の半導体膜302に接するようにゲート絶縁膜303を形成し、該ゲート絶縁膜303上に導電膜304を形成する。なお本実施の形態では、単層の導電膜304を用いる例を示しているが、導電膜304が複数の層で構成されていても良い。
【0034】
次に導電膜304上に、レジスト305を形成する。本実施の形態ではレジスト305として、例えばPMMAを用いる例を示す。レジスト305は、スピンコート法、スリットコーターなどで形成する。又は、インクジェット法、スクリーン印刷法などで必要な範囲にのみ塗布することもできる。そして図3(B)に示すように、レジスト305を90℃〜200℃に加熱して軟化させ、パターンが形成されたモールド306を該レジスト305に押し付ける。本実施の形態では、モールド306には、深さD1を有する第1の凹部307の中に、更に深さD2を有する第2の凹部308が形成されている。なおD1<D2とする。
【0035】
そして、モールド306をレジスト305に押し付けた状態で、レジスト305を70℃まで冷却し、硬化させる。上記構成により、モールド306に形成されたパターンが、レジスト305に転写される。
【0036】
次に図3(C)に示すように、モールド306をレジスト305から取り外す。モールド306を取り外すことで、パターンが形成されたレジスト305を形成することができる。具体的に、レジスト305には、第1の凹部307の形状に応じた第1の凸部310と、第2の凹部308の形状に応じた第2の凸部311とが形成される。
【0037】
次に図3(D)に示すように、レジスト305の表面を、アッシング等により削っていき、導電膜304を一部露出させる。なおアッシング等によりその表面を削ることで、レジスト305からレジストマスク309が形成される。レジストマスク309は、第1の凸部310と第2の凸部311とで形成される段差を有しており、該段差は、モールド306が有する第1の凹部307と、第2の凹部308との深さの差によって決まる。
【0038】
次に図4(A)に示すように、レジストマスク309を用いて導電膜304をエッチングする。エッチングは、等方性のエッチングが可能なドライエッチングで行なう。導電膜304の露出している部分から優先的にエッチングが進み、それに伴いレジストマスク309もエッチングされる。よって、図4(B)に示すように、レジストマスク309のうち厚さの小さい部分(第1の凸部310)がエッチングにより消滅すると、導電膜304のうち新たに露出した部分のエッチングが開始される。そして最終的には、図4(C)に示すように、導電膜304から段差を有するゲート電極315が形成される。
【0039】
ゲート電極315の形状は、エッチングの条件、レジスト305の材料の他、エッチングを行なう前のレジストマスク309の形状、延いてはモールド306が有するパターンの形状に依存する。よってエッチングの条件、レジスト305の材料が決まっているならば、所望するゲート電極315の形状に合わせて、モールド306が有する第1の凹部307及び第2の凹部308の形状を適宜変更すれば良い。
【0040】
最後に、図4(D)に示すようにレジストマスク309を除去する。
【0041】
なお本実施の形態では、導電膜304を一部露出させるまでアッシングしたレジスト305を、レジストマスク309として用いているが、本発明はこの構成に限定されない。アッシングする前の、パターンが形成された状態のレジスト305を、レジストマスクとして用いることも可能である。
【0042】
本実施の形態は、上記実施の形態1、2と組み合わせて実施することができる。
【0043】
(実施の形態4)
本実施の形態では、本発明の作製方法を用いて、半導体表示装置の一つである発光装置を形成する例について説明する。
【0044】
まず図5(A)に示すように、基板501の絶縁表面上に絶縁膜を用いて下地膜502を形成する。
【0045】
基板501には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【0046】
下地膜502は基板501中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマCVD法を用いて窒化酸化珪素膜を10nm〜400nm(好ましくは50nm〜300nm)の膜厚になるように形成する。
【0047】
なお下地膜502は単層であっても複数の絶縁膜を積層したものであっても良い。またガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
【0048】
次に、下地膜502上に島状の半導体膜503、504を形成する。島状の半導体膜503、504に用いる半導体膜は、下地膜502を形成した後、大気に曝さずに形成することが望ましい。島状の半導体膜503、504の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150nm)とする。なお島状の半導体膜503、504は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
【0049】
なお島状の半導体膜503、504に用いる半導体膜は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板501として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、950℃程度の高温アニールを組み合わせた結晶法を用いても良い。
【0050】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、550℃、4時間の加熱処理を該半導体膜に対して行なう。ここで、レーザ結晶化を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度とし、照射する。
【0051】
なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec〜数百nsecと言われている。よって、10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【0052】
なお、媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【0053】
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【0054】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは出射時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【0055】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【0056】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
【0057】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【0058】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【0059】
上述したレーザ光の照射により、結晶性がより高められた半導体膜が形成される。なお、予め半導体膜に、スパッタ法、プラズマCVD法、熱CVD法などで形成した多結晶半導体を用いるようにしても良い。
【0060】
また本実施の形態では、島状の半導体膜503、504に用いる半導体膜を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたTFTは、多結晶半導体を用いたTFTよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【0061】
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4、Si2H6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【0062】
なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)を終端するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【0063】
またSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。
【0064】
例えば、SiH4にH2を添加したガスを用いる場合、或いはSiH4にF2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてTFTを作製すると、該TFTのサブスレッショルド係数(S値)を0.35V/sec以下、代表的には0.09〜0.25V/secとし、移動度を10cm2/Vsecとすることができる。そして上記セミアモルファス半導体を用いたTFTで、例えば19段リングオシレータを形成した場合、電源電圧3〜5Vにおいて、その発振周波数は1MH以上、好ましくは100MHz以上の特性を得ることができる。また電源電圧3〜5Vにおいて、インバータ1段あたりの遅延時間は26ns、好ましくは0.26ns以下とすることができる。
【0065】
次に図5(B)に示すように、島状の半導体膜503、504を覆うように、ゲート絶縁膜505を形成する。ゲート絶縁膜505は、後にゲート電極を形成するために行なうドライエッチングにおいて、その膜厚が10〜40nm程度減少するので、その減少分を考慮に入れて膜厚を設定するのが望ましい。具体的には40〜150nm(より好ましくは60〜120nm)程度の厚さにゲート絶縁膜505を形成する。
【0066】
ゲート絶縁膜505には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。本実施の形態では、ゲート絶縁膜505を単層の絶縁膜で構成しているが、2層以上の複数の絶縁膜で構成されていても良い。また形成方法は、プラズマCVD法、スパッタ法などを用いることができる。例えば、プラズマCVD法を用い、酸化珪素でゲート絶縁膜505を形成する場合、TEOS(Tetraethyl Orthosilicate)とO2を混合したガスを用い、反応圧力40Pa、基板温度300〜400℃、高周波(13.56MHz)電力密度0.5〜0.8W/cm2とし、形成する。
【0067】
また窒化アルミニウムをゲート絶縁膜505として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、TFTで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜505として用いても良い。
【0068】
次に、ゲート絶縁膜505上に導電膜506を形成する(図5(C))。本実施の形態では、Wを用いて導電膜506を100〜500nmの厚さで形成する。具体的に、導電膜506に用いるWは、ターゲットに純度99.99%のWを用い、チャンバー内の温度を230℃、Arの流量を100ml/min、チャンバー内の圧力1.5Pa、電力6kWとし、成膜速度約390nm/minで形成する。
【0069】
具体的に導電膜506には、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成することができる。
【0070】
なお本実施の形態では、単層の導電膜を用いて導電膜506を形成する例について説明するが、導電膜は2層以上の複数の層で形成されていても良い。また各導電層の材料は本実施の形態に示したものに限定されない。
【0071】
次に図5(C)に示すように、導電膜506を覆うようにレジスト507を形成する。レジスト507は、ナノインプリント法の種類に合わせて、成形が可能な材料を用いる。本実施の形態では、熱サイクルナノインプリント法の場合を例に挙げて説明するが、本発明では光サイクルナノインプリント法または室温ナノインプリント法を用いていても良い。熱サイクルナノインプリント法を用いる場合、レジスト507としてPMMAのような、熱可塑性を有する樹脂を用いる。レジスト507は、スピンコート法、スリットコーターなどで形成する。又は、インクジェット法、スクリーン印刷法などで必要な範囲にのみ塗布することもできる。そしてレジスト507を、転移温度よりも高い温度、例えば90℃〜200℃程度に加熱し、軟化させておく。
【0072】
そしてモールド508を、図6(A)に示すようにレジスト507に5〜15MPaの圧力で押し付け、その状態を維持したままレジスト507を70℃まで冷却し、硬化させる。その後、図6(B)に示すように、モールド508をレジスト507から取り外すことで、レジスト507にモールド508のパターンが転写される。
【0073】
次に、図6(C)に示すように、パターンが形成されたレジスト507の表面を、アッシング等により削っていき、導電膜506の表面を露出させる。上記アッシングにより、レジスト507から、後のエッチングの際にマスクとして用いることができるレジストマスク509が形成される。
【0074】
次にレジストマスク509を用いて、図6(D)に示すように導電膜506をエッチングする。本実施の形態ではICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いて行なう。エッチングガスとしてCF4とCl2とO2を、それぞれ流量17sccm、17sccm、10sccmで供給し、チャンバー内のエッチングガスの圧力を1.5Paとする。そして、コイル型の電極に500W、13.56MHzの高周波(RF)電力を投入し、プラズマを生成する。また基板が載置されたステージ(下部電極)に160W、13.56MHzの高周波(RF)電力を投入し、これにより基板に自己バイアス電圧が印加される。
【0075】
このエッチング処理により、第1の接続端子510と、ゲート電極511、512が形成される。なおゲート電極511、512は、ゲート絶縁膜505を間に挟んで、それぞれ島状の半導体膜503、504と重なっている。そして本実施の形態では、ゲート電極511、512が段差を有しており、厚さが2段階で切り替わっている。ゲート電極511、512が有する段差の大きさ及び段差の有無は、モールド508が有するパターンの形状により適宜設定することができる。
【0076】
例えばゲート電極511、512は、厚さが大きい部分の膜厚が450〜470nm、厚さが小さい部分の膜厚が50〜70nm程度となるように、モールド508のパターンの形状を設定すれば良い。なお導電膜506には、島状の半導体膜503、504と重なる領域と、それ以外の領域との間に、島状の半導体膜503、504の膜厚分だけ高低差が生じている。そのため、パターンが形成されたレジスト507の残膜を、アッシングにより除去する際に、島状の半導体膜503、504と重なる領域の方が、それ以外の領域よりも先に残膜が消滅し、レジストマスク509が過剰にエッチングされやすい。よって、島状の半導体膜503、504の膜厚分を見越して、モールド508のパターンの形状を設定することが望ましい。本実施例では、ゲート電極511、512に対応するモールド508の、第1の凹部の深さを150〜250nm、第2の凹部の深さを550〜2000nmとする。
【0077】
なお導電膜506の残渣を残さないようにエッチングすると、第1の接続端子510と、ゲート電極511、512で覆われていないゲート絶縁膜505の表面が、5〜10nm程度またはそれ以上エッチングされることがある。
【0078】
次に図7(A)に示すように、ゲート電極511、512をマスクとして用い、島状の半導体膜503、504にn型の導電性を付与する不純物を添加する(第1のドーピング処理)。ドーピングはイオン注入法で行なう。ドーピングは、ドーズ量を1×1013〜5×1014atoms/cm2、加速電圧を40〜80kVとして行なう。n型を付与する不純物元素は、ドナーとして機能するP、As、Sb等の5族原子やS、Te、Se等の6族原子を用いるが、本実施の形態ではPを用いる。
【0079】
第1のドーピング処理では、第1の不純物領域514、515が自己整合的に形成される。第1の不純物領域514、515には1×1018〜1×1020atoms/cm3の濃度範囲でn型を付与する不純物元素が添加されている。
【0080】
次に図7(B)に示すように、ゲート電極511、512のうち厚さが大きい部分をマスクとして用い、第2のドーピング処理を行なう。第2のドーピング処理では、ゲート電極511、512のうち厚さが小さい部分を不純物が通過するように、第1のドーピング処理よりも加速電圧を高くする。そして第2のドーピング処理によりLDD領域を形成するので、第1のドーピング処理よりもn型の不純物のドーズ量を下げる。具体的には、加速電圧を60〜120kVとし、ドーズ量を1×1013〜1×1015atoms/cm2とする。
【0081】
続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行って、図7(B)の状態を得る。第3のドーピング処理は、加速電圧を50〜100kVとし、ドーズ量を1×1015〜1×1017atoms/cm2とする。第2のドーピング処理および第3のドーピング処理により、ゲート電極511、512のうち厚さが小さい部分と重なる第2の不純物領域516、517と、第1の不純物領域514、515に不純物がさらに添加されることで形成される第3の不純物領域518、519とが形成される。第2の不純物領域516、517には1×1018〜5×1019atoms/cm3の濃度範囲でn型を付与する不純物元素を添加され、第3の不純物領域518、519には1×1019〜5×1021atoms/cm3の濃度範囲でn型を付与する不純物元素が添加される。
【0082】
第2の不純物領域516、517は第3の不純物領域518、519に挟まれるように形成されており、第2の不純物領域516、517はLDD領域、第3の不純物領域518、519はソース領域またはドレイン領域として機能する。
【0083】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理を1回のドーピング処理で済まし、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【0084】
なお、pチャネル型のTFTが形成される島状の半導体膜504には、図7(A)、図7(B)に示した第2、第3のドーピング処理によりn型の不純物をドーピングする必要はないため、n型の不純物のドーピングの際に、マスクで覆っておいても良い。また、マスク数削減のために敢えてマスクを設けず、p型の導電型を付与する不純物の濃度を高くして、島状の半導体膜504の極性をp型に反転させても良い。本実施の形態では、島状の半導体膜504の極性をp型に反転させる場合について説明する。
【0085】
図7(C)に示すように、マスク520でnチャネル型のTFTに用いる島状の半導体膜503を覆い、島状の半導体膜504にp型の導電型を付与する不純物をドーピングする(第4のドーピング処理)。この第4のドーピング処理において、ゲート電極511、512のうち厚さが大きい部分がマスクとして機能し、pチャネル型TFTに用いる島状の半導体膜504にp型を付与する不純物元素が添加された第4の不純物領域521が形成される。本実施の形態ではジボラン(B2H6)を用いたイオンドープ法で形成する。第4の不純物領域は、実際には、ゲート電極511、512のうち厚さが小さい部分に重なる領域と、それ以外の領域とで、p型を付与する不純物元素及びn型を付与する不純物領域の濃度が異なっている。しかしいずれの領域においても、p型を付与する不純物元素の濃度が2×1020〜2×1021atoms/cm3となるようにドーピング処理することで、p型が優勢となるため、pチャネル型TFTのソース領域およびドレイン領域として機能するのに何ら問題は生じない。
【0086】
以上までの工程でそれぞれの島状の半導体膜に不純物領域が形成される。
【0087】
次に、島状の半導体膜503、504と、ゲート絶縁膜505と、ゲート電極511、512と覆って、第1の層間絶縁膜522を形成する(図8(A))。第1の層間絶縁膜522は、珪素を含む酸化珪素、窒化珪素、酸化窒化珪素などの絶縁膜を用いることができ、その厚さは100〜200nm程度とする。
【0088】
次に、島状の半導体膜503、504に添加された不純物元素を活性化するために、熱処理を行なう。この工程はファーネスアニール炉を用いる熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を用いることができる。例えば熱アニール法で活性化を行なう場合、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で、400〜700℃(好ましくは500〜600℃)で行なう。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状の半導体膜503、504を水素化する工程を行なう。この工程は、熱的に励起された水素によりダングリングボンドを終端する目的で行なわれる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。また活性化処理は第1の層間絶縁膜522を形成する前に行っても良い。
【0089】
上記一連の工程によって、nチャネル型TFT525と、pチャネル型TFT526を形成することができる。
【0090】
また本実施の形態では、LDD領域として機能する第2の不純物領域516、517全体が、ゲート電極511、512のうち厚さが小さい部分と重なっているが、本発明はこれに限定されない。例えば、第3のドーピング処理においてゲート電極511、512及び第1の不純物領域514、515の一部を覆うようにマスクを形成することで、ゲート電極511、512のうち厚さが小さい部分と重なる領域と、それ以外の領域とを有するLDD領域を、形成することができる。
【0091】
なお上記プラズマエッチングはICPエッチング法に限定されない。例えば、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)エッチング法、RIEエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング法、パルス変調エッチング法やその他のプラズマエッチング法を用いていても良い。
【0092】
次に図8(B)に示すように、第1の層間絶縁膜522を覆うように、第2の層間絶縁膜523と第3の層間絶縁膜524を形成する。本実施の形態では、第2の層間絶縁膜523を有機樹脂、例えば非感光性のアクリルを用いて形成する。第3の層間絶縁膜524は、水分や酸素などの電界発光材料の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。
【0093】
次いで、ゲート絶縁膜505、第1の層間絶縁膜522、第2の層間絶縁膜523及び第3の層間絶縁膜524をエッチングし、コンタクトホールを形成する。そして、配線530〜535を形成する。なお、配線530は第1の接続端子510とコンタクトホールを介して接続されている。また配線531、532は、島状の半導体膜503とコンタクトホールを介して接続されている。また配線533、534は、島状の半導体膜504とコンタクトホールを介して接続されている。配線530〜535は、例えばTi\Al\Tiの積層構造を用いたり、Al−C合金又はAl−C−Ni合金を用いたりしても良い。
【0094】
次に、第3の層間絶縁膜524及び配線530〜535を覆って透明導電膜を形成し、パターニングすることで、配線534に接続された第1の電極(陽極)540と、コンタクトホールにおいて第1の接続端子510に接続された第2の接続端子541を形成する(図9(A))。
透明導電膜として、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電膜を用いても良い。また第1の電極540として上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。
【0095】
なお第1の電極540は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄して、研磨しても良い。またCMP法を用いた研磨後に、第1の電極540の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【0096】
次に図9(B)に示すように、隔壁542を、第3の層間絶縁膜524上に形成する。隔壁542として、有機樹脂膜、無機絶縁膜、シロキサン系の材料を出発材料として形成されたSi−O結合とSi−CHX結合手を含む絶縁膜等を用いることができる。隔壁542は、第1の電極540の端部を覆い、なおかつ第1の電極540と重なる領域において開口部を有するようにする。隔壁542の開口部における端部は、該端部において後に形成される電界発光層543に穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における隔壁542の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。また隔壁542は、第2の接続端子541の一部が露出するような開口部をも有している。
【0097】
なお本実施の形態では、隔壁542として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁542を形成しても良い。ネガ型のアクリルを用いて隔壁542を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。
【0098】
上記構成により、後に形成される電界発光層543や陰極のカバレッジを良好とすることができ、第1の電極540と陰極が電界発光層543に形成された穴においてショートするのを防ぐことができる。また電界発光層543の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
【0099】
また電界発光層543を形成する前に、隔壁542及び第1の電極540に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理(真空ベーク)を行なっても良い。具体的には、基板の温度を200℃〜450℃、好ましくは250〜300℃で、0.5〜20時間程度、真空雰囲気下で加熱処理を行なう。望ましくは4×10―5Pa(3×10-7Torr)以下とし、可能であるならば4×10―6Pa(3×10-8Torr)以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層543を形成する場合、電界発光層543を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、第1の電極540に紫外線を照射してもよい。
【0100】
なお、第3の層間絶縁膜524に接するように形成される電極(本実施例では第1の電極540)を、ITSOのように透光性酸化物導電材料と酸化珪素を含む導電膜で形成し、第3の層間絶縁膜524を窒化珪素で形成することで、第1の電極540と第3の層間絶縁膜524を他の材料で形成した組み合わせよりも、発光素子の輝度を高めることができる。この場合、第1の電極540に含まれる酸化珪素によって、水分が付着しやすいので、上述した真空ベークは特に有効である。
【0101】
次に、第1の電極540上に電界発光層543を形成する。電界発光層543は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層543は陰極に用いられる材料の仕事関数が十分小さくない場合、電子注入層を設けることが望ましい。
【0102】
次に、電界発光層543を覆うように第2の電極(陰極)544を形成する。第1の電極540、電界発光層543、第2の電極544は、隔壁542の開口部において重なり合っており、該重なり合っている部分が発光素子545に相当する。
【0103】
第2の電極544は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電膜を用いても良い。透光性酸化物導電材料を用いる場合、電界発光層543に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極及び導電層のシート抵抗を抑えるようにしても良い。
【0104】
なお発光素子545を形成したら、第2の電極544上に、保護膜を形成しても良い。保護膜は第3の層間絶縁膜524と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【0105】
なお本実施の形態では、第1の電極540に陽極を用い、第2の電極544に陰極を用いている例を示しているが、本発明はこの構成に限定されない。第1の電極540に陰極を用い、第2の電極544に陽極を用いていても良い。
【0106】
なお図9(B)まで完成したら、図9(C)に示すように、発光素子545が外気に曝されないように、シール材547を用いて、基板501とカバー材546との間に発光素子545を封入する。その際、カバー材546の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子545の信頼性を向上させることができる。なお隔壁542に形成されている、第2の接続端子541の一部が露出した開口部は、基板501とカバー材546との間に封入されないように、露出させておく。
【0107】
なお本実施の形態では、TFTのゲート電極をパターニングにより形成するためのマスクとして、ナノインプリント法で形成されたレジストマスクを用いているが、本発明はこの構成に限定されない。例えば島状の半導体膜503、504を形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。また、配線530〜535、第1の電極(陽極)540を形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。また、第1の層間絶縁膜522、第2の層間絶縁膜523及び第3の層間絶縁膜524にコンタクトホールを形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。また、隔壁542に開口部を形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。なお、コンタクトホールや開口部に関しては、直接ナノインプリント法で凹部を形成した後、該凹部をエッチングすることで形成しても良い。
【0108】
なお本発明の作製方法は、必ずしも上述した形態に限定されない。上述した実施の形態は、本発明の一形態について具体的に説明しただけであり、本発明は、上述した実施例に限定されるものではなく、発明の技術的思想に基づく各種の変形が可能である。
【0109】
なお、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基板上に転写することで、半導体装置を形成しても良い。転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。なお転写は、表示素子を作製する前に行なっても良いし、作製した後に転写しても良い。
【0110】
本実施の形態は、上記実施の形態1乃至3と組み合わせて実施することができる。
【実施例1】
【0111】
本実施例では、モールドの位置合わせの方法について説明する。
【0112】
図10(A)に、CCD(charge coupled device)などの撮像装置605を用いて、レジスト601とモールド602の位置合わせを行なっている様子を示す。なおレジスト601は、島状の半導体膜603上に形成された導電膜604をパターニングするための、レジストマスクとして用いられる。
【0113】
そして本実施例では、半導体膜をパターニングすることで、位置合わせの基準となるレジスト601側のマーカー606と、島状の半導体膜603とを共に形成している。また位置合わせの基準となるモールド602側のマーカー607は、モールド602に形成されたパターンの一部を用いている。
【0114】
そして図10(A)では、撮像装置605を用いて、モールド602とレジスト601の間から、マーカー606とマーカー607を撮影することで、モールド602とレジスト601の位置合わせを行なう。上記構成により、モールド602の透光性が低い場合でも、モールド602とレジスト601の位置合わせを行なうことができる。
【0115】
次に図10(B)に、モールド602が透光性を有している場合において、レジスト601とモールド602の位置合わせを行なっている様子を示す。なお図10(B)では、図10(A)において既に示したものに対し、同じ符号を付す。図10(B)では、撮像装置605を用いて、モールド602に対しレジスト601の反対側から、モールド602を通してマーカー606とマーカー607を撮影することで、モールド602とレジスト601の位置合わせを行なう。上記構成の場合、一方向のみの撮影が可能であるような撮像装置605を用いればよい。
【0116】
本実施例は、上記実施の形態1乃至4と組み合わせて実施することが可能である。
【実施例2】
【0117】
本実施例では、1枚の基板上に複数の半導体装置を形成する場合において、モールドを用いてパターンを形成する例について説明する。
【0118】
図11(A)に、レジスト702が形成された基板701と、モールド703の様子を示す。モールド703には、各半導体装置に対応したパターンが形成されている。そして、レジスト702にモールド703を押し付け、レジスト702にパターンを形成する。
【0119】
次にモールド703をレジスト702から取り外す。図11(B)に、パターンが形成された後の、レジスト702の様子を示す。次に図11(C)に示すように、パターンが形成されたレジスト702の表面を、アッシング等で削ることで、レジストマスク704を形成する。
【0120】
なお本実施例では、モールドを用いて大型基板に一回でパターンを形成する例を示したが、本発明はこの構成に限定されない。大型基板に複数回に分けてモールドを押し付け、パターンを形成するようにしても良い。ただしこの場合、光ナノインプリント法を用い、パターンを形成する領域を順に選択的に露光するようにする。
【0121】
フォトリソグラフィ法を用いる場合、基板が大型化するとフォトマスクの価格もそれに伴って上昇してしまう。さらに一度に露光できる面積が限られているので、パターニングにかかるトータルの時間も長くなるという問題があった。しかし本発明のようにナノインプリント法を用いる場合、フォトマスクを用いる必要はなく、さらにパターンを形成する基板が大型化しても、パターンを形成するのにかかる時間を抑えることができる。
【0122】
本実施例は、上記実施の形態1乃至4または実施例1と組み合わせて実施することが可能である。
【実施例3】
【0123】
本発明の作製方法を用いて形成される半導体装置は、様々な電子機器に用いることができる。具体的に本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)などが挙げられる。これら電子機器の具体例を図12に示す。
【0124】
図12(A)はパーソナルコンピュータであり、本体2101、表示部2102、操作キー2103、スピーカー部2104等を含む。本発明を用いた半導体装置は、表示部2102及びその他信号処理用の回路に用いることができる。
【0125】
図12(B)はゴーグル型表示装置であり、本体2201、表示部2202、イヤホン2203、支持部2204とを有している。本発明を用いた半導体装置は、表示部2202及びその他信号処理用の回路に用いることができる。支持部2204は、ゴーグル型表示装置を頭部自体に固定するタイプであっても良いし、使用者の身体のうち、頭部以外の部分に固定するタイプであっても良い。
【0126】
図12(C)は表示装置であり、筐体2401、表示部2402、スピーカー部2403等を含む。本発明を用いた半導体装置は、表示部2402及びその他信号処理用の回路に用いることができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0127】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例は、上記実施の形態1乃至4または実施例1、2と組み合わせて実施することが可能である。
【図面の簡単な説明】
【0128】
【図1】本発明の半導体装置の作製方法を示す図。
【図2】本発明の半導体装置の作製方法を示す図。
【図3】本発明の半導体装置の作製方法を示す図。
【図4】本発明の半導体装置の作製方法を示す図。
【図5】本発明の半導体装置の作製方法を示す図。
【図6】本発明の半導体装置の作製方法を示す図。
【図7】本発明の半導体装置の作製方法を示す図。
【図8】本発明の半導体装置の作製方法を示す図。
【図9】本発明の半導体装置の作製方法を示す図。
【図10】モールドの位置合わせの様子を示す図。
【図11】ナノインプリント法で大型基板にパターンを形成している様子を示す図。
【図12】本発明を用いた電子機器の図。
【符号の説明】
【0129】
101 基板
102 被パターニング層
103 レジスト
104 モールド
105 レジストマスク
【技術分野】
【0001】
本発明は、ナノインプリント法を用いた半導体装置の作製方法に関する。
【背景技術】
【0002】
一般的に半導体装置の作製方法において、パターニングにはリソグラフィ法で行なわれている。しかしリソグラフィ法に用いられる露光用のマスク(フォトマスク)は非常に高価であり、そのことが半導体装置のコストを抑えられない一因になっている。そこで近年、凹凸のパターンが形成された鋳型(モールド)を基板上の特定の層に押し付けることで、該パターンを転写することができる、ナノインプリント法が注目されている。
【0003】
ナノインプリント法を用いることで、露光用のフォトマスクを用いずともレジストにパターンを転写し、リソグラフィ用のレジストマスクを形成することができる。下記特許文献1には、モールドをフォトレジストに押し付けることで、該フォトレジストにパターンを形成する技術について開示されている。
【0004】
【特許文献1】特開2003−272998号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで半導体装置に用いられる薄膜トランジスタ(TFT)などの薄膜の半導体膜を用いた半導体素子は、様々な作製工程を経て形成される。具体的にTFTでは、島状の半導体膜を形成した後、ゲート絶縁膜を形成して、該ゲート絶縁膜上にゲート電極を形成する。そして、ゲート電極や、あるいはレジストを形成してパターニングしたものをマスクとして用い、島状の半導体膜にn型またはp型の導電性を付与する不純物を添加し、ソース領域、ドレイン領域、さらにはLDD領域等を形成する。
【0006】
しかし上記特許文献1には、薄膜の半導体膜を用いた上記半導体装置の作製方法に、ナノインプリント法をどのように適用するかについては、具体的に開示されていない。本発明は上述した問題に鑑み、ナノインプリント法を用いることでコストを抑えることができる、半導体装置の作製方法の提案を課題とする。
【課題を解決するための手段】
【0007】
本発明では、島状の半導体膜、ゲート電極、配線、コンタクトホールなどをパターニングにより形成する際のマスクとして、ナノインプリント法で形成されたレジストマスクを用いる。或いは本発明では、樹脂などで形成された絶縁膜に直接ナノインプリント法で凹部を形成した後、該凹部をエッチングすることで、絶縁膜にコンタクトホールを形成する。
【0008】
具体的に本発明は、島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、パターンが形成されたモールドをレジストに押し付けた状態でレジストの硬化を行なうことで、パターンをレジストに転写し、導電膜の一部が露出するまでパターンが転写されたレジストの表面をアッシングし、アッシングされたレジストをマスクとして用い、導電膜をエッチングすることを特徴とする。
【0009】
また薄膜の半導体膜を用いて形成された半導体装置は、単結晶のシリコンウェハに形成された半導体装置に比べて集積度が低いため、実用化に際し、半導体素子を微細化させることが重要な課題である。TFTの微細化には、ホットキャリア効果による信頼性の低下という問題が伴う。そこでホットキャリア効果を抑えるための手段として、LDD(Lightly Doped Drain)構造(LDD構造)が知られている。LDD構造とは、ドレイン領域とチャネル形成領域との間に、ドレイン領域よりも不純物濃度の低いLDD領域が設けられている構造である。さらに、ソース領域とチャネル形成領域との間に、ソース領域よりも不純物濃度の低いLDD領域が設けられていてもよい。特にLDD領域がゲート絶縁膜を介してゲート電極と重なる(Gate Overlapped Lightly Doped Drain)構造(GOLD構造)を有している場合、ドレイン近傍の高電界を緩和してホットキャリア効果をより効果的に防ぎ、信頼性の向上が図れることが知られている。なお本明細書において、LDD領域がゲート絶縁膜を介してゲート電極と重なる領域をLov領域と呼び、重ならない領域をLoff領域と呼ぶ。
【0010】
LDD領域を有するTFTの作製方法は、幾つか提案されている。その一つに、複数の導電膜を用いてゲート電極に段差を設け、イオン注入を行なう際に該段差を利用してLDD領域を形成する方法がある。しかし上記方法を用いる場合、ゲート電極に段差を設けるために、エッチングガスや各種条件を変えて導電膜を複数回エッチングする必要がある。またレジストマスクを用いてドーパントの打ち分けを行なうことで、LDD領域を形成する方法もある。しかし上記方法では、レジストマスクの枚数や工程数を抑えることができない。
【0011】
そこで本発明では、ナノインプリント法を用いることで、レジストマスクに段差を設け、該段差を利用することで段差を有するゲート電極を形成しても良い。段差を有するゲート電極をマスクとして用いることで、レジストマスクの数及びエッチングの回数を抑えつつ、LDD領域を形成することができる。
【0012】
また本明細書において半導体装置は、集積回路と、半導体表示装置とをその範疇に含む。集積回路には、マイクロプロセッサ、画像処理回路等、半導体素子を用いたありとあらゆる回路が含まれる。また半導体表示装置には、液晶表示装置、有機発光素子(OLED)に代表される発光素子を各画素に備えた発光装置、DMD(Digital Micromirror Device)、PDP(Plasma Display Panel)、FED(Field Emission Display)等や、半導体膜を用いた回路素子を用いているその他の表示装置がその範疇に含まれる。
【発明の効果】
【0013】
本発明は上記構成により、フォトマスクの数を抑えつつ、薄膜の半導体膜を用いた半導体装置を形成することが可能になる。さらに、ナノインプリント法でレジストマスクに段差を設けることで、レジストマスクの数及びエッチングの回数を抑えつつ、LDD領域を有するTFTを形成することができる。
【発明を実施するための最良の形態】
【0014】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【0015】
(実施の形態1)
本実施の形態では、本発明の半導体装置の作製方法において用いる、レジストマスクの作製方法について説明する。
【0016】
まず図1(A)に示すように、基板101上にパターニングされる層(被パターニング層)102を形成する。被パターニング層102として、半導体膜、導電膜或いは絶縁膜を用いることができる。次に被パターニング層102上に、レジスト103を形成する。レジスト103は、熱サイクルナノインプリント法、室温ナノインプリント法、光ナノインプリント法などのナノインプリント法の種類によって、レジストの材料を変えるのが望ましい。本実施の形態では、レジスト103として光硬化性樹脂を用いて、光サイクルナノインプリント法でレジスト103をパターニングする例を挙げて説明する。光硬化性樹脂として、例えばポリメチルイソプロペニルケトン(PMIPK)及びビスアジドを含むレジスト、環化ポリイソプレン及びビスアジドを含むレジスト、ポリビニルフェノール及びビスアジドを含むレジスト、クロロメチル化ポリスチレンを含むレジスト等、ネガ型のフォトレジストを用いることができる。レジスト103は、スピンコート法、スリットコーターなどで形成する。又は、インクジェット法、スクリーン印刷法などで必要な範囲にのみ塗布することもできる。
【0017】
そして予めパターンが形成されたモールド104を、図1(B)に示すようにレジスト103に押し付ける。なおモールド104は、熱サイクルナノインプリント法、室温ナノインプリント法、光ナノインプリント法などのナノインプリント法の種類によって、用いる材料を適宜変えることが望ましい。例えば光ナノインプリント法の場合、レジスト103を硬化させるための光を、透過させることができる材料でモールド104を形成する。本実施の形態では、石英で形成されたモールド104を用いる。なおモールド104のパターンは、EB(電子線描画)を用いて形成することができる。
【0018】
そして、モールド104をレジスト103に押し付けた状態で、レジスト103を硬化させる。上記構成により、モールド104に形成されたパターンが、レジスト103に転写される。なお光ナノインプリント法を用いる場合、レジスト103を紫外光などの光を照射することにより、硬化させることができる。また光ナノインプリント法の場合、モールド104とレジスト103との間に気泡が入ってしまうのを防ぐために、例えば133Pa(10-2Torr)程度の減圧雰囲気下でモールド104をレジスト103に押し付け、硬化させるのが望ましい。
【0019】
熱サイクルナノインプリント法の場合は、レジスト103として熱可塑性樹脂を用い、モールド104を押し付ける前にレジスト103を転移温度よりも高くなるように加熱して軟化させる。そしてモールド104を押し付けた状態で、転移温度よりも低くなるようにレジスト103を冷却することで、レジスト103を硬化させる。
【0020】
また、室温ナノインプリント法の場合は、レジスト103としてSOG(Spin on Glass)などのゾル−ゲル系材料を用い、室温においてモールド104をレジスト103に押し付ける。そしてモールド104をレジスト103から取り外すことで、レジスト103にパターンを転写することができる。
【0021】
次に図1(C)に示すように、モールド104をレジスト103から取り外す。このときレジスト103に超音波を用いて振動を加えることで、レジスト103の変形を抑えながら、モールド104をレジスト103から取り外すことができる。モールド104を取り外すことで、パターンが形成されたレジスト103を形成することができる。
【0022】
次に図1(D)に示すように、パターンが形成されたレジスト103の表面を、アッシング等により処理し、一部を除去して、被パターニング層102を一部露出させる。なおアッシング等によりレジスト103の表面を処理し、一部を除去することで、レジスト103から、レジストマスク105が形成される。
【0023】
そして図1(E)に示すように、レジストマスク105を用いてエッチングを行なうことで、被パターニング層102をパターニングすることができる。
【0024】
なお本実施の形態では、被パターニング層102を一部露出させるまでアッシングしたレジスト103を、レジストマスク105として用いているが、本発明はこの構成に限定されない。アッシングする前のパターンが形成された状態のレジスト103を、レジストマスクとして用いることも可能である。
【0025】
本発明は上記方法により、島状の半導体膜、ゲート電極、配線、コンタクトホールなどを、フォトマスクを用いずともパターニングにより形成することができる。
【0026】
(実施の形態2)
本実施の形態では、樹脂などで形成された絶縁膜に直接ナノインプリント法でコンタクトホールを形成する形態について説明する。なお本実施の形態では、熱サイクルナノインプリント法の場合を例に挙げて説明するが、本発明では光サイクルナノインプリント法または室温ナノインプリント法を用いていても良い。
【0027】
まず図2(A)に示すように、配線204を覆うように絶縁膜201を形成する。その後、図2(B)に示すように、絶縁膜201にパターンが形成されたモールド202を押し付ける。本実施の形態では熱サイクルナノインプリント法を用いるので、絶縁膜201として熱可塑性を有する樹脂、例えばポリメタクリル酸メチル(PMMA)、ポリエチレン、ポリスチレン、ポリ塩化ビニル、ポリアミドなどを用いることができる。図2(A)では、絶縁膜201としてPMMAを用いる例を挙げて説明する。絶縁膜201は、モールド202を押し付ける前に、絶縁膜201の転移温度よりも高い温度、例えば90℃〜200℃まで加熱しておく。
【0028】
そして図2(B)に示すように、絶縁膜201にモールド202を押し付けた状態を維持したまま、絶縁膜201を転移温度よりも低くなる温度、例えば70℃まで冷却し、絶縁膜201を硬化させる。そして絶縁膜201が硬化したら、図2(C)に示すように、絶縁膜201からモールド202を取り外す。モールド202が取り外された絶縁膜201には、モールド202のパターンが転写されている。
【0029】
次に図2(D)に示すように、絶縁膜201の表面をアッシング等により削っていき、絶縁膜201の下層に形成されている層(本実施の形態では配線204)を一部露出させることで、コンタクトホール203を形成することができる。
【0030】
上記構成により、レジストマスクを形成せずともコンタクトホール203を形成することができる。よって、リソグラフィ法を用いなくとも良いので、レジストの形成、露光、現像、エッチング、剥離などの一連の工程を省いて作製工程を簡略化し、半導体装置のコストを抑えることができる。
【0031】
本実施の形態は、上記実施の形態1と組み合わせて実施することができる。
【0032】
(実施の形態3)
本実施の形態では、段差を有するゲート電極を、ナノインプリント法で形成する形態について説明する。なお本実施の形態では、熱サイクルナノインプリント法の場合を例に挙げて説明するが、本発明では光サイクルナノインプリント法または室温ナノインプリント法を用いていても良い。
【0033】
まず図3(A)に示すように、基板301上に活性層として用いる島状の半導体膜302を形成する。そして、該島状の半導体膜302に接するようにゲート絶縁膜303を形成し、該ゲート絶縁膜303上に導電膜304を形成する。なお本実施の形態では、単層の導電膜304を用いる例を示しているが、導電膜304が複数の層で構成されていても良い。
【0034】
次に導電膜304上に、レジスト305を形成する。本実施の形態ではレジスト305として、例えばPMMAを用いる例を示す。レジスト305は、スピンコート法、スリットコーターなどで形成する。又は、インクジェット法、スクリーン印刷法などで必要な範囲にのみ塗布することもできる。そして図3(B)に示すように、レジスト305を90℃〜200℃に加熱して軟化させ、パターンが形成されたモールド306を該レジスト305に押し付ける。本実施の形態では、モールド306には、深さD1を有する第1の凹部307の中に、更に深さD2を有する第2の凹部308が形成されている。なおD1<D2とする。
【0035】
そして、モールド306をレジスト305に押し付けた状態で、レジスト305を70℃まで冷却し、硬化させる。上記構成により、モールド306に形成されたパターンが、レジスト305に転写される。
【0036】
次に図3(C)に示すように、モールド306をレジスト305から取り外す。モールド306を取り外すことで、パターンが形成されたレジスト305を形成することができる。具体的に、レジスト305には、第1の凹部307の形状に応じた第1の凸部310と、第2の凹部308の形状に応じた第2の凸部311とが形成される。
【0037】
次に図3(D)に示すように、レジスト305の表面を、アッシング等により削っていき、導電膜304を一部露出させる。なおアッシング等によりその表面を削ることで、レジスト305からレジストマスク309が形成される。レジストマスク309は、第1の凸部310と第2の凸部311とで形成される段差を有しており、該段差は、モールド306が有する第1の凹部307と、第2の凹部308との深さの差によって決まる。
【0038】
次に図4(A)に示すように、レジストマスク309を用いて導電膜304をエッチングする。エッチングは、等方性のエッチングが可能なドライエッチングで行なう。導電膜304の露出している部分から優先的にエッチングが進み、それに伴いレジストマスク309もエッチングされる。よって、図4(B)に示すように、レジストマスク309のうち厚さの小さい部分(第1の凸部310)がエッチングにより消滅すると、導電膜304のうち新たに露出した部分のエッチングが開始される。そして最終的には、図4(C)に示すように、導電膜304から段差を有するゲート電極315が形成される。
【0039】
ゲート電極315の形状は、エッチングの条件、レジスト305の材料の他、エッチングを行なう前のレジストマスク309の形状、延いてはモールド306が有するパターンの形状に依存する。よってエッチングの条件、レジスト305の材料が決まっているならば、所望するゲート電極315の形状に合わせて、モールド306が有する第1の凹部307及び第2の凹部308の形状を適宜変更すれば良い。
【0040】
最後に、図4(D)に示すようにレジストマスク309を除去する。
【0041】
なお本実施の形態では、導電膜304を一部露出させるまでアッシングしたレジスト305を、レジストマスク309として用いているが、本発明はこの構成に限定されない。アッシングする前の、パターンが形成された状態のレジスト305を、レジストマスクとして用いることも可能である。
【0042】
本実施の形態は、上記実施の形態1、2と組み合わせて実施することができる。
【0043】
(実施の形態4)
本実施の形態では、本発明の作製方法を用いて、半導体表示装置の一つである発光装置を形成する例について説明する。
【0044】
まず図5(A)に示すように、基板501の絶縁表面上に絶縁膜を用いて下地膜502を形成する。
【0045】
基板501には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。また、PET、PES、PENに代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【0046】
下地膜502は基板501中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。よってアルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素や、窒化珪素、窒化酸化珪素などの絶縁膜を用いて形成する。本実施の形態では、プラズマCVD法を用いて窒化酸化珪素膜を10nm〜400nm(好ましくは50nm〜300nm)の膜厚になるように形成する。
【0047】
なお下地膜502は単層であっても複数の絶縁膜を積層したものであっても良い。またガラス基板、ステンレス基板またはプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効であるが、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも設ける必要はない。
【0048】
次に、下地膜502上に島状の半導体膜503、504を形成する。島状の半導体膜503、504に用いる半導体膜は、下地膜502を形成した後、大気に曝さずに形成することが望ましい。島状の半導体膜503、504の膜厚は20〜200nm(望ましくは40〜170nm、好ましくは50〜150nm)とする。なお島状の半導体膜503、504は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。
【0049】
なお島状の半導体膜503、504に用いる半導体膜は、公知の技術により結晶化しても良い。公知の結晶化方法としては、レーザ光を用いたレーザ結晶化法、触媒元素を用いる結晶化法がある。或いは、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせて用いることもできる。また、基板501として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と、950℃程度の高温アニールを組み合わせた結晶法を用いても良い。
【0050】
例えばレーザ結晶化を用いる場合、レーザ結晶化の前に、レーザに対する半導体膜の耐性を高めるために、550℃、4時間の加熱処理を該半導体膜に対して行なう。ここで、レーザ結晶化を用いる場合、連続発振型のレーザビーム(CWレーザビーム)やパルス発振型のレーザビーム(パルスレーザビーム)を用いることができる。ここで用いることができるレーザビームは、Arレーザ、Krレーザ、エキシマレーザなどの気体レーザ、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ti:サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれらの基本波の第2高調波から第4高調波のレーザビームを照射することで、大粒径の結晶を得ることができる。例えば、代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いるのが望ましい。具体的には、連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換し、出力10Wのレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、走査速度を10〜2000cm/sec程度とし、照射する。
【0051】
なお、単結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザ、Arイオンレーザ、またはTi:サファイアレーザは、連続発振をさせることが可能であり、Qスイッチ動作やモード同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも可能である。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十nsec〜数百nsecと言われている。よって、10MHz以上の発振周波数でレーザビームを発振させると、半導体膜がレーザによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。具体的には、含まれる結晶粒の走査方向における幅が10〜30μm、走査方向に対して垂直な方向における幅が1〜5μm程度の結晶粒の集合を形成することができる。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともTFTのチャネル方向には結晶粒界のほとんど存在しない半導体膜の形成が可能となる。
【0052】
なお、媒質としてセラミック(多結晶)を用いると、短時間かつ低コストで自由な形状に媒質を形成することが可能である。単結晶を用いる場合、通常、直径数mm、長さ数十mmの円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作ることが可能である。
【0053】
発光に直接寄与する媒質中のNd、Ybなどのドーパントの濃度は、単結晶中でも多結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上にはある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大きさを著しく大きくすることができるため大幅な出力向上が期待できる。
【0054】
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成することが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビームは出射時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに整形するのに有利である。このように出射されたレーザビームを、光学系を用いて整形することによって、短辺の長さ1mm以下、長辺の長さ数mm〜数mの線状ビームを容易に得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは長辺方向にエネルギー分布の均一なものとなる。
【0055】
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にアニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、その両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
【0056】
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、この半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である。
【0057】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して照射するようにしても良い。
【0058】
なお、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を照射するようにしても良い。これにより、レーザ光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。
【0059】
上述したレーザ光の照射により、結晶性がより高められた半導体膜が形成される。なお、予め半導体膜に、スパッタ法、プラズマCVD法、熱CVD法などで形成した多結晶半導体を用いるようにしても良い。
【0060】
また本実施の形態では、島状の半導体膜503、504に用いる半導体膜を結晶化しているが、結晶化せずに非晶質珪素膜または微結晶半導体膜のまま、後述のプロセスに進んでも良い。非晶質半導体、微結晶半導体を用いたTFTは、多結晶半導体を用いたTFTよりも作製工程が少ない分、コストを抑え、歩留まりを高くすることができるというメリットを有している。
【0061】
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4、Si2H6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【0062】
なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが520cm-1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)を終端するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体(SAS)と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【0063】
またSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、SASの形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。
【0064】
例えば、SiH4にH2を添加したガスを用いる場合、或いはSiH4にF2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてTFTを作製すると、該TFTのサブスレッショルド係数(S値)を0.35V/sec以下、代表的には0.09〜0.25V/secとし、移動度を10cm2/Vsecとすることができる。そして上記セミアモルファス半導体を用いたTFTで、例えば19段リングオシレータを形成した場合、電源電圧3〜5Vにおいて、その発振周波数は1MH以上、好ましくは100MHz以上の特性を得ることができる。また電源電圧3〜5Vにおいて、インバータ1段あたりの遅延時間は26ns、好ましくは0.26ns以下とすることができる。
【0065】
次に図5(B)に示すように、島状の半導体膜503、504を覆うように、ゲート絶縁膜505を形成する。ゲート絶縁膜505は、後にゲート電極を形成するために行なうドライエッチングにおいて、その膜厚が10〜40nm程度減少するので、その減少分を考慮に入れて膜厚を設定するのが望ましい。具体的には40〜150nm(より好ましくは60〜120nm)程度の厚さにゲート絶縁膜505を形成する。
【0066】
ゲート絶縁膜505には、例えば酸化珪素、窒化珪素または窒化酸化珪素等を用いることができる。本実施の形態では、ゲート絶縁膜505を単層の絶縁膜で構成しているが、2層以上の複数の絶縁膜で構成されていても良い。また形成方法は、プラズマCVD法、スパッタ法などを用いることができる。例えば、プラズマCVD法を用い、酸化珪素でゲート絶縁膜505を形成する場合、TEOS(Tetraethyl Orthosilicate)とO2を混合したガスを用い、反応圧力40Pa、基板温度300〜400℃、高周波(13.56MHz)電力密度0.5〜0.8W/cm2とし、形成する。
【0067】
また窒化アルミニウムをゲート絶縁膜505として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、TFTで発生した熱を効率的に発散させることができる。またアルミニウムの含まれない酸化珪素や酸化窒化珪素等を形成した後、窒化アルミニウムを積層したものをゲート絶縁膜505として用いても良い。
【0068】
次に、ゲート絶縁膜505上に導電膜506を形成する(図5(C))。本実施の形態では、Wを用いて導電膜506を100〜500nmの厚さで形成する。具体的に、導電膜506に用いるWは、ターゲットに純度99.99%のWを用い、チャンバー内の温度を230℃、Arの流量を100ml/min、チャンバー内の圧力1.5Pa、電力6kWとし、成膜速度約390nm/minで形成する。
【0069】
具体的に導電膜506には、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成することができる。
【0070】
なお本実施の形態では、単層の導電膜を用いて導電膜506を形成する例について説明するが、導電膜は2層以上の複数の層で形成されていても良い。また各導電層の材料は本実施の形態に示したものに限定されない。
【0071】
次に図5(C)に示すように、導電膜506を覆うようにレジスト507を形成する。レジスト507は、ナノインプリント法の種類に合わせて、成形が可能な材料を用いる。本実施の形態では、熱サイクルナノインプリント法の場合を例に挙げて説明するが、本発明では光サイクルナノインプリント法または室温ナノインプリント法を用いていても良い。熱サイクルナノインプリント法を用いる場合、レジスト507としてPMMAのような、熱可塑性を有する樹脂を用いる。レジスト507は、スピンコート法、スリットコーターなどで形成する。又は、インクジェット法、スクリーン印刷法などで必要な範囲にのみ塗布することもできる。そしてレジスト507を、転移温度よりも高い温度、例えば90℃〜200℃程度に加熱し、軟化させておく。
【0072】
そしてモールド508を、図6(A)に示すようにレジスト507に5〜15MPaの圧力で押し付け、その状態を維持したままレジスト507を70℃まで冷却し、硬化させる。その後、図6(B)に示すように、モールド508をレジスト507から取り外すことで、レジスト507にモールド508のパターンが転写される。
【0073】
次に、図6(C)に示すように、パターンが形成されたレジスト507の表面を、アッシング等により削っていき、導電膜506の表面を露出させる。上記アッシングにより、レジスト507から、後のエッチングの際にマスクとして用いることができるレジストマスク509が形成される。
【0074】
次にレジストマスク509を用いて、図6(D)に示すように導電膜506をエッチングする。本実施の形態ではICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いて行なう。エッチングガスとしてCF4とCl2とO2を、それぞれ流量17sccm、17sccm、10sccmで供給し、チャンバー内のエッチングガスの圧力を1.5Paとする。そして、コイル型の電極に500W、13.56MHzの高周波(RF)電力を投入し、プラズマを生成する。また基板が載置されたステージ(下部電極)に160W、13.56MHzの高周波(RF)電力を投入し、これにより基板に自己バイアス電圧が印加される。
【0075】
このエッチング処理により、第1の接続端子510と、ゲート電極511、512が形成される。なおゲート電極511、512は、ゲート絶縁膜505を間に挟んで、それぞれ島状の半導体膜503、504と重なっている。そして本実施の形態では、ゲート電極511、512が段差を有しており、厚さが2段階で切り替わっている。ゲート電極511、512が有する段差の大きさ及び段差の有無は、モールド508が有するパターンの形状により適宜設定することができる。
【0076】
例えばゲート電極511、512は、厚さが大きい部分の膜厚が450〜470nm、厚さが小さい部分の膜厚が50〜70nm程度となるように、モールド508のパターンの形状を設定すれば良い。なお導電膜506には、島状の半導体膜503、504と重なる領域と、それ以外の領域との間に、島状の半導体膜503、504の膜厚分だけ高低差が生じている。そのため、パターンが形成されたレジスト507の残膜を、アッシングにより除去する際に、島状の半導体膜503、504と重なる領域の方が、それ以外の領域よりも先に残膜が消滅し、レジストマスク509が過剰にエッチングされやすい。よって、島状の半導体膜503、504の膜厚分を見越して、モールド508のパターンの形状を設定することが望ましい。本実施例では、ゲート電極511、512に対応するモールド508の、第1の凹部の深さを150〜250nm、第2の凹部の深さを550〜2000nmとする。
【0077】
なお導電膜506の残渣を残さないようにエッチングすると、第1の接続端子510と、ゲート電極511、512で覆われていないゲート絶縁膜505の表面が、5〜10nm程度またはそれ以上エッチングされることがある。
【0078】
次に図7(A)に示すように、ゲート電極511、512をマスクとして用い、島状の半導体膜503、504にn型の導電性を付与する不純物を添加する(第1のドーピング処理)。ドーピングはイオン注入法で行なう。ドーピングは、ドーズ量を1×1013〜5×1014atoms/cm2、加速電圧を40〜80kVとして行なう。n型を付与する不純物元素は、ドナーとして機能するP、As、Sb等の5族原子やS、Te、Se等の6族原子を用いるが、本実施の形態ではPを用いる。
【0079】
第1のドーピング処理では、第1の不純物領域514、515が自己整合的に形成される。第1の不純物領域514、515には1×1018〜1×1020atoms/cm3の濃度範囲でn型を付与する不純物元素が添加されている。
【0080】
次に図7(B)に示すように、ゲート電極511、512のうち厚さが大きい部分をマスクとして用い、第2のドーピング処理を行なう。第2のドーピング処理では、ゲート電極511、512のうち厚さが小さい部分を不純物が通過するように、第1のドーピング処理よりも加速電圧を高くする。そして第2のドーピング処理によりLDD領域を形成するので、第1のドーピング処理よりもn型の不純物のドーズ量を下げる。具体的には、加速電圧を60〜120kVとし、ドーズ量を1×1013〜1×1015atoms/cm2とする。
【0081】
続いて、第2のドーピング処理より加速電圧を下げて第3のドーピング処理を行って、図7(B)の状態を得る。第3のドーピング処理は、加速電圧を50〜100kVとし、ドーズ量を1×1015〜1×1017atoms/cm2とする。第2のドーピング処理および第3のドーピング処理により、ゲート電極511、512のうち厚さが小さい部分と重なる第2の不純物領域516、517と、第1の不純物領域514、515に不純物がさらに添加されることで形成される第3の不純物領域518、519とが形成される。第2の不純物領域516、517には1×1018〜5×1019atoms/cm3の濃度範囲でn型を付与する不純物元素を添加され、第3の不純物領域518、519には1×1019〜5×1021atoms/cm3の濃度範囲でn型を付与する不純物元素が添加される。
【0082】
第2の不純物領域516、517は第3の不純物領域518、519に挟まれるように形成されており、第2の不純物領域516、517はLDD領域、第3の不純物領域518、519はソース領域またはドレイン領域として機能する。
【0083】
もちろん、適当な加速電圧にすることで、第2のドーピング処理および第3のドーピング処理を1回のドーピング処理で済まし、低濃度不純物領域および高濃度不純物領域を形成することも可能である。
【0084】
なお、pチャネル型のTFTが形成される島状の半導体膜504には、図7(A)、図7(B)に示した第2、第3のドーピング処理によりn型の不純物をドーピングする必要はないため、n型の不純物のドーピングの際に、マスクで覆っておいても良い。また、マスク数削減のために敢えてマスクを設けず、p型の導電型を付与する不純物の濃度を高くして、島状の半導体膜504の極性をp型に反転させても良い。本実施の形態では、島状の半導体膜504の極性をp型に反転させる場合について説明する。
【0085】
図7(C)に示すように、マスク520でnチャネル型のTFTに用いる島状の半導体膜503を覆い、島状の半導体膜504にp型の導電型を付与する不純物をドーピングする(第4のドーピング処理)。この第4のドーピング処理において、ゲート電極511、512のうち厚さが大きい部分がマスクとして機能し、pチャネル型TFTに用いる島状の半導体膜504にp型を付与する不純物元素が添加された第4の不純物領域521が形成される。本実施の形態ではジボラン(B2H6)を用いたイオンドープ法で形成する。第4の不純物領域は、実際には、ゲート電極511、512のうち厚さが小さい部分に重なる領域と、それ以外の領域とで、p型を付与する不純物元素及びn型を付与する不純物領域の濃度が異なっている。しかしいずれの領域においても、p型を付与する不純物元素の濃度が2×1020〜2×1021atoms/cm3となるようにドーピング処理することで、p型が優勢となるため、pチャネル型TFTのソース領域およびドレイン領域として機能するのに何ら問題は生じない。
【0086】
以上までの工程でそれぞれの島状の半導体膜に不純物領域が形成される。
【0087】
次に、島状の半導体膜503、504と、ゲート絶縁膜505と、ゲート電極511、512と覆って、第1の層間絶縁膜522を形成する(図8(A))。第1の層間絶縁膜522は、珪素を含む酸化珪素、窒化珪素、酸化窒化珪素などの絶縁膜を用いることができ、その厚さは100〜200nm程度とする。
【0088】
次に、島状の半導体膜503、504に添加された不純物元素を活性化するために、熱処理を行なう。この工程はファーネスアニール炉を用いる熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法(RTA法)を用いることができる。例えば熱アニール法で活性化を行なう場合、酸素濃度が1ppm以下、好ましくは0.1ppm以下の窒素雰囲気中で、400〜700℃(好ましくは500〜600℃)で行なう。さらに、3〜100%の水素を含む雰囲気中で、300〜450℃で1〜12時間の熱処理を行い、島状の半導体膜503、504を水素化する工程を行なう。この工程は、熱的に励起された水素によりダングリングボンドを終端する目的で行なわれる。水素化の他の手段として、プラズマ水素化(プラズマにより励起された水素を用いる)を行っても良い。また活性化処理は第1の層間絶縁膜522を形成する前に行っても良い。
【0089】
上記一連の工程によって、nチャネル型TFT525と、pチャネル型TFT526を形成することができる。
【0090】
また本実施の形態では、LDD領域として機能する第2の不純物領域516、517全体が、ゲート電極511、512のうち厚さが小さい部分と重なっているが、本発明はこれに限定されない。例えば、第3のドーピング処理においてゲート電極511、512及び第1の不純物領域514、515の一部を覆うようにマスクを形成することで、ゲート電極511、512のうち厚さが小さい部分と重なる領域と、それ以外の領域とを有するLDD領域を、形成することができる。
【0091】
なお上記プラズマエッチングはICPエッチング法に限定されない。例えば、ECR(Electron Cyclotron Resonance:電子サイクロトロン共鳴)エッチング法、RIEエッチング法、ヘリコン波エッチング法、ヘリカル共鳴エッチング法、パルス変調エッチング法やその他のプラズマエッチング法を用いていても良い。
【0092】
次に図8(B)に示すように、第1の層間絶縁膜522を覆うように、第2の層間絶縁膜523と第3の層間絶縁膜524を形成する。本実施の形態では、第2の層間絶縁膜523を有機樹脂、例えば非感光性のアクリルを用いて形成する。第3の層間絶縁膜524は、水分や酸素などの電界発光材料の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。
【0093】
次いで、ゲート絶縁膜505、第1の層間絶縁膜522、第2の層間絶縁膜523及び第3の層間絶縁膜524をエッチングし、コンタクトホールを形成する。そして、配線530〜535を形成する。なお、配線530は第1の接続端子510とコンタクトホールを介して接続されている。また配線531、532は、島状の半導体膜503とコンタクトホールを介して接続されている。また配線533、534は、島状の半導体膜504とコンタクトホールを介して接続されている。配線530〜535は、例えばTi\Al\Tiの積層構造を用いたり、Al−C合金又はAl−C−Ni合金を用いたりしても良い。
【0094】
次に、第3の層間絶縁膜524及び配線530〜535を覆って透明導電膜を形成し、パターニングすることで、配線534に接続された第1の電極(陽極)540と、コンタクトホールにおいて第1の接続端子510に接続された第2の接続端子541を形成する(図9(A))。
透明導電膜として、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電膜を用いても良い。また第1の電極540として上記透光性酸化物導電材料の他に、例えばTiN、ZrN、Ti、W、Ni、Pt、Cr、Ag、Al等の1つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成する。
【0095】
なお第1の電極540は、その表面が平坦化されるように、CMP法、ポリビニルアルコール系の多孔質体で拭浄して、研磨しても良い。またCMP法を用いた研磨後に、第1の電極540の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【0096】
次に図9(B)に示すように、隔壁542を、第3の層間絶縁膜524上に形成する。隔壁542として、有機樹脂膜、無機絶縁膜、シロキサン系の材料を出発材料として形成されたSi−O結合とSi−CHX結合手を含む絶縁膜等を用いることができる。隔壁542は、第1の電極540の端部を覆い、なおかつ第1の電極540と重なる領域において開口部を有するようにする。隔壁542の開口部における端部は、該端部において後に形成される電界発光層543に穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における隔壁542の断面が描いている曲線の曲率半径が、0.2〜2μm程度であることが望ましい。また隔壁542は、第2の接続端子541の一部が露出するような開口部をも有している。
【0097】
なお本実施の形態では、隔壁542として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて隔壁542を形成しても良い。ネガ型のアクリルを用いて隔壁542を形成した場合、開口部における端部が、S字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、0.2〜2μmとすることが望ましい。
【0098】
上記構成により、後に形成される電界発光層543や陰極のカバレッジを良好とすることができ、第1の電極540と陰極が電界発光層543に形成された穴においてショートするのを防ぐことができる。また電界発光層543の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
【0099】
また電界発光層543を形成する前に、隔壁542及び第1の電極540に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理(真空ベーク)を行なっても良い。具体的には、基板の温度を200℃〜450℃、好ましくは250〜300℃で、0.5〜20時間程度、真空雰囲気下で加熱処理を行なう。望ましくは4×10―5Pa(3×10-7Torr)以下とし、可能であるならば4×10―6Pa(3×10-8Torr)以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層543を形成する場合、電界発光層543を形成する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、第1の電極540に紫外線を照射してもよい。
【0100】
なお、第3の層間絶縁膜524に接するように形成される電極(本実施例では第1の電極540)を、ITSOのように透光性酸化物導電材料と酸化珪素を含む導電膜で形成し、第3の層間絶縁膜524を窒化珪素で形成することで、第1の電極540と第3の層間絶縁膜524を他の材料で形成した組み合わせよりも、発光素子の輝度を高めることができる。この場合、第1の電極540に含まれる酸化珪素によって、水分が付着しやすいので、上述した真空ベークは特に有効である。
【0101】
次に、第1の電極540上に電界発光層543を形成する。電界発光層543は、単数または複数の層からなり、各層には有機材料のみならず無機材料が含まれていても良い。電界発光層543は陰極に用いられる材料の仕事関数が十分小さくない場合、電子注入層を設けることが望ましい。
【0102】
次に、電界発光層543を覆うように第2の電極(陰極)544を形成する。第1の電極540、電界発光層543、第2の電極544は、隔壁542の開口部において重なり合っており、該重なり合っている部分が発光素子545に相当する。
【0103】
第2の電極544は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、これらを含む合金(Mg:Ag、Al:Li、Mg:Inなど)、およびこれらの化合物(CaF2、CaN)の他、YbやEr等の希土類金属を用いることができる。また電子注入層を設ける場合、Alなどの他の導電層を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)などその他の透光性酸化物導電材料を用いることが可能である。ITO及び酸化珪素を含む酸化インジウムスズ(以下、ITSOとする)や、酸化珪素を含んだ酸化インジウムに、さらに2〜20wt%の酸化亜鉛(ZnO)を混合したターゲットを用いて形成された導電膜を用いても良い。透光性酸化物導電材料を用いる場合、電界発光層543に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極及び導電層のシート抵抗を抑えるようにしても良い。
【0104】
なお発光素子545を形成したら、第2の電極544上に、保護膜を形成しても良い。保護膜は第3の層間絶縁膜524と同様に、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばDLC膜、窒化炭素膜、RFスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【0105】
なお本実施の形態では、第1の電極540に陽極を用い、第2の電極544に陰極を用いている例を示しているが、本発明はこの構成に限定されない。第1の電極540に陰極を用い、第2の電極544に陽極を用いていても良い。
【0106】
なお図9(B)まで完成したら、図9(C)に示すように、発光素子545が外気に曝されないように、シール材547を用いて、基板501とカバー材546との間に発光素子545を封入する。その際、カバー材546の内部を不活性雰囲気にしたり、内部に吸湿性材料(例えば酸化バリウム)を配置したりすると発光素子545の信頼性を向上させることができる。なお隔壁542に形成されている、第2の接続端子541の一部が露出した開口部は、基板501とカバー材546との間に封入されないように、露出させておく。
【0107】
なお本実施の形態では、TFTのゲート電極をパターニングにより形成するためのマスクとして、ナノインプリント法で形成されたレジストマスクを用いているが、本発明はこの構成に限定されない。例えば島状の半導体膜503、504を形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。また、配線530〜535、第1の電極(陽極)540を形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。また、第1の層間絶縁膜522、第2の層間絶縁膜523及び第3の層間絶縁膜524にコンタクトホールを形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。また、隔壁542に開口部を形成する際に、ナノインプリント法で形成されたレジストマスクを用いていても良い。なお、コンタクトホールや開口部に関しては、直接ナノインプリント法で凹部を形成した後、該凹部をエッチングすることで形成しても良い。
【0108】
なお本発明の作製方法は、必ずしも上述した形態に限定されない。上述した実施の形態は、本発明の一形態について具体的に説明しただけであり、本発明は、上述した実施例に限定されるものではなく、発明の技術的思想に基づく各種の変形が可能である。
【0109】
なお、上記方法を用いて作製される半導体素子を、プラスチックなどの可撓性を有する基板上に転写することで、半導体装置を形成しても良い。転写は、基板と半導体素子の間に金属酸化膜を設け、該金属酸化膜を結晶化により脆弱化して半導体素子を剥離し、転写する方法、基板と半導体素子の間に水素を含む非晶質珪素膜を設け、レーザ光の照射またはエッチングにより該非晶質珪素膜を除去することで基板と半導体素子とを剥離し、転写する方法、半導体素子が形成された基板を機械的に削除または溶液やガスによるエッチングで除去することで半導体素子を基板から切り離し、転写する方法等、様々な方法を用いることができる。なお転写は、表示素子を作製する前に行なっても良いし、作製した後に転写しても良い。
【0110】
本実施の形態は、上記実施の形態1乃至3と組み合わせて実施することができる。
【実施例1】
【0111】
本実施例では、モールドの位置合わせの方法について説明する。
【0112】
図10(A)に、CCD(charge coupled device)などの撮像装置605を用いて、レジスト601とモールド602の位置合わせを行なっている様子を示す。なおレジスト601は、島状の半導体膜603上に形成された導電膜604をパターニングするための、レジストマスクとして用いられる。
【0113】
そして本実施例では、半導体膜をパターニングすることで、位置合わせの基準となるレジスト601側のマーカー606と、島状の半導体膜603とを共に形成している。また位置合わせの基準となるモールド602側のマーカー607は、モールド602に形成されたパターンの一部を用いている。
【0114】
そして図10(A)では、撮像装置605を用いて、モールド602とレジスト601の間から、マーカー606とマーカー607を撮影することで、モールド602とレジスト601の位置合わせを行なう。上記構成により、モールド602の透光性が低い場合でも、モールド602とレジスト601の位置合わせを行なうことができる。
【0115】
次に図10(B)に、モールド602が透光性を有している場合において、レジスト601とモールド602の位置合わせを行なっている様子を示す。なお図10(B)では、図10(A)において既に示したものに対し、同じ符号を付す。図10(B)では、撮像装置605を用いて、モールド602に対しレジスト601の反対側から、モールド602を通してマーカー606とマーカー607を撮影することで、モールド602とレジスト601の位置合わせを行なう。上記構成の場合、一方向のみの撮影が可能であるような撮像装置605を用いればよい。
【0116】
本実施例は、上記実施の形態1乃至4と組み合わせて実施することが可能である。
【実施例2】
【0117】
本実施例では、1枚の基板上に複数の半導体装置を形成する場合において、モールドを用いてパターンを形成する例について説明する。
【0118】
図11(A)に、レジスト702が形成された基板701と、モールド703の様子を示す。モールド703には、各半導体装置に対応したパターンが形成されている。そして、レジスト702にモールド703を押し付け、レジスト702にパターンを形成する。
【0119】
次にモールド703をレジスト702から取り外す。図11(B)に、パターンが形成された後の、レジスト702の様子を示す。次に図11(C)に示すように、パターンが形成されたレジスト702の表面を、アッシング等で削ることで、レジストマスク704を形成する。
【0120】
なお本実施例では、モールドを用いて大型基板に一回でパターンを形成する例を示したが、本発明はこの構成に限定されない。大型基板に複数回に分けてモールドを押し付け、パターンを形成するようにしても良い。ただしこの場合、光ナノインプリント法を用い、パターンを形成する領域を順に選択的に露光するようにする。
【0121】
フォトリソグラフィ法を用いる場合、基板が大型化するとフォトマスクの価格もそれに伴って上昇してしまう。さらに一度に露光できる面積が限られているので、パターニングにかかるトータルの時間も長くなるという問題があった。しかし本発明のようにナノインプリント法を用いる場合、フォトマスクを用いる必要はなく、さらにパターンを形成する基板が大型化しても、パターンを形成するのにかかる時間を抑えることができる。
【0122】
本実施例は、上記実施の形態1乃至4または実施例1と組み合わせて実施することが可能である。
【実施例3】
【0123】
本発明の作製方法を用いて形成される半導体装置は、様々な電子機器に用いることができる。具体的に本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(代表的にはDVD:Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)などが挙げられる。これら電子機器の具体例を図12に示す。
【0124】
図12(A)はパーソナルコンピュータであり、本体2101、表示部2102、操作キー2103、スピーカー部2104等を含む。本発明を用いた半導体装置は、表示部2102及びその他信号処理用の回路に用いることができる。
【0125】
図12(B)はゴーグル型表示装置であり、本体2201、表示部2202、イヤホン2203、支持部2204とを有している。本発明を用いた半導体装置は、表示部2202及びその他信号処理用の回路に用いることができる。支持部2204は、ゴーグル型表示装置を頭部自体に固定するタイプであっても良いし、使用者の身体のうち、頭部以外の部分に固定するタイプであっても良い。
【0126】
図12(C)は表示装置であり、筐体2401、表示部2402、スピーカー部2403等を含む。本発明を用いた半導体装置は、表示部2402及びその他信号処理用の回路に用いることができる。なお、表示装置には、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【0127】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例は、上記実施の形態1乃至4または実施例1、2と組み合わせて実施することが可能である。
【図面の簡単な説明】
【0128】
【図1】本発明の半導体装置の作製方法を示す図。
【図2】本発明の半導体装置の作製方法を示す図。
【図3】本発明の半導体装置の作製方法を示す図。
【図4】本発明の半導体装置の作製方法を示す図。
【図5】本発明の半導体装置の作製方法を示す図。
【図6】本発明の半導体装置の作製方法を示す図。
【図7】本発明の半導体装置の作製方法を示す図。
【図8】本発明の半導体装置の作製方法を示す図。
【図9】本発明の半導体装置の作製方法を示す図。
【図10】モールドの位置合わせの様子を示す図。
【図11】ナノインプリント法で大型基板にパターンを形成している様子を示す図。
【図12】本発明を用いた電子機器の図。
【符号の説明】
【0129】
101 基板
102 被パターニング層
103 レジスト
104 モールド
105 レジストマスク
【特許請求の範囲】
【請求項1】
島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、
パターンが形成されたモールドを前記レジストに押し付けた状態で前記レジストの硬化を行なうことで、前記パターンを前記レジストに転写し、
前記導電膜の一部が露出するまで前記パターンが転写された前記レジストの表面をアッシングし、
前記アッシングされた前記レジストをマスクとして用い、前記導電膜をエッチングすることを特徴とする半導体装置の作製方法。
【請求項2】
島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、
第1の凹部と、前記第1の凹部の中に形成された第2の凹部とを有するモールドを、前記レジストに押し付けた状態で前記レジストの硬化を行なうことで、前記第1の凹部及び第2の凹部の形状に応じた第1の凸部及び第2の凸部を有するパターンを、前記レジストに形成し、
前記導電膜の一部が露出するまで前記パターンが形成された前記レジストの表面をアッシングし、
前記アッシングされた前記レジストをマスクとして用い、前記導電膜をエッチングすることで、段差を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項3】
島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、
第1の凹部と、前記第1の凹部の中に形成された第2の凹部とを有するモールドを、前記レジストに押し付けた状態で前記レジストの硬化を行なうことで、前記第1の凹部及び第2の凹部の形状に応じた第1の凸部及び第2の凸部を有するパターンを、前記レジストに形成し、
前記導電膜の一部が露出するまで前記パターンが形成された前記レジストの表面をアッシングし、
前記アッシングされた前記レジストをマスクとして用い、前記導電膜をエッチングすることで、段差を有するゲート電極を形成し、
前記段差を有するゲート電極をマスクとして用い、前記島状の半導体膜に不純物をドーピングすることで、前記島状の半導体膜に、チャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対のLDD領域と、前記チャネル形成領域及び前記一対のLDD領域を間に挟んでいるソース領域及びドレイン領域とを形成することを特徴とする半導体装置の作製方法。
【請求項4】
請求項1乃至請求項3のいずれか1項において、前記レジストは光硬化性樹脂を用いており、前記レジストの硬化は紫外線の照射により行なっていることを特徴とする半導体装置の作製方法。
【請求項5】
請求項1乃至請求項3のいずれか1項において、前記レジストは熱可塑性樹脂を用いており、前記レジストの硬化は加熱により行なっていることを特徴とする半導体装置の作製方法。
【請求項6】
電極上に絶縁膜を形成し、
凸部が形成されたモールドを、前記絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なうことで、前記凸部の形状に応じた凹部を前記絶縁膜に形成し、
前記電極の一部が露出するまで前記凹部が形成された前記の表面をアッシングすることで、前記絶縁膜に開口部を形成することを特徴とする半導体装置の作製方法。
【請求項7】
配線上に絶縁膜を形成し、
凸部が形成されたモールドを、前記絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なうことで、前記凸部の形状に応じた凹部を前記絶縁膜に形成し、
前記配線の一部が露出するまで前記凹部が形成された前記の表面をアッシングすることで、前記絶縁膜にコンタクトホールを形成することを特徴とする半導体装置の作製方法。
【請求項8】
請求項6または請求項7において、前記絶縁膜は光硬化性樹脂を用いており、前記絶縁膜の硬化は紫外線の照射により行なっていることを特徴とする半導体装置の作製方法。
【請求項9】
請求項6または請求項7において、前記絶縁膜は熱可塑性樹脂を用いており、前記絶縁膜の硬化は加熱により行なっていることを特徴とする半導体装置の作製方法。
【請求項1】
島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、
パターンが形成されたモールドを前記レジストに押し付けた状態で前記レジストの硬化を行なうことで、前記パターンを前記レジストに転写し、
前記導電膜の一部が露出するまで前記パターンが転写された前記レジストの表面をアッシングし、
前記アッシングされた前記レジストをマスクとして用い、前記導電膜をエッチングすることを特徴とする半導体装置の作製方法。
【請求項2】
島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、
第1の凹部と、前記第1の凹部の中に形成された第2の凹部とを有するモールドを、前記レジストに押し付けた状態で前記レジストの硬化を行なうことで、前記第1の凹部及び第2の凹部の形状に応じた第1の凸部及び第2の凸部を有するパターンを、前記レジストに形成し、
前記導電膜の一部が露出するまで前記パターンが形成された前記レジストの表面をアッシングし、
前記アッシングされた前記レジストをマスクとして用い、前記導電膜をエッチングすることで、段差を有するゲート電極を形成することを特徴とする半導体装置の作製方法。
【請求項3】
島状の半導体膜上にゲート絶縁膜と、導電膜と、レジストとを順に形成し、
第1の凹部と、前記第1の凹部の中に形成された第2の凹部とを有するモールドを、前記レジストに押し付けた状態で前記レジストの硬化を行なうことで、前記第1の凹部及び第2の凹部の形状に応じた第1の凸部及び第2の凸部を有するパターンを、前記レジストに形成し、
前記導電膜の一部が露出するまで前記パターンが形成された前記レジストの表面をアッシングし、
前記アッシングされた前記レジストをマスクとして用い、前記導電膜をエッチングすることで、段差を有するゲート電極を形成し、
前記段差を有するゲート電極をマスクとして用い、前記島状の半導体膜に不純物をドーピングすることで、前記島状の半導体膜に、チャネル形成領域と、前記チャネル形成領域を間に挟んでいる一対のLDD領域と、前記チャネル形成領域及び前記一対のLDD領域を間に挟んでいるソース領域及びドレイン領域とを形成することを特徴とする半導体装置の作製方法。
【請求項4】
請求項1乃至請求項3のいずれか1項において、前記レジストは光硬化性樹脂を用いており、前記レジストの硬化は紫外線の照射により行なっていることを特徴とする半導体装置の作製方法。
【請求項5】
請求項1乃至請求項3のいずれか1項において、前記レジストは熱可塑性樹脂を用いており、前記レジストの硬化は加熱により行なっていることを特徴とする半導体装置の作製方法。
【請求項6】
電極上に絶縁膜を形成し、
凸部が形成されたモールドを、前記絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なうことで、前記凸部の形状に応じた凹部を前記絶縁膜に形成し、
前記電極の一部が露出するまで前記凹部が形成された前記の表面をアッシングすることで、前記絶縁膜に開口部を形成することを特徴とする半導体装置の作製方法。
【請求項7】
配線上に絶縁膜を形成し、
凸部が形成されたモールドを、前記絶縁膜に押し付けた状態で前記絶縁膜の硬化を行なうことで、前記凸部の形状に応じた凹部を前記絶縁膜に形成し、
前記配線の一部が露出するまで前記凹部が形成された前記の表面をアッシングすることで、前記絶縁膜にコンタクトホールを形成することを特徴とする半導体装置の作製方法。
【請求項8】
請求項6または請求項7において、前記絶縁膜は光硬化性樹脂を用いており、前記絶縁膜の硬化は紫外線の照射により行なっていることを特徴とする半導体装置の作製方法。
【請求項9】
請求項6または請求項7において、前記絶縁膜は熱可塑性樹脂を用いており、前記絶縁膜の硬化は加熱により行なっていることを特徴とする半導体装置の作製方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2006−19707(P2006−19707A)
【公開日】平成18年1月19日(2006.1.19)
【国際特許分類】
【出願番号】特願2005−148009(P2005−148009)
【出願日】平成17年5月20日(2005.5.20)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成18年1月19日(2006.1.19)
【国際特許分類】
【出願日】平成17年5月20日(2005.5.20)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]