【課題】表示装置の高精細化に伴い、画素数が増加し、ゲート線数、及び信号線数が増加
する。ゲート線数、及び信号線数が増加すると、それらを駆動するための駆動回路を有す
るＩＣチップをボンディング等により実装することが困難となり、製造コストが増大する
という問題がある。
【解決手段】同一基板上に画素部と、画素部を駆動する駆動回路とを有し、駆動回路の少
なくとも一部の回路を、酸化物半導体を用いた逆スタガ型薄膜トランジスタで構成する。
同一基板上に画素部に加え、駆動回路を設けることによって製造コストを低減する。 （もっと読む）

【課題】半導体集積回路における消費電力を低減する。また、半導体集積回路における動作の遅延を低減する。
【解決手段】記憶回路が有する複数の順序回路のそれぞれにおいて、酸化物半導体によってチャネル形成領域が構成されるトランジスタと、該トランジスタがオフ状態となることによって一方の電極が電気的に接続されたノードが浮遊状態となる容量素子とを設ける。なお、酸化物半導体によってトランジスタのチャネル形成領域が構成されることで、オフ電流（リーク電流）が極めて低いトランジスタを実現することができる。そのため、記憶回路に対して電源電圧が供給されない期間において当該トランジスタをオフ状態とすることで、当該期間における容量素子の一方の電極が電気的に接続されたノードの電位を一定又はほぼ一定に保持することが可能である。その結果、上述した課題を解決することが可能である。 （もっと読む）

【課題】信頼性の高いトリミング回路を提供する。書き換え可能なトリミング回路を提供する。信頼性の高いトリミング回路の駆動方法を提供する。書き換え可能なトリミング回路の駆動方法を提供する。
【解決手段】オフリーク電流が極めて小さいトランジスタのソース電極またはドレイン電極に接続された記憶ノードと、該記憶ノードにゲート電極が接続されたトランジスタを用いてトリミング回路を構成する。また、該オフリーク電流が極めて小さいトランジスタを用いて、該記憶ノードにゲート電極が接続されたトランジスタのソース電極とドレイン電極に対して並列に接続された素子または回路のトリミング状態を制御する。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタにおいて、電気的特性の変動が小さく、信頼
性の高い半導体装置を作製することを課題とする。
【解決手段】チャネルを形成する酸化物半導体層に接する絶縁層に、シリコン過酸化ラジ
カルを含む絶縁層を用いる。絶縁層から酸素が放出されることにより、酸化物半導体層中
の酸素欠損及び絶縁層と酸化物半導体層の界面準位を低減することができ、電気的特性の
変動が小さく、信頼性の高い半導体装置を作製することができる。 （もっと読む）

【課題】高速動作、低消費電力である半導体装置の提供。
【解決手段】結晶性のシリコンをチャネル形成領域に有する第１のトランジスタを用いた記憶素子と、当該記憶素子のデータを記憶する容量素子と、当該容量素子における電荷の供給、保持、放出を制御するためのスイッチング素子である第２のトランジスタとを有する。第２のトランジスタは第１のトランジスタを覆う絶縁膜上に位置する。第１及び第２のトランジスタは、ソース電極又はドレイン電極を共有している。上記絶縁膜は、加熱により一部の酸素が脱離する第１の酸化絶縁膜と、酸素の拡散を防ぎ、なおかつ当該第１の酸化絶縁膜の周囲に設けられた第２の酸化絶縁膜とを有し、第２のトランジスタが有する酸化物半導体膜は、上記第１の酸化絶縁膜に接し、かつチャネル形成領域である第１の領域と、第１の領域を挟み、第１及び第２の酸化絶縁膜に接する一対の第２の領域とを有する半導体装置。 （もっと読む）

【課題】液晶表示装置の消費電力を低減すること及び表示の劣化を抑制すること。また、温度などの外部因子による表示の劣化を抑制すること。
【解決手段】各画素に設けられるトランジスタとして、チャネル形成領域が酸化物半導体層によって構成されるトランジスタを適用する。なお、酸化物半導体層を高純度化することで、トランジスタの室温におけるオフ電流値を１０ａＡ／μｍ以下且つ８５℃におけるオフ電流値を１００ａＡ／μｍ以下とすることが可能である。そのため、液晶表示装置の消費電力を低減すること及び表示の劣化を抑制することが可能になる。また、上述したようにトランジスタは、８５℃という高温においてもオフ電流値を１００ａＡ／μｍ以下とすることが可能である。そのため、温度などの外部因子による液晶表示装置の表示の劣化を抑制することができる。 （もっと読む）

【課題】酸化物半導体層を含むトランジスタを有する不揮発性メモリにおいて、保持された情報を容易に消去できる不揮発性メモリを提供する。
【解決手段】第１のトランジスタ及び第２のトランジスタを有するメモリセルを有し、第１のトランジスタは第１のチャネル、第１のゲート電極、第１のソース電極及び第１のドレイン電極を有し、第２のトランジスタは酸化物半導体からなる第２のチャネル、第２のゲート電極、第２のソース電極及び第２のドレイン電極を有し、第２のソース電極及び第２のドレイン電極の一方は第１のゲート電極と電気的に接続され、メモリセルへの情報の書き込み及び消去は、第２のソース電極及び第２のドレイン電極の一方と、第１のゲート電極との間のノードの電位を高くすることにより情報が書き込まれ、第２のチャネルに紫外線を照射して、ノードの電位を低くすることにより情報が消去される不揮発性メモリによって解決する。 （もっと読む）

【課題】ＴＦＴの特性が十分に安定した半導体装置を提供する。
【解決手段】絶縁性基板１上に下地層２を形成し、その上に局所的に半導体層３を形成する。次に、この半導体層３を覆うようにゲート絶縁膜４を形成し、ゲート絶縁膜４上の一部にゲート電極５を形成する。次に、ゲート絶縁膜４越しに半導体層３に不純物を注入して、ソース領域６、ドレイン領域７及びＬＤＤ領域８を形成する。そして、ゲート絶縁膜４を、希フッ酸により洗浄してエッチングする。次に、ゲート電極５を覆うように電極保護絶縁膜９を形成し、この電極保護絶縁膜９の表層部の全面を希フッ酸により洗浄してエッチング除去する。これにより、ゲート絶縁膜４及び電極保護絶縁膜９内に導入されたキャリアトラップを除去する。 （もっと読む）

【課題】ソース電極およびドレイン電極間におけるオフリーク電流の低減を課題とする。
【解決手段】本発明の一態様は、ゲート電極１０１と、前記ゲート電極を覆うように形成されたゲート絶縁膜１０２，１０３と、前記ゲート絶縁膜上に形成され、前記ゲート電極の上方に位置する活性層１０４と、前記活性層の側面及び前記ゲート絶縁膜の上に形成されたシリコン層１０５，１０６と、前記シリコン層上に形成されたソース電極１０７ａおよびドレイン電極１０７ｂと、を具備し、前記活性層は、前記ソース電極および前記ドレイン電極それぞれと接しないことを特徴とする半導体装置である。 （もっと読む）

【課題】電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い、新たな構造の半導体装置を提供する。
【解決手段】酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路と、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた駆動回路などの周辺回路と、を一体に備える半導体装置とする。また、周辺回路を下部に設け、記憶回路を上部に設けることで、半導体装置の面積の縮小化及び小型化を実現することができる。 （もっと読む）

【課題】半導体層と電極の接続部に生じる寄生抵抗を抑制し、配線抵抗による電圧降下の
影響や画素への信号書き込み不良や階調不良などを防止し、より表示品質の良い表示装置
を代表とする半導体装置を提供することを課題の一つとする
【解決手段】上記課題を解決するために、本発明は酸素親和性の強い金属を含むソース電
極、及びドレイン電極と、不純物濃度を抑制した酸化物半導体層とを接続した薄膜トラン
ジスタと、低抵抗な配線を接続して半導体装置を構成すればよい。また、酸化物半導体を
用いた薄膜トランジスタを絶縁膜で囲んで封止すればよい。 （もっと読む）

【課題】信号線駆動回路が有するスイッチ回路を画素部と同じ基板上に配置する構成において、スイッチ回路を構成するトランジスタサイズを縮小し、データを供給することによる信号線の充放電を行う際の回路内の負荷を削減する
【解決手段】映像信号が入力される画素部と、映像信号の画素部への出力を制御するためのスイッチ回路部を有する信号線駆動回路を有し、スイッチ回路部は、絶縁基板上において、電界効果移動度が少なくとも８０ｃｍ^２／Ｖｓ以上であるトランジスタを有し、トランジスタは、酸化物半導体層を有する。 （もっと読む）

【課題】動作特性および信頼性の向上した、新規なマルチゲート構造のトランジスタを提
供することを課題とする。
【解決手段】２つ以上のゲート電極と、直列に接続した２つ以上のチャネル形成領域、ソ
ース領域、ドレイン領域、及び高濃度不純物領域を有する半導体層と、を有するマルチゲ
ート構造のトランジスタにおいて、ソース領域側に近接するチャネル形成領域のチャネル
長が、ドレイン領域側に近接するチャネル形成領域のチャネル長よりも大きくする。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。
【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、非晶質酸化物半導体膜を形成し、該非晶質酸化物半導体膜に酸素を導入して酸素を過剰に含む非晶質酸化物半導体膜を形成する。該非晶質酸化物半導体膜上に酸化アルミニウム膜を形成した後、加熱処理を行い該非晶質酸化物半導体膜の少なくとも一部を結晶化させて、結晶性酸化物半導体膜を形成する。 （もっと読む）

【課題】パワーデバイスである大電力用途向けの電界効果トランジスタにおいて、特性の良好な電界効果トランジスタを提供する。
【解決手段】第１のゲート電極と、第１のゲート電極を覆うゲート絶縁層と、第１のゲート電極と重畳して、且つゲート絶縁層と接する酸化物半導体層と、酸化物半導体層の端部を覆うキャリア密度の高い酸化物半導体層と、キャリア密度の高い酸化物半導体層と接するソース電極及びドレイン電極と、ソース電極、ドレイン電極及び酸化物半導体層を覆う絶縁層と、絶縁層と接し、且つ、ソース電極及びドレイン電極の間に設けられる第２のゲート電極と、を有し、キャリア密度の高い酸化物半導体層は、酸化物半導体層を介して対向し、且つ酸化物半導体層の端部の上面、下面、及び側面のそれぞれ一部、並びにゲート絶縁層の上面一部と接する半導体装置である。 （もっと読む）

【課題】画素部と同じ絶縁基板上において、大きな電流供給能力が得られるトランジスタで構成される電源線駆動回路を備えたＥＬ表示装置を提供する。
【解決手段】絶縁基板上に複数の画素と複数の信号線、複数の走査線、及び複数の電源線を有するアクティブマトリクス型表示装置において、前記絶縁基板上に電界効果移動度が少なくとも８０ｃｍ^２／Ｖｓ以上、好ましくは１２０ｃｍ^２／Ｖｓ以上を有する酸化物半導体のトランジスタを有し、トランジスタを１つの構成要素とする電源線駆動回路を有するＥＬ表示装置である。 （もっと読む）

【課題】半導体集積回路における消費電力を低減すること。また、半導体集積回路における動作の遅延を低減すること。
【解決手段】記憶回路が有する複数の順序回路のそれぞれにおいて、酸化物半導体によってチャネル形成領域が構成されるトランジスタと、該トランジスタがオフ状態となることによって一方の電極が電気的に接続されたノードが浮遊状態となる容量素子とを設ける。なお、酸化物半導体によってトランジスタのチャネル形成領域が構成されることで、オフ電流（リーク電流）が極めて低いトランジスタを実現することができる。そのため、記憶回路に対して電源電圧が供給されない期間において当該トランジスタをオフ状態とすることで、当該期間における容量素子の一方の電極が電気的に接続されたノードの電位を一定又はほぼ一定に保持することが可能である。その結果、上述した課題を解決することが可能である。 （もっと読む）

【課題】チャネル形成領域の空乏化領域を増やし、電流駆動能力の高い半導体装置を提供する。
【解決手段】島状の半導体領域３０８と、前記島状の半導体領域３０８の側面及び上面を覆って設けられたゲート絶縁膜３１０と、前記ゲート絶縁膜３１０を介して前記島状の半導体領域３０８の前記側面及び前記上面を覆って設けられたゲート電極とを有し、前記島状の半導体領域３０８の前記側面及び前記上面はチャネル形成領域として機能する半導体装置である。 （もっと読む）

【課題】酸化物半導体を用いたトランジスタを有する表示装置において、寄生容量を軽減する。表示装置において、解像度の向上や、高精細化といった高性能化及び高品質化を達成する。
【解決手段】ボトムゲート型のトランジスタにおいて、酸化物半導体膜と重畳して設けられるゲート電極が第１のゲート電極と第２のゲート電極とに間隔を有して分割して設けられる。第１のゲート電極はソース電極又はドレイン電極の一方と重畳して設けられ、第２のゲート電極はソース電極又はドレイン電極の他方と重畳して設けられる。 （もっと読む）

【課題】半導体装置を小型化する。また、メモリセルを有する半導体装置の駆動回路の面積を縮小する。
【解決手段】少なくとも第１の半導体素子を有する素子形成層と、素子形成層上に設けられた第１の配線と、第１の配線上に設けられた層間膜と、層間膜を介して第１の配線と重畳する第２の配線と、を有し、第１の配線と、層間膜と、第２の配線と、は、第２の半導体素子を構成し、第１の配線と、第２の配線と、は、同電位が供給される配線である半導体装置である。 （もっと読む）