半導体装置

【課題】高速動作、低消費電力である半導体装置の提供。
【解決手段】結晶性のシリコンをチャネル形成領域に有する第１のトランジスタを用いた記憶素子と、当該記憶素子のデータを記憶する容量素子と、当該容量素子における電荷の供給、保持、放出を制御するためのスイッチング素子である第２のトランジスタとを有する。第２のトランジスタは第１のトランジスタを覆う絶縁膜上に位置する。第１及び第２のトランジスタは、ソース電極又はドレイン電極を共有している。上記絶縁膜は、加熱により一部の酸素が脱離する第１の酸化絶縁膜と、酸素の拡散を防ぎ、なおかつ当該第１の酸化絶縁膜の周囲に設けられた第２の酸化絶縁膜とを有し、第２のトランジスタが有する酸化物半導体膜は、上記第１の酸化絶縁膜に接し、かつチャネル形成領域である第１の領域と、第１の領域を挟み、第１及び第２の酸化絶縁膜に接する一対の第２の領域とを有する半導体装置。

Notice: Undefined index: DEJ in /mnt/www/gzt_disp.php on line 298

【特許請求の範囲】
【請求項１】
第１トランジスタを用いた記憶素子と、前記記憶素子のデータを記憶する容量素子と、前記容量素子における電荷の供給、保持、放出を制御する第２トランジスタとを有し、
前記第１トランジスタは、結晶性のシリコンを有する半導体膜と、前記半導体膜上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上において前記半導体膜と重なる位置にある第１のゲート電極と、第１の導電膜及び第２の導電膜とを有し、
前記半導体膜、前記第１のゲート絶縁膜、及び前記第１のゲート電極は、絶縁膜に覆われており、
前記第１の導電膜及び前記第２の導電膜は、前記絶縁膜上に位置し、なおかつ、前記絶縁膜が有する開口部を介して前記半導体膜に接続されており、
前記第２トランジスタは、前記絶縁膜上の酸化物半導体膜と、前記酸化物半導体膜上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上において前記酸化物半導体膜と重なる位置にある第２のゲート電極と、前記酸化物半導体膜に接続された前記第１の導電膜及び第３の導電膜とを有し、
前記絶縁膜は、加熱により一部の酸素が脱離する第１の酸化絶縁膜と、酸素の拡散を防ぎ、なおかつ前記第１の酸化絶縁膜の周囲に設けられた第２の酸化絶縁膜とを有し、
前記酸化物半導体膜は、チャネル形成領域として機能し、なおかつ前記第１の酸化絶縁膜に接する第１の領域と、前記第１の領域を挟み、なおかつ前記第１の酸化絶縁膜及び前記第２の酸化絶縁膜に接する一対の第２の領域とを有する半導体装置。
【請求項２】
請求項１において、
前記第２トランジスタは、前記第２のゲート絶縁膜上において前記第２のゲート電極の側部に位置するサイドウォールを有し、
前記第１の導電膜及び前記第３の導電膜は、前記サイドウォール及び一対の前記第２の領域に接する半導体装置。
【請求項３】
結晶性を有するシリコンをチャネル形成領域に有する第１トランジスタを用いた記憶素子と、前記記憶素子のデータを記憶する容量素子と、前記容量素子における電荷の供給、保持、放出を制御するための第２トランジスタとを有し、
前記第２トランジスタは、前記第１トランジスタを覆う絶縁膜上に位置し、
前記絶縁膜は、加熱により一部の酸素が脱離する第１の酸化絶縁膜と、酸素の拡散を防ぎ、なおかつ前記第１の酸化絶縁膜の周囲に設けられた第２の酸化絶縁膜とを有し、
前記第２トランジスタが有する酸化物半導体膜は、チャネル形成領域として機能し、なおかつ前記第１の酸化絶縁膜に接する第１の領域と、前記第１の領域を挟み、なおかつ前記第１の酸化絶縁膜及び前記第２の酸化絶縁膜に接する一対の第２の領域とを有する半導体装置。
【請求項４】
請求項３において、
前記第２トランジスタは、前記酸化物半導体膜に加えて、前記酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記ゲート絶縁膜上において前記ゲート電極の側部に位置するサイドウォールと、前記サイドウォール及び一対の前記第２の領域に接する一対の導電膜とを有する半導体装置。
【請求項５】
第１トランジスタを用いた記憶素子と、前記記憶素子のデータを記憶する容量素子と、前記容量素子における電荷の供給、保持、放出を制御する第２トランジスタとを有し、
前記第１トランジスタは、結晶性のシリコンを有する半導体膜と、前記半導体膜上の第１のゲート絶縁膜と、前記第１のゲート絶縁膜上において前記半導体膜と重なる位置にある第１のゲート電極と、第１の導電膜及び第２の導電膜とを有し、
前記半導体膜、前記第１のゲート絶縁膜、及び前記第１のゲート電極は、絶縁膜に覆われており、
前記第１の導電膜及び前記第２の導電膜は、前記絶縁膜上に位置し、なおかつ、前記絶縁膜が有する開口部を介して前記半導体膜に接続されており、
前記第２トランジスタは、前記絶縁膜上の酸化物半導体膜と、前記酸化物半導体膜上の第２のゲート絶縁膜と、前記第２のゲート絶縁膜上において前記酸化物半導体膜と重なる位置にある第２のゲート電極と、前記酸化物半導体膜に接続された前記第１の導電膜及び第３の導電膜とを有し、
前記絶縁膜は、前記酸化物半導体膜の端部と接するように、前記酸化物半導体膜の周囲に設けられ、なおかつ加熱により一部の酸素が脱離する第１の酸化絶縁膜と、前記第１の酸化絶縁膜を間に挟んで前記酸化物半導体膜の周囲に設けられ、なおかつ酸素の拡散を防ぐ第２の酸化絶縁膜と、前記酸化物半導体膜の下部に設けられ、なおかつ加熱により一部の酸素が脱離する第３の酸化絶縁膜とを有し、
前記酸化物半導体膜は、チャネル形成領域として機能する第１の領域と、第１の領域を挟む一対の第２の領域とを有する半導体装置。
【請求項６】
請求項５において、
前記第２トランジスタは、前記第２のゲート絶縁膜上において前記第２のゲート電極の側部に位置するサイドウォールを有し、
前記第１の導電膜及び前記第３の導電膜は、前記サイドウォール及び一対の前記第２の領域に接する半導体装置。
【請求項７】
結晶性を有するシリコンをチャネル形成領域に有する第１トランジスタを用いた記憶素子と、前記記憶素子のデータを記憶する容量素子と、前記容量素子における電荷の供給、保持、放出を制御するための第２トランジスタとを有し、
前記第２トランジスタは、前記第１トランジスタを覆う絶縁膜上に位置し、
前記絶縁膜は、前記第２トランジスタが有する酸化物半導体膜の端部と接するように、前記酸化物半導体膜の周囲に設けられ、なおかつ加熱により一部の酸素が脱離する第１の酸化絶縁膜と、前記第１の酸化絶縁膜を間に挟んで前記酸化物半導体膜の周囲に設けられ、なおかつ酸素の拡散を防ぐ第２の酸化絶縁膜と、前記酸化物半導体膜の下部に設けられ、なおかつ加熱により一部の酸素が脱離する第３の酸化絶縁膜とを有し、
前記酸化物半導体膜は、チャネル形成領域として機能する第１の領域と、第１の領域を挟む一対の第２の領域とを有する半導体装置。
【請求項８】
請求項７において、
前記第２トランジスタは、前記酸化物半導体膜に加えて、前記酸化物半導体膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極と、前記ゲート絶縁膜上において前記ゲート電極の側部に位置するサイドウォールと、前記サイドウォール及び一対の前記第２の領域に接する一対の導電膜とを有する半導体装置。
【請求項９】
請求項５乃至請求項８のいずれか１項において、前記第３の酸化絶縁膜は、酸化シリコン膜または酸化窒化シリコン膜である半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、前記第１の酸化絶縁膜は、酸化シリコン膜または酸化窒化シリコン膜である半導体装置。
【請求項１１】
請求項１乃至請求項１０のいずれか１項において、
前記第２の酸化絶縁膜は、酸化アルミニウム膜または酸化窒化アルミニウム膜である半導体装置。
【請求項１２】
請求項１乃至請求項１１のいずれか１項において、
前記第２の領域には、ヘリウム、アルゴン、またはキセノンが添加されている半導体装置。
【請求項１３】
請求項１乃至請求項１２のいずれか１項において、
前記第２の領域には、窒素、リン、ヒ素、またはアンチモンが添加されている半導体装置。
【請求項１４】
請求項１乃至請求項１３のいずれか１項において、前記第１のトランジスタは、単結晶シリコンの半導体基板上に形成されている半導体装置。

【図１】