【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板の製造方法であって、前記ベース基板をエピタキシャル結晶成長装置の成長室に設置した後に、前記ベース基板の温度を１０００℃以上に維持しつつ前記ベース基板の表面をアンモニアガスとキャリアガスとの混合ガスに暴露するアンモニアガス暴露工程と、前記アンモニアガス暴露工程の後に、前記ベース基板の上に、前記接着層、前記バッファ層および前記活性層をエピタキシャル成長法により順次形成する層形成工程と、を有する半導体基板の製造方法を提供する。 （もっと読む）

【課題】シリコンウェハ等のベース基板上方に窒化物半導体からなる半導体結晶層を形成する場合に、当該半導体結晶層の転位密度を低減する。
【解決手段】ベース基板、接着層、バッファ層および活性層を有し、前記ベース基板、前記接着層、前記バッファ層および前記活性層がこの順に位置し、前記ベース基板の前記接着層と接する領域にＳｉが存在し、前記接着層、前記バッファ層および前記活性層が、窒化物半導体からなる半導体基板であって、前記バッファ層が、第１結晶層と第２結晶層が交互に複数積層された積層構造体であり、前記第１結晶層が、Ａｌ_ｍＧａ_１−ｍＮ、（但し０≦ｍ≦１）で表される結晶からなり、前記第２結晶層が、Ａｌ_ｎＧａ_１−ｎＮ、（但し０≦ｎ≦１、ｍ＞ｎ）で表される結晶からなり、前記第１結晶層の格子緩和度が、前記第２結晶層の格子緩和度より大きい半導体基板を提供する。 （もっと読む）

【課題】ＩＩＩ族窒化物とは化学組成の異なる異組成基板とＩＩＩ族窒化物層とが貼り合わされた複合基板であっても、反りおよびクラックを発生させることなくその複合基板上にＩＩＩ族窒化物エピタキシャル層を形成することができる複合基板およびその製造方法を提供する。
【解決手段】本複合基板２Ｄは、ＩＩＩ族窒化物以外の化学組成を有する異組成基板１０と、異組成基板１０に貼り合わされたＩＩＩ族窒化物層２１と、含み、ＩＩＩ族窒化物層２１は、平面充填が可能な少なくとも１種類の平面形状を有する複数のＩＩＩ族窒化物タイル２１ｐに分離している。 （もっと読む）

【課題】デバイス化の工程で割れが発生することを抑制することが可能なIII族窒化物エピタキシャル基板およびその製造方法を提供する。
【解決手段】本発明のIII族窒化物エピタキシャル基板１０は、Ｓｉ基板１１と、該Ｓｉ基板１１と接する初期層１４と、該初期層１４上に形成され、Ａｌ組成比が０．５超え１以下のＡｌＧａＮからなる第１層１５Ａ１（１５Ｂ１）およびＡｌ組成比が０超え０．５以下のＡｌＧａＮからなる第２層１５Ａ２（１５Ｂ２）を順次有する積層体を複数組有する超格子積層体１５と、を有し、前記第２層のＡｌ組成比が、前記基板から離れるほど漸減することを特徴とする。 （もっと読む）

【課題】低転位であり、クラック発生を抑制できるIII族窒化物半導体層を有する窒化物
半導体エピタキシャル基板及び窒化物半導体デバイスを提供する。
【解決手段】基板上にＡｌを含むIII族窒化物半導体のバッファ層を介して成長した、Ｃ
面を表面とするIII族窒化物半導体層を有する窒化物半導体エピタキシャル基板であって
、前記バッファ層が、その表面にインバージョンドメインを有する。 （もっと読む）

【課題】厚膜化が可能で、反りが小さく、かつリーク電流が小さい半導体素子を提供する。
【解決手段】基板と、基板の上方に形成された第１のバッファ領域と、第１のバッファ領域上に形成された第２のバッファ領域と、第２のバッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、第１のバッファ領域は、第１半導体層と、第２半導体層とが順に積層した複合層を少なくとも一層有し、第２のバッファ領域は、第３半導体層と、第４半導体層と、第５半導体層とが順に積層した複合層を少なくとも一層有し、第４半導体層の格子定数は、第３半導体層と第５半導体層の間の格子定数を有する半導体素子。 （もっと読む）

【課題】転位密度を低減させるバッファ層を有する半導体素子を提供する。
【解決手段】基板と、基板の上方に形成されたバッファ領域と、バッファ領域上に形成された活性層と、活性層上に形成された少なくとも２つの電極とを備え、バッファ領域は、第１の格子定数を有する第１半導体層と、第１の格子定数と異なる第２の格子定数を有する第２半導体層と、第１の格子定数と第２の格子定数との間の第３の格子定数を有する第３半導体層とが順に積層した複合層を少なくとも一層有する半導体素子。 （もっと読む）

【課題】クラックが少なく表面の平坦性が良好な半導体ウエーハ及び半導体装置及びその製造方法を提供する。
【解決手段】半導体ウエーハは、基板２と、基板２の一方の主面上に配置され且つ化合物半導体で形成されたバッファ領域３と、バッファ領域３の上に配置され且つ化合物半導体で形成された主半導体領域４とを有する半導体ウエーハであって、バッファ領域３は、第１の多層構造バッファ領域５と、基板と第１の多層構造バッファ領域５との間に配置された第２の多層構造バッファ領域８とから成る。 （もっと読む）

【課題】単純な単結晶シリコン基板を出発基板として窒化ガリウム膜を形成することができ、反りやクラックが抑制された半導体基板及びその製造方法を提供する。
【解決手段】半導体基板１０は、単結晶シリコン基板１１と、前記単結晶シリコン基板１１の最表面を除く表層領域に形成された転位層１２と、前記単結晶シリコン基板１１の前記最表面に形成されたバッファ層１３と、前記バッファ層１３の表面に形成された窒化ガリウム層１４とを備えている。転位層１２は、窒化ガリウム層１４が形成された単結晶シリコン基板１４の表層領域に転位が発生し且つ単結晶シリコン基板１１の最表面には転位が発生しない条件下でイオン注入することにより形成される。イオン注入では、ドーズ量が５Ｅ＋１４ａｔｏｍｓ／ｃｍ^２以上５Ｅ＋１７ａｔｏｍｓ／ｃｍ^２以下のアルゴンイオンを注入する。 （もっと読む）

【課題】異種基板上に高品質半導体結晶からなる島状のＧａＮ系半導体層を基板の湾曲を抑えて成長させることができ、しかもＧａＮ系半導体層が極めて厚くてもクラックなどの発生を抑えることができ、大面積の半導体素子を容易に実現することができる半導体素子およびその製造方法を提供する。
【解決手段】半導体素子は、ＧａＮ系半導体と異なる物質からなる基板１１と、基板１１上に直接または間接的に設けられ、一つまたは複数のストライプ状の開口１２ａを有する成長マスク１２と、成長マスク１２を用いて基板１１上に（０００１）面方位に成長された一つまたは複数の島状のＧａＮ系半導体層１３とを有する。成長マスク１２のストライプ状の開口１２ａはＧａＮ系半導体層１３の〈１−１００〉方向に平行な方向に延在している。 （もっと読む）

【課題】内部応力及び反りを低減させる。
【解決手段】まず、室温において、基板２の裏面上に、基板２よりも熱膨張率が低くかつヤング率が高い、Ｓｉを主成分とする酸化物又は窒化物からなる第１の膜３を成膜する（ａ）。次に、高温まで加熱した後に（ｂ）、基板２の表面２ａ上に、ＡＩＮからなるバッファ層４及び基板２よりも熱膨張率が高いＩＩＩ−Ｖ族窒化物半導体からなる第２の膜５を成膜する（ｃ）。しかる後、半導体積層構造体１の温度が室温まで低下すると、半導体積層構造体１は基板２及びすべての膜３、４、５がほぼ反りのない平坦なものとなる（ｄ）。 （もっと読む）

【課題】ミスフィット転位や反りを低減できるシリコンウエハおよびその製造方法を提供する。
【解決手段】シリコン基板１０と、ドナー濃度およびアクセプタ濃度間の差の絶対値が１×１０^１８ａｔｏｍｓ／ｃｍ^３以上で、かつ前記基板１０上に設けられた第一のエピタキシャル層１１と、ドナー濃度およびアクセプタ濃度間の差の絶対値が５×１０^１７ａｔｏｍｓ／ｃｍ^３以下で、かつ第一のエピタキシャル層１１上に設けられ、該エピタキシャル層１１と同じ導電型である第二のエピタキシャル層１２と、を有し、第一のエピタキシャル層１１に格子定数調整成分を添加して、シリコン単結晶の格子定数（ａ_Ｓｉ）に対する第一のエピタキシャル層１１の格子定数（ａ_１）の変化量（（ａ_１−ａ_Ｓｉ）／ａ_Ｓｉ）およびシリコン単結晶の格子定数に対する第二のエピタキシャル層１２の格子定数（ａ_２）の変化量（（ａ_２−ａ_Ｓｉ）／ａ_Ｓｉ）を臨界格子不整合度未満に調整する。 （もっと読む）

【課題】Ｓｉ基板上にＧａＮ結晶をエピタキシャル成長させた場合の基板の反り、またはＧａＮ結晶の割れを抑制する。
【解決手段】ベース基板と第１結晶層と第２結晶層と機能層とを有し、ベース基板、第１結晶層、第２結晶層および機能層が、ベース基板、第１結晶層、第２結晶層、機能層の順に配置され、第１結晶層と第２結晶層とが格子整合または擬格子整合して接し、機能層の熱膨張係数が、ベース基板の熱膨張係数より大きく、第１結晶層の格子定数が、第２結晶層の格子定数より小さく、第１結晶層および第２結晶層が互いに接する第１界面と、機能層側に位置する第２結晶層の第２界面とを、同一視野に含んで断面ＴＥＭ像を観察した場合、第１界面を含んで観察される第１モアレ画像の面積が、第２界面を含んで観察される第２モアレ画像の面積より小さい半導体基板を提供する。 （もっと読む）

【課題】ＩＩＩ族窒化物単結晶が積層された積層体を冷却したとしても、該積層体の反り（結晶軸の歪み）が低減できる製造方法を提供する。
【解決手段】ベース基板／第１のＩＩＩ族窒化物単結晶層／第１の非単結晶層からなる積層基板を形成する工程、積層基板からベース基板を除去する工程、第１のＩＩＩ族窒化物単結晶層上にＩＩＩ族窒化物単結晶をエピタキシャル成長させて第２のＩＩＩ族窒化物単結晶層を形成する工程、第２のＩＩＩ族窒化物単結晶層上に、第２の非単結晶層を形成する工程、を含む積層体の製造方法。 （もっと読む）

【課題】多層膜の成膜により生じた反りを矯正すること。
【解決手段】単結晶基板２０と、単結晶基板２０の片面に形成された２つ以上の層を有しかつ圧縮応力を有する多層膜３０とを含み、単結晶基板２０をその厚み方向において２等分して得られる２つの領域２０Ｕ、２０Ｄのうち、少なくとも単結晶基板２０の多層膜３０が形成された面側と反対側の面側の領域２０Ｄ内に、熱変性層２２が設けられている多層膜付き単結晶基板、その製造方法および当該製造方法を用いた素子製造方法 （もっと読む）

【課題】半導体基板のアライメントマークを繰り返し使用する。
【解決手段】ベース基板にアライメントマークを形成する段階と、アライメントマークを形成する段階の後に、ベース基板上のアライメントマークを含む領域に、結晶成長を阻害する阻害層を形成する段階と、アライメントマークの位置を基準とする開口を形成すべき位置を示す情報に基づいて、阻害層におけるアライメントマークが設けられていない領域に、ベース基板を露出する開口を形成する段階と、開口内に半導体結晶を成長させる段階とを備える半導体基板の製造方法を提供する。 （もっと読む）

【課題】発光のブルーシフトが抑制された発光デバイスの製造に好適なＩＩＩ族窒化物結晶基板、エピ層付ＩＩＩ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法を提供する。
【解決手段】本ＩＩＩ族窒化物結晶基板１は、ＩＩＩ族窒化物結晶基板１の任意の特定結晶格子面のＸ線回折条件を満たしながら結晶基板の主表面１ｓからのＸ線侵入深さを変化させるＸ線回折測定から得られる特定結晶格子面の面間隔において、０．３μｍのＸ線侵入深さにおける面間隔ｄ₁と５μｍのＸ線侵入深さにおける面間隔ｄ₂とから得られる｜ｄ₁−ｄ₂｜／ｄ₂の値で表される結晶基板の表面層の均一歪みが１．７×１０^-3以下であり、主表面の面方位が、結晶基板のｃ軸を含む面から［０００１］方向に−１０°以上１０°以下の傾斜角を有する。 （もっと読む）

【課題】基板の反り量を大きくすることなく、III族窒化物半導体の結晶性を向上させることが可能なIII族窒化物エピタキシャル積層基板を提供する。
【解決手段】基板２上に形成されたバッファ３と、その上にIII族窒化物層４をエピタキシャル成長する積層基板１であって、バッファ３は、基板２と接する初期成長層５ならびに初期成長層上に形成された第１超格子積層体６および第１超格子積層体上に形成された第２超格子積層体７からなり、第１超格子積層体６は、ＡｌＮ材料からなる第１ＡｌＮ層６ａおよびＧａＮ材料からなる第２ＧａＮ層６ｂを交互に５〜２０組積層してなり、かつ、第１ＡｌＮ層６ａおよび第２ＧａＮ層６ｂの１組の厚みが４４ｎｍ未満であり、第２超格子積層体７は、ＡｌＮ材料またはＡｌＧａＮ材料からなる第１層７ａおよび該第１層とはバンドギャップの異なるＡｌＧａＮ材料からなる第２層７ｂを交互に複数組積層する。 （もっと読む）

【課題】基板の反りの低減とデバイスの高速性を高いレベルで実現することのできる化合物半導体基板を提供する。
【解決手段】
Ｓｉ単結晶の基板と、基板の主面上に形成された窒化物半導体の中間層と、中間層の主面上に形成された窒化物半導体の化合物半導体層からなり、基板の酸素濃度が０．２×１０¹⁸ａｔｏｍｓ／ｃｍ^３以上１．４×１０¹⁸ａｔｏｍｓ／ｃｍ^３以下であり、抵抗値が１０００Ωｃｍ以上であり、前記中間層と前記化合物半導体層を合計した、主面と垂直方向の膜厚が４５０ｎｍ以上４５００ｎｍ以下であることを特徴とする化合物半導体基板。 （もっと読む）